電界効果トランジスタ
【課題】耐圧性が高い電界効果トランジスタを提供すること。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関するものである。
【背景技術】
【０００２】
半導体動作層上にソース電極、ドレイン電極、ゲート電極を備える横型の電界効果トランジスタ（ＦＥＴ）において、電界集中を緩和して耐圧を高めるために、ゲート−ドレイン間にリサーフ構造を有するものが開示されている（たとえば特許文献１参照）。特許文献１に開示される電界効果トランジスタは、基板上にバッファ層を介して形成された、リサーフ構造を有する半導体動作層を備えている。
【０００３】
そして、リサーフ構造は、ｐ−ＧａＮからなるｐ型半導体層と、ｐ型半導体層上に形成されたｎ−ＧａＮからなるリサーフ層とによって実現されている。このリサーフ構造の耐圧性は、ｐ型半導体層のｐ型キャリアとリサーフ層のｎ型キャリアとのキャリア数のバランスに依存する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２０５２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者らが上記特許文献１に開示される構造の電界効果トランジスタについて精査したところ、基板が導電性の場合、リサーフ構造におけるキャリア数のバランスを調整しても、所望の高耐圧性を得られない場合があるという問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、耐圧性が高い電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備えることを特徴とする。
【０００８】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備え、前記ｐ型半導体層と前記リサーフ層とが、前記リサーフ構造を形成していることを特徴とする。
【０００９】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備え、前記ｐ型半導体層と前記キャリア走行層とが、前記リサーフ構造を形成していることを特徴とする。
【００１０】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層と前記半導体動作層とが窒化物系化合物半導体からなることを特徴とする。
【００１１】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層がシリコン酸化膜からなり、前記半導体動作層がシリコン系半導体からなることを特徴とする。
【００１２】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記基板はキャリア濃度が１×１０１２〜１×１０１６ｃｍ−３であるシリコンからなり、前記ｐ型半導体層は厚さが６００ｎｍでありキャリア濃度が１×１０１６ｃｍ−３であるＧａＮからなり、前記リサーフ層はシートキャリア濃度が１×１０１２〜２．５×１０１２ｃｍ−２であるＧａＮからなることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ゲート−ドレイン間における局所的な電界集中が効果的に緩和されるので、耐圧性が高い電界効果トランジスタを実現できるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施の形態１に係る電界効果トランジスタの模式的な断面図である。
【図２】図２は、ｎ型基板を用いた電界効果トランジスタの電界分布を、電気力線を用いて示す図である。
【図３】図３は、図１に示す電界効果トランジスタの電界分布を、電気力線を用いて示す図である。
【図４】図４は、実施の形態２に係る電界効果トランジスタの模式的な断面図である。
【図５】図５は、基板のキャリア濃度と破壊電圧との関係を示す図である。
【図６】図６は、リサーフ層のキャリア濃度と破壊電圧との関係を示す図である。
【図７】図７は、実施の形態３に係る電界効果トランジスタの模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下に、図面を参照して本発明に係る電界効果トランジスタの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。なお、各図面において、同一の構成要素には適宜同一の符号を付している。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ１００は、ＳｉＣ、Ｓｉなどのｐ型の導電型を有する基板１と、基板１上に、ＡｌＮ層２を介して形成された、縦方向の耐圧を維持するための高抵抗バッファ層３と、高抵抗バッファ層３上に形成された半導体動作層４とを備えている。半導体動作層４は、ｐ−ＧａＮからなるキャリア走行層としてのｐ型半導体層５と、ｎ＋−ＧａＮからなるコンタクト層６、７と、ｎ−−ＧａＮからなるリサーフ層８とを有している。また、電界効果トランジスタ１００は、半導体動作層４上に、ソース電極９、ドレイン電極１０と、ゲート絶縁膜１１を介して形成されたゲート電極１２とを備えている。
【００１７】
ソース電極９、ドレイン電極１０は、それぞれコンタクト層６、７上に形成されている。また、リサーフ層８は、ゲート−ドレイン間において、コンタクト層７に隣接し、かつ積層方向においてゲート電極１２と一部が重なり合うように形成されている。また、ｐ型半導体層５とリサーフ層８とは、ｐ型半導体層５を基板１側に配置したリサーフ構造Ｒ１を形成している。また、高抵抗バッファ層３は、たとえばＧａＮ層とＡｌＮ層とを交互に積層して形成したものである。高抵抗バッファ層３は、このような積層構造とすれば、高抵抗であるとともに、基板１と半導体動作層４との間に発生する格子定数の違いに起因する歪みを緩和できる。また、ＡｌＮ層２は、基板１と高抵抗バッファ層３とが合金化等の化学反応をすることを防止している。
【００１８】
つぎに、この電界効果トランジスタ１００のソース−ドレイン間に電圧を印加した状態における電界分布について説明する。はじめに、比較のため、電界効果トランジスタ１００において、基板１をｎ型の導電型を有する基板１ａに置き換えた電界効果トランジスタ１００ａの電界分布について説明し、つぎに、電界効果トランジスタ１００の電界分布について説明する。
【００１９】
図２は、ｎ型基板を用いた電界効果トランジスタ１００ａの電界分布を、電気力線を用いて示す図である。この電界効果トランジスタ１００ａにおいても、ｐ型半導体層５とリサーフ層８とが、リサーフ構造Ｒ１を形成している。したがって、ｐ型半導体層５のｐ型キャリアＣ１とリサーフ層８のｎ型キャリアＣ２とのキャリア数のバランスの調整によって、或る程度の電界集中が緩和されている。
【００２０】
しかしながら、この電界効果トランジスタ１００ａの場合は、基板１ａもｎ型キャリアＣ２を有するため、電気力線Ｌが、ｐ型半導体層５側から、基板１とリサーフ層８との両側に屈曲する。その結果、電気力線Ｌの密度が高く電界集中が起こる領域Ａ１、Ａ２が発生してしまう。
【００２１】
一方、図３は、図１に示す電界効果トランジスタ１００の電界分布を、電気力線を用いて示す図である。図３に示すように、この電界効果トランジスタ１００の場合は、基板１がｐ型キャリアＣ１を有している。したがって、電気力線Ｌはリサーフ層８側からｐ型半導体層５をとおり基板１側に向かって大きな屈曲無く延伸するので、電気力線Ｌの密度が高い領域が発生せず、電界集中が起こらない。その結果、電界効果トランジスタ１００は耐圧性が高いものとなる。
【００２２】
また、電界効果トランジスタ１００の閾値電圧は、ｐ型半導体層５のキャリア濃度に依存するため、所望の閾値電圧を実現するためにはｐ型半導体層５のキャリア濃度は或る程度制限される。一方で、電界効果トランジスタ１００のオン動作時の抵抗（オン抵抗）を低減するためには、リサーフ層８のキャリア濃度を増加し、またはリサーフ層８の厚さを増加することが好ましい。したがって、リサーフ構造Ｒ１だけでキャリア数のバランスを取って電界分布を制御することを考えると、閾値電圧とオン抵抗とを同時に所望の特性にすることは困難である。
【００２３】
しかしながら、この電界効果トランジスタ１００においては、電界分布を、基板１のｐ型キャリアＣ１のキャリア数も含めたバランスによって制御できる。したがって、たとえば、電界効果トランジスタ１００において、ｐ型半導体層５のキャリア濃度を所定値に設定しつつ、リサーフ層８のキャリア濃度または厚さを増加し、かつ基板１のキャリア濃度を、キャリア数のバランスを保つように調整すれば、所望の閾値電圧を実現し、かつ低オン抵抗、高耐圧性の電界効果トランジスタを実現できる。
【００２４】
つぎに、この電界効果トランジスタ１００の製造方法の一例を以下に示す。なお、以下では、有機金属気相成長（ＭＯＣＶＤ）法を用いた場合について説明するが、特に限定はされない。
【００２５】
はじめに、たとえば（１１１）面を主表面とするＳｉからなる基板１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とＮＨ３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１００μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、基板１上に、ＡｌＮ層２、高抵抗バッファ層３、ｐ型半導体層５を順次エピタキシャル成長させる。なお、ｐ型半導体層５に対するｐ型のドーピング源としてビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、たとえばＭｇの濃度が１×１０１９ｃｍ−３程度になるようにＣｐ２Ｍｇの流量を調整する。また、Ｍｇの濃度の測定は、ＳＩＭＳ（二次イオン質量分析計）によって行う。また、高抵抗バッファ層３は、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層をたとえば８層だけ積層したものとし、ＡｌＮ層２、ｐ型半導体層５の厚さは、たとえばそれぞれ１００ｎｍ、５００ｎｍとする。
【００２６】
つぎに、プラズマ化学気相成長（ＰＣＶＤ）法を用いて、ｐ型半導体層５上に、厚さ２μｍのＳｉＯ２層を形成し、フォトリソグラフィとフッ酸とを用いて、ＳｉＯ２層のうちコンタクト層６、７およびリサーフ層８を形成すべき領域を除去する。つぎに、ｎ型不純物であるＳｉイオンのイオン注入を行い、ＳｉＯ２層を除去した各領域にそれぞれ所望量Ｓｉイオンを打ち込む。つぎに、ＳｉＯ２層をフッ酸で除去した後、ｐ型半導体層５上に、活性化アニール用の保護膜としてのＳｉＯ２膜を厚さ５００ｎｍで成膜する。そして、打ち込んだＳｉイオンを活性化させるために、窒素ガスを流しながら、１１５０℃、４分の活性化アニールを行ない、コンタクト層６、７およびリサーフ層８を形成する。なお、Ｓｉイオンの打ち込み量は、たとえば、コンタクト層６、７におけるｎ型シートキャリア濃度が５×１０１４ｃｍ−２、リサーフ層８におけるシートキャリア濃度が２×１０１２ｃｍ−２程度になるようにする。また、このシートキャリア濃度の測定は、ホール測定、又はＳＩＭＳ法によって行う。
【００２７】
つぎに、ＳｉＯ２膜を除去し、ＳｉＨ４とＮ２Ｏを原料ガスとしたＰＣＶＤ法を用いて、たとえばＳｉＯ２からなる厚さ６０ｎｍのゲート絶縁膜１１を形成する。つぎに、ゲート絶縁膜１１の一部をフッ酸で除去した後に、リフトオフ法を用いてソース電極９、ドレイン電極１０を形成する。なお、ソース電極９、ドレイン電極１０は、いずれも厚さ２５ｎｍ／３００ｎｍのＴｉ／Ａｌ構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極９、ドレイン電極１０を形成後、６００℃、１０分のアニールを行なう。
【００２８】
つぎに、リフトオフ法を用いて、Ｔｉ／Ａｕ／Ｔｉ構造のゲート電極１２を形成し、電界効果トランジスタ１００が完成する。
【００２９】
なお、上述した製造方法では、イオン注入法を用いてコンタクト層６、７、およびリサーフ層８を形成したが、たとえば拡散法や再成長法を用いて形成してもよい。また、ｎ型不純物はＳｉに限られず、他の不純物でもよい。
【００３０】
以上説明したように、本実施の形態１に係る電界効果トランジスタ１００は、高耐圧性であり、さらには所望の閾値電圧と低いオン抵抗とを有するものとなる。
【００３１】
（実施の形態２）
つぎに、本発明の実施の形態２について説明する。図４は、実施の形態２に係る電界効果トランジスタの模式的な断面図である。図４に示すように、この電界効果トランジスタ２００は、図１に示す電界効果トランジスタ１００と同様に、ｐ型の導電型を有する基板１と、基板１上に、ＡｌＮ層２を介して形成された高抵抗バッファ層３と、高抵抗バッファ層３上に形成された半導体動作層１３とを備えている。半導体動作層１３は、ｐ−ＧａＮからなるキャリア走行層としてのｐ型半導体層１４と、ｐ型半導体層１４上に形成された、ｎ−ＧａＮからなるｎ型半導体層１５およびリサーフ層１６とを備え、ｎ型半導体層１５とリサーフ層１６との間においてｐ型半導体層１４に到る深さまでリセス部１７が形成されている。さらに、電界効果トランジスタ２００は、半導体動作層１３上に、リセス部１７を挟んで形成されたソース電極９およびドレイン電極１０を備えている。さらに、電界効果トランジスタ２００は、リセス部１７を含めた半導体動作層１３上にわたって形成されたゲート絶縁膜１８と、リセス部１７においてゲート絶縁膜１８上に形成されたゲート電極１９を備えている。なお、リセス部１７は、電界効果トランジスタ２００をノーマリオフ型とするために形成されている。
【００３２】
また、リセス部１７の各側壁は、ｐ型半導体層１４の表面に対して角度θ１、θ２を有する。この角度θ１、θ２は、たとえば９０°であるが、角度θ２については、９０°未満であれば、この角部における電界の局所的な集中が緩和されるので好ましく、６５°以下であれば一層好ましい。また、角度θ１、θ２が３０°以上であれば、ソース−ドレイン間距離が長くなりすぎず、素子の小型化、低コスト化の点で好ましい。
【００３３】
そして、電界効果トランジスタ１００と同様に、電界効果トランジスタ２００においては、ｐ型半導体層１４とリサーフ層１６とは、ｐ型半導体層１４を基板１側に配置したリサーフ構造Ｒ２を形成している。その結果、ソース−ドレイン間に電圧を印加した状態において、電気力線は、図３と同様にリサーフ層１６側からｐ型半導体層１４をとおり基板１側に向かって大きな屈曲無く延伸するので、電界集中が起こらず、電界効果トランジスタ２００は耐圧性が高いものとなる。
【００３４】
また、たとえば、電界効果トランジスタ２００において、ｐ型半導体層１４のキャリア濃度を所定値に設定しつつ、リサーフ層１６のキャリア濃度または厚さを増加し、かつ基板１のキャリア濃度を、キャリア数のバランスを保つように調整すれば、所望の閾値電圧を実現し、かつ低オン抵抗、高耐圧性の電界効果トランジスタを実現できる。
【００３５】
つぎに、この電界効果トランジスタ２００の製造方法の一例を以下に示す。はじめに、上述した電界効果トランジスタ１００の製造方法と同様に、基板１上に、ＡｌＮ層２、高抵抗バッファ層３、ｐ型半導体層１４を順次エピタキシャル成長させる。
【００３６】
つぎに、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入すると同時に、ｎ型のドーピング源としてＳｉＨ４を所定量導入し、成長温度１０５０℃で、ｐ型半導体層１４上にｎ−ＧａＮ層をエピタキシャル成長させる。このｎ−ＧａＮ層の厚さはたとえば１００ｎｍとする。なお、ＳｉＨ４の導入量は、ｎ型キャリア濃度がたとえば１×１０１７ｃｍ−３になるようにする。このキャリア濃度の測定は、ホール測定によって行う。
【００３７】
つぎに、ＰＣＶＤ法を用いて、ｎ−ＧａＮ層上に、アモルファスシリコン（ａ−Ｓｉ）からなるマスク層を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、リセス部１７を形成すべき領域に開口部を形成する。
【００３８】
つぎに、マスク層をマスクとして、エッチングガスであるＣｌ２ガスを用いて開口部直下のｎ−ＧａＮ層およびｐ型半導体層１４の一部をエッチング除去して、リセス部１７を形成する。これによってｎ型半導体層１５とリサーフ層１６とが形成される。なお、エッチングガスは、マスク層をもエッチングするので、エッチングの進行に応じて開口部の幅が徐々に広がっていく。その結果、リセス部１７の側壁には角度θ１、θ２の傾斜が生じる。なお、この角度θ１、θ２は、マスク層の材質や厚さ等によって適宜調整することができる。たとえば、マスク層がａ−Ｓｉからなる場合は、角度θ１、θ２の値は約６５°となる。
【００３９】
つぎに、上述した電界効果トランジスタ１００の製造方法と同様に、ゲート絶縁膜１８、ソース電極９、ドレイン電極１０、ゲート電極１２を形成し、電界効果トランジスタ２００が完成する。
【００４０】
以上説明したように、本実施の形態２に係る電界効果トランジスタ２００は、高耐圧性のノーマリオフ型であり、さらには所望の閾値電圧と低いオン抵抗とを有するものとなる。
【００４１】
つぎに、実施の形態２に係る電界効果トランジスタ２００の耐圧性について、シミュレーション計算結果を参照して説明する。なお、計算に用いたシミュレーションソフトはシノプシス(ＳＹＮＯＰＳＹＳ)社のＴＣＡＤである。
【００４２】
はじめに、電界効果トランジスタ２００について、ソース−ドレイン間に電圧を印加した場合の破壊電圧について計算した。また、比較のために、電界効果トランジスタ２００において、基板１をｎ型の基板に置き換えた電界効果トランジスタについても計算した。なお、素子内のいずれかの部分において電界強度が３．３ＭＶ／ｃｍに達したとき、又は、ＳｉＯ２内の電界強度が８ＭＶ／ｃｍに達したときのソース−ドレイン電圧を破壊電圧と定義した。また、計算に用いた特性値としては、基板１またはｎ型基板の厚さを５２５μｍとした。また、ＡｌＮ層２と高抵抗バッファ層３との合計の厚さを１８００ｎｍとし、合計の抵抗率を１×１０５Ωｃｍ以上とした。また、ｐ型半導体層１４の厚さを６００ｎｍ、キャリア濃度を１０×１０１６ｃｍ−３とした。また、ｎ型半導体層１５およびリサーフ層１６の厚さを１００ｎｍとした。また、ゲート絶縁膜１８を厚さ６０ｎｍのＳｉＯ２膜とした。また、ソース電極９、ドレイン電極１０の幅をいずれも１０μｍとした。また、図４に示す幅Ｗ１、Ｗ２、Ｗ３の値を、それぞれ３μｍ、４μｍ、２８μｍとした。また、リセス部１７の深さを２５０ｎｍとした。
【００４３】
図５は、基板のキャリア濃度と破壊電圧との関係を示す図である。なお、図５では、ｎ型半導体層１５およびリサーフ層１６のシートキャリア濃度を２×１０１２ｃｍ−２として計算している。図５に示すように、ｎ型基板の場合よりもｐ型基板である基板１の場合の方が、破壊電圧が高く、特に基板１のｐ型のキャリア濃度が１×１０１４ｃｍ−３の場合に、破壊電圧は７４２Ｖに達した。これに対して、ｎ型基板のキャリア濃度が１×１０１４ｃｍ−３の場合には、破壊電圧は３７８Ｖであった。
【００４４】
また、同様に、ｎ型半導体層１５およびリサーフ層１６のシートキャリア濃度を１×１０１２ｃｍ−２として計算を行なったが、この場合にも、図５に示す基板のキャリア濃度の範囲で、基板１の場合の方が破壊電圧が高かった。たとえば、基板のキャリア濃度が１×１０１３ｃｍ−３の場合に、破壊電圧はｎ型基板の場合は１６０Ｖであったが、基板１の場合は５２６Ｖに達した。
【００４５】
また、図６は、リサーフ層１６のシートキャリア濃度と破壊電圧との関係を示す図である。なお、図６では、ｎ型基板または基板１のキャリア濃度を、いずれも１×１０１３ｃｍ−３として計算している。図６に示すように、リサーフ層１６のシートキャリア濃度が、最適値である２×１０１２ｃｍ−２をピークとした１×１０１２以上、２．５×１０１２ｃｍ−２以下の範囲において、ｎ型基板の場合よりもｐ型基板である基板１の場合の方が、破壊電圧が高かった。また、５５０Ｖ以上の破壊電圧を達成する場合のリサーフ層１６のキャリア濃度のマージンについては、ｎ型基板の場合のマージンＭ２よりも、基板１の場合のマージンＭ１の方が大きかった。
【００４６】
図５、６に示すように、基板がｐ型である実施の形態２に係る電界効果トランジスタ２００は破壊電圧が高くなる。また、たとえば電界効果トランジスタ２００をｎ型基板の場合と同程度の破壊電圧とする場合は、ゲート電極１９とドレイン電極１０との間の幅を短くできるので、ゲート−ドレイン間の抵抗も低くでき、一層の低オン抵抗を実現できる。また、電界効果トランジスタ２００の場合は、所定の破壊電圧を達成する場合のリサーフ層１６のキャリア濃度のマージンが大きいので、製造性および設計の自由度が高くなる。
【００４７】
なお、破壊電圧が最大となる基板１のキャリア濃度は、ｐ型半導体層１４およびリサーフ層１６のそれぞれの厚さおよびキャリア濃度にも依存する。したがって、たとえば所望の閾値電圧やオン抵抗等に応じてｐ型半導体層１４およびリサーフ層１６を設計し、これに応じて基板１のキャリア濃度を決定することが好ましい。
【００４８】
（実施の形態３）
つぎに、本発明の実施の形態３について説明する。図７は、実施の形態３に係る電界効果トランジスタの模式的な断面図である。図７に示すように、この電界効果トランジスタ３００は、図１に示す電界効果トランジスタ１００と同様に、ｐ型の導電型を有する基板１と、基板１上に、ＡｌＮ層２を介して形成された高抵抗バッファ層３と、高抵抗バッファ層３上に形成された半導体動作層２０とを備えている。半導体動作層２０は、ｐ−ＧａＮからなるｐ型半導体層２１と、アンドープのＧａＮからなるキャリア走行層２２、２３と、キャリア走行層２２、２３上にそれぞれ形成されたＡｌＧａＮからなるキャリア供給層２４、２５とを備え、キャリア供給層２４とキャリア供給層２５との間においてｐ型半導体層２１の表面に到る深さまでリセス部２６が形成されている。さらに、電界効果トランジスタ３００は、半導体動作層２０上に、リセス部２６を挟んで形成されたソース電極９およびドレイン電極１０を備えている。さらに、電界効果トランジスタ３００は、リセス部２６を含めた半導体動作層２０上にわたって形成されたゲート絶縁膜２７と、リセス部２６においてゲート絶縁膜２７上に形成されたゲート電極２８を備えている。
【００４９】
キャリア供給層２４、２５は、キャリア走行層２２、２３よりもバンドギャップエネルギーが高いので、キャリア走行層２２、２３のキャリア供給層２４、２５とのヘテロ接合の界面近傍には２次元電子ガス２２ａ、２３ａがそれぞれ発生している。この電界効果トランジスタ３００は、この２次元電子ガス２２ａ、２３ａをキャリアとすることによって、低いオン抵抗と、高速のスイッチング動作とを実現している。
【００５０】
また、リセス部２６の形成によって、電界効果トランジスタ３００をノーマリオフ型として動作する。また、図４に示す電界効果トランジスタ２００と同様に、リセス部２６の各側壁の、ｐ型半導体層２１の表面に対する傾斜角度は、たとえば９０°であるが、９０°未満、さらには６５°以下が好ましく、３０°以上が好ましい。
【００５１】
そして、この電界効果トランジスタ３００においては、ｐ型半導体層２１とキャリア走行層２３とは、ｐ型半導体層２１を基板１側に配置したリサーフ構造Ｒ３を形成している。なお、このリサーフ構造Ｒ３においては、ｎ型キャリアは２次元電子ガス２３ａである。その結果、ソース−ドレイン間に電圧を印加した状態において、電気力線は、図３と同様にキャリア走行層２３側からｐ型半導体層２１をとおり基板１側に向かって大きな屈曲無く延伸するので、電界集中が起こらず、電界効果トランジスタ３００は耐圧性が高いものとなる。
【００５２】
この電界効果トランジスタ３００は、上述した電界効果トランジスタ２００の製造方法とほぼ同様の方法で製造できる。なお、キャリア走行層２２、２３の厚さはたとえば１００ｎｍとする。また、キャリア供給層２４、２５となるＡｌＧａＮ層を形成する際には、たとえばＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１２５μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入すると同時に、ｎ型のドーピング源としてＳｉＨ４を所定量導入し、成長温度１０５０℃でたとえば厚さ１００ｎｍだけエピタキシャル成長させる。
【００５３】
なお、上記実施の形態において、高抵抗バッファ層は、たとえばＧａＮ層とＡｌＮ層とを交互に積層して形成したものであるが、１×１０５Ωｃｍ程度以上の抵抗率を有するものであれば特に限定されない。たとえば、化学式ＡｌxＩｎyＧａ1-x-yＡｓuＰvＮ1-u-v（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ≦１、０≦ｖ≦１、ｕ＋ｖ＜１）で表される窒化物系化合物半導体からなり、互いに組成の異なる層を交互に積層したものとできる。
【００５４】
また、上記実施の形態における半導体動作層についても、その材料はＧａＮやＡｌＧａＮに限らず、所望の導電型やバンドギャップエネルギーを有する窒化物系化合物半導体とすることができる。
【００５５】
また、半導体動作層については、その材料は、窒化物系化合物半導体に限らず、他の半導体材料、たとえばシリコン系半導体とすることができる。たとえば、ＳＯＩ基板上に作成した横型電子デバイス、ＳｉＣ上の横型電子デバイス等に用いることができる。
【符号の説明】
【００５６】
１、１ａ 基板
２ ＡｌＮ層
３ 高抵抗バッファ層
４、１３、２０ 半導体動作層
５、１４、２１ ｐ型半導体層
６、７ コンタクト層
８ リサーフ層
９ ソース電極
１０ ドレイン電極
１１、１８、２７ ゲート絶縁膜
１２、１９、２８ ゲート電極
１５ ｎ型半導体層
１６ リサーフ層
１７、２６ リセス部
２２、２３ キャリア走行層
２２ａ、２３ａ ２次元電子ガス
２４、２５ キャリア供給層
１００、１００ａ、２００、３００ 電界効果トランジスタ
Ａ１、Ａ２ 領域
Ｃ１ ｐ型キャリア
Ｃ２ ｎ型キャリア
Ｌ 電気力線
Ｍ１、Ｍ２ マージン
Ｒ１〜Ｒ３ リサーフ構造
Ｗ１〜Ｗ３ 幅
θ１、θ２ 角度
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関するものである。
【背景技術】
【０００２】
半導体動作層上にソース電極、ドレイン電極、ゲート電極を備える横型の電界効果トランジスタ（ＦＥＴ）において、電界集中を緩和して耐圧を高めるために、ゲート−ドレイン間にリサーフ構造を有するものが開示されている（たとえば特許文献１参照）。特許文献１に開示される電界効果トランジスタは、基板上にバッファ層を介して形成された、リサーフ構造を有する半導体動作層を備えている。
【０００３】
そして、リサーフ構造は、ｐ−ＧａＮからなるｐ型半導体層と、ｐ型半導体層上に形成されたｎ−ＧａＮからなるリサーフ層とによって実現されている。このリサーフ構造の耐圧性は、ｐ型半導体層のｐ型キャリアとリサーフ層のｎ型キャリアとのキャリア数のバランスに依存する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２０５２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者らが上記特許文献１に開示される構造の電界効果トランジスタについて精査したところ、基板が導電性の場合、リサーフ構造におけるキャリア数のバランスを調整しても、所望の高耐圧性を得られない場合があるという問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、耐圧性が高い電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備えることを特徴とする。
【０００８】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備え、前記ｐ型半導体層と前記リサーフ層とが、前記リサーフ構造を形成していることを特徴とする。
【０００９】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備え、前記ｐ型半導体層と前記キャリア走行層とが、前記リサーフ構造を形成していることを特徴とする。
【００１０】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層と前記半導体動作層とが窒化物系化合物半導体からなることを特徴とする。
【００１１】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層がシリコン酸化膜からなり、前記半導体動作層がシリコン系半導体からなることを特徴とする。
【００１２】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記基板はキャリア濃度が１×１０１２〜１×１０１６ｃｍ−３であるシリコンからなり、前記ｐ型半導体層は厚さが６００ｎｍでありキャリア濃度が１×１０１６ｃｍ−３であるＧａＮからなり、前記リサーフ層はシートキャリア濃度が１×１０１２〜２．５×１０１２ｃｍ−２であるＧａＮからなることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ゲート−ドレイン間における局所的な電界集中が効果的に緩和されるので、耐圧性が高い電界効果トランジスタを実現できるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施の形態１に係る電界効果トランジスタの模式的な断面図である。
【図２】図２は、ｎ型基板を用いた電界効果トランジスタの電界分布を、電気力線を用いて示す図である。
【図３】図３は、図１に示す電界効果トランジスタの電界分布を、電気力線を用いて示す図である。
【図４】図４は、実施の形態２に係る電界効果トランジスタの模式的な断面図である。
【図５】図５は、基板のキャリア濃度と破壊電圧との関係を示す図である。
【図６】図６は、リサーフ層のキャリア濃度と破壊電圧との関係を示す図である。
【図７】図７は、実施の形態３に係る電界効果トランジスタの模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下に、図面を参照して本発明に係る電界効果トランジスタの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。なお、各図面において、同一の構成要素には適宜同一の符号を付している。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１に係る電界効果トランジスタの模式的な断面図である。この電界効果トランジスタ１００は、ＳｉＣ、Ｓｉなどのｐ型の導電型を有する基板１と、基板１上に、ＡｌＮ層２を介して形成された、縦方向の耐圧を維持するための高抵抗バッファ層３と、高抵抗バッファ層３上に形成された半導体動作層４とを備えている。半導体動作層４は、ｐ−ＧａＮからなるキャリア走行層としてのｐ型半導体層５と、ｎ＋−ＧａＮからなるコンタクト層６、７と、ｎ−−ＧａＮからなるリサーフ層８とを有している。また、電界効果トランジスタ１００は、半導体動作層４上に、ソース電極９、ドレイン電極１０と、ゲート絶縁膜１１を介して形成されたゲート電極１２とを備えている。
【００１７】
ソース電極９、ドレイン電極１０は、それぞれコンタクト層６、７上に形成されている。また、リサーフ層８は、ゲート−ドレイン間において、コンタクト層７に隣接し、かつ積層方向においてゲート電極１２と一部が重なり合うように形成されている。また、ｐ型半導体層５とリサーフ層８とは、ｐ型半導体層５を基板１側に配置したリサーフ構造Ｒ１を形成している。また、高抵抗バッファ層３は、たとえばＧａＮ層とＡｌＮ層とを交互に積層して形成したものである。高抵抗バッファ層３は、このような積層構造とすれば、高抵抗であるとともに、基板１と半導体動作層４との間に発生する格子定数の違いに起因する歪みを緩和できる。また、ＡｌＮ層２は、基板１と高抵抗バッファ層３とが合金化等の化学反応をすることを防止している。
【００１８】
つぎに、この電界効果トランジスタ１００のソース−ドレイン間に電圧を印加した状態における電界分布について説明する。はじめに、比較のため、電界効果トランジスタ１００において、基板１をｎ型の導電型を有する基板１ａに置き換えた電界効果トランジスタ１００ａの電界分布について説明し、つぎに、電界効果トランジスタ１００の電界分布について説明する。
【００１９】
図２は、ｎ型基板を用いた電界効果トランジスタ１００ａの電界分布を、電気力線を用いて示す図である。この電界効果トランジスタ１００ａにおいても、ｐ型半導体層５とリサーフ層８とが、リサーフ構造Ｒ１を形成している。したがって、ｐ型半導体層５のｐ型キャリアＣ１とリサーフ層８のｎ型キャリアＣ２とのキャリア数のバランスの調整によって、或る程度の電界集中が緩和されている。
【００２０】
しかしながら、この電界効果トランジスタ１００ａの場合は、基板１ａもｎ型キャリアＣ２を有するため、電気力線Ｌが、ｐ型半導体層５側から、基板１とリサーフ層８との両側に屈曲する。その結果、電気力線Ｌの密度が高く電界集中が起こる領域Ａ１、Ａ２が発生してしまう。
【００２１】
一方、図３は、図１に示す電界効果トランジスタ１００の電界分布を、電気力線を用いて示す図である。図３に示すように、この電界効果トランジスタ１００の場合は、基板１がｐ型キャリアＣ１を有している。したがって、電気力線Ｌはリサーフ層８側からｐ型半導体層５をとおり基板１側に向かって大きな屈曲無く延伸するので、電気力線Ｌの密度が高い領域が発生せず、電界集中が起こらない。その結果、電界効果トランジスタ１００は耐圧性が高いものとなる。
【００２２】
また、電界効果トランジスタ１００の閾値電圧は、ｐ型半導体層５のキャリア濃度に依存するため、所望の閾値電圧を実現するためにはｐ型半導体層５のキャリア濃度は或る程度制限される。一方で、電界効果トランジスタ１００のオン動作時の抵抗（オン抵抗）を低減するためには、リサーフ層８のキャリア濃度を増加し、またはリサーフ層８の厚さを増加することが好ましい。したがって、リサーフ構造Ｒ１だけでキャリア数のバランスを取って電界分布を制御することを考えると、閾値電圧とオン抵抗とを同時に所望の特性にすることは困難である。
【００２３】
しかしながら、この電界効果トランジスタ１００においては、電界分布を、基板１のｐ型キャリアＣ１のキャリア数も含めたバランスによって制御できる。したがって、たとえば、電界効果トランジスタ１００において、ｐ型半導体層５のキャリア濃度を所定値に設定しつつ、リサーフ層８のキャリア濃度または厚さを増加し、かつ基板１のキャリア濃度を、キャリア数のバランスを保つように調整すれば、所望の閾値電圧を実現し、かつ低オン抵抗、高耐圧性の電界効果トランジスタを実現できる。
【００２４】
つぎに、この電界効果トランジスタ１００の製造方法の一例を以下に示す。なお、以下では、有機金属気相成長（ＭＯＣＶＤ）法を用いた場合について説明するが、特に限定はされない。
【００２５】
はじめに、たとえば（１１１）面を主表面とするＳｉからなる基板１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とＮＨ３とを、それぞれ５８μｍｏｌ／ｍｉｎ、１００μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、基板１上に、ＡｌＮ層２、高抵抗バッファ層３、ｐ型半導体層５を順次エピタキシャル成長させる。なお、ｐ型半導体層５に対するｐ型のドーピング源としてビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、たとえばＭｇの濃度が１×１０１９ｃｍ−３程度になるようにＣｐ２Ｍｇの流量を調整する。また、Ｍｇの濃度の測定は、ＳＩＭＳ（二次イオン質量分析計）によって行う。また、高抵抗バッファ層３は、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層をたとえば８層だけ積層したものとし、ＡｌＮ層２、ｐ型半導体層５の厚さは、たとえばそれぞれ１００ｎｍ、５００ｎｍとする。
【００２６】
つぎに、プラズマ化学気相成長（ＰＣＶＤ）法を用いて、ｐ型半導体層５上に、厚さ２μｍのＳｉＯ２層を形成し、フォトリソグラフィとフッ酸とを用いて、ＳｉＯ２層のうちコンタクト層６、７およびリサーフ層８を形成すべき領域を除去する。つぎに、ｎ型不純物であるＳｉイオンのイオン注入を行い、ＳｉＯ２層を除去した各領域にそれぞれ所望量Ｓｉイオンを打ち込む。つぎに、ＳｉＯ２層をフッ酸で除去した後、ｐ型半導体層５上に、活性化アニール用の保護膜としてのＳｉＯ２膜を厚さ５００ｎｍで成膜する。そして、打ち込んだＳｉイオンを活性化させるために、窒素ガスを流しながら、１１５０℃、４分の活性化アニールを行ない、コンタクト層６、７およびリサーフ層８を形成する。なお、Ｓｉイオンの打ち込み量は、たとえば、コンタクト層６、７におけるｎ型シートキャリア濃度が５×１０１４ｃｍ−２、リサーフ層８におけるシートキャリア濃度が２×１０１２ｃｍ−２程度になるようにする。また、このシートキャリア濃度の測定は、ホール測定、又はＳＩＭＳ法によって行う。
【００２７】
つぎに、ＳｉＯ２膜を除去し、ＳｉＨ４とＮ２Ｏを原料ガスとしたＰＣＶＤ法を用いて、たとえばＳｉＯ２からなる厚さ６０ｎｍのゲート絶縁膜１１を形成する。つぎに、ゲート絶縁膜１１の一部をフッ酸で除去した後に、リフトオフ法を用いてソース電極９、ドレイン電極１０を形成する。なお、ソース電極９、ドレイン電極１０は、いずれも厚さ２５ｎｍ／３００ｎｍのＴｉ／Ａｌ構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極９、ドレイン電極１０を形成後、６００℃、１０分のアニールを行なう。
【００２８】
つぎに、リフトオフ法を用いて、Ｔｉ／Ａｕ／Ｔｉ構造のゲート電極１２を形成し、電界効果トランジスタ１００が完成する。
【００２９】
なお、上述した製造方法では、イオン注入法を用いてコンタクト層６、７、およびリサーフ層８を形成したが、たとえば拡散法や再成長法を用いて形成してもよい。また、ｎ型不純物はＳｉに限られず、他の不純物でもよい。
【００３０】
以上説明したように、本実施の形態１に係る電界効果トランジスタ１００は、高耐圧性であり、さらには所望の閾値電圧と低いオン抵抗とを有するものとなる。
【００３１】
（実施の形態２）
つぎに、本発明の実施の形態２について説明する。図４は、実施の形態２に係る電界効果トランジスタの模式的な断面図である。図４に示すように、この電界効果トランジスタ２００は、図１に示す電界効果トランジスタ１００と同様に、ｐ型の導電型を有する基板１と、基板１上に、ＡｌＮ層２を介して形成された高抵抗バッファ層３と、高抵抗バッファ層３上に形成された半導体動作層１３とを備えている。半導体動作層１３は、ｐ−ＧａＮからなるキャリア走行層としてのｐ型半導体層１４と、ｐ型半導体層１４上に形成された、ｎ−ＧａＮからなるｎ型半導体層１５およびリサーフ層１６とを備え、ｎ型半導体層１５とリサーフ層１６との間においてｐ型半導体層１４に到る深さまでリセス部１７が形成されている。さらに、電界効果トランジスタ２００は、半導体動作層１３上に、リセス部１７を挟んで形成されたソース電極９およびドレイン電極１０を備えている。さらに、電界効果トランジスタ２００は、リセス部１７を含めた半導体動作層１３上にわたって形成されたゲート絶縁膜１８と、リセス部１７においてゲート絶縁膜１８上に形成されたゲート電極１９を備えている。なお、リセス部１７は、電界効果トランジスタ２００をノーマリオフ型とするために形成されている。
【００３２】
また、リセス部１７の各側壁は、ｐ型半導体層１４の表面に対して角度θ１、θ２を有する。この角度θ１、θ２は、たとえば９０°であるが、角度θ２については、９０°未満であれば、この角部における電界の局所的な集中が緩和されるので好ましく、６５°以下であれば一層好ましい。また、角度θ１、θ２が３０°以上であれば、ソース−ドレイン間距離が長くなりすぎず、素子の小型化、低コスト化の点で好ましい。
【００３３】
そして、電界効果トランジスタ１００と同様に、電界効果トランジスタ２００においては、ｐ型半導体層１４とリサーフ層１６とは、ｐ型半導体層１４を基板１側に配置したリサーフ構造Ｒ２を形成している。その結果、ソース−ドレイン間に電圧を印加した状態において、電気力線は、図３と同様にリサーフ層１６側からｐ型半導体層１４をとおり基板１側に向かって大きな屈曲無く延伸するので、電界集中が起こらず、電界効果トランジスタ２００は耐圧性が高いものとなる。
【００３４】
また、たとえば、電界効果トランジスタ２００において、ｐ型半導体層１４のキャリア濃度を所定値に設定しつつ、リサーフ層１６のキャリア濃度または厚さを増加し、かつ基板１のキャリア濃度を、キャリア数のバランスを保つように調整すれば、所望の閾値電圧を実現し、かつ低オン抵抗、高耐圧性の電界効果トランジスタを実現できる。
【００３５】
つぎに、この電界効果トランジスタ２００の製造方法の一例を以下に示す。はじめに、上述した電界効果トランジスタ１００の製造方法と同様に、基板１上に、ＡｌＮ層２、高抵抗バッファ層３、ｐ型半導体層１４を順次エピタキシャル成長させる。
【００３６】
つぎに、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入すると同時に、ｎ型のドーピング源としてＳｉＨ４を所定量導入し、成長温度１０５０℃で、ｐ型半導体層１４上にｎ−ＧａＮ層をエピタキシャル成長させる。このｎ−ＧａＮ層の厚さはたとえば１００ｎｍとする。なお、ＳｉＨ４の導入量は、ｎ型キャリア濃度がたとえば１×１０１７ｃｍ−３になるようにする。このキャリア濃度の測定は、ホール測定によって行う。
【００３７】
つぎに、ＰＣＶＤ法を用いて、ｎ−ＧａＮ層上に、アモルファスシリコン（ａ−Ｓｉ）からなるマスク層を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、リセス部１７を形成すべき領域に開口部を形成する。
【００３８】
つぎに、マスク層をマスクとして、エッチングガスであるＣｌ２ガスを用いて開口部直下のｎ−ＧａＮ層およびｐ型半導体層１４の一部をエッチング除去して、リセス部１７を形成する。これによってｎ型半導体層１５とリサーフ層１６とが形成される。なお、エッチングガスは、マスク層をもエッチングするので、エッチングの進行に応じて開口部の幅が徐々に広がっていく。その結果、リセス部１７の側壁には角度θ１、θ２の傾斜が生じる。なお、この角度θ１、θ２は、マスク層の材質や厚さ等によって適宜調整することができる。たとえば、マスク層がａ−Ｓｉからなる場合は、角度θ１、θ２の値は約６５°となる。
【００３９】
つぎに、上述した電界効果トランジスタ１００の製造方法と同様に、ゲート絶縁膜１８、ソース電極９、ドレイン電極１０、ゲート電極１２を形成し、電界効果トランジスタ２００が完成する。
【００４０】
以上説明したように、本実施の形態２に係る電界効果トランジスタ２００は、高耐圧性のノーマリオフ型であり、さらには所望の閾値電圧と低いオン抵抗とを有するものとなる。
【００４１】
つぎに、実施の形態２に係る電界効果トランジスタ２００の耐圧性について、シミュレーション計算結果を参照して説明する。なお、計算に用いたシミュレーションソフトはシノプシス(ＳＹＮＯＰＳＹＳ)社のＴＣＡＤである。
【００４２】
はじめに、電界効果トランジスタ２００について、ソース−ドレイン間に電圧を印加した場合の破壊電圧について計算した。また、比較のために、電界効果トランジスタ２００において、基板１をｎ型の基板に置き換えた電界効果トランジスタについても計算した。なお、素子内のいずれかの部分において電界強度が３．３ＭＶ／ｃｍに達したとき、又は、ＳｉＯ２内の電界強度が８ＭＶ／ｃｍに達したときのソース−ドレイン電圧を破壊電圧と定義した。また、計算に用いた特性値としては、基板１またはｎ型基板の厚さを５２５μｍとした。また、ＡｌＮ層２と高抵抗バッファ層３との合計の厚さを１８００ｎｍとし、合計の抵抗率を１×１０５Ωｃｍ以上とした。また、ｐ型半導体層１４の厚さを６００ｎｍ、キャリア濃度を１０×１０１６ｃｍ−３とした。また、ｎ型半導体層１５およびリサーフ層１６の厚さを１００ｎｍとした。また、ゲート絶縁膜１８を厚さ６０ｎｍのＳｉＯ２膜とした。また、ソース電極９、ドレイン電極１０の幅をいずれも１０μｍとした。また、図４に示す幅Ｗ１、Ｗ２、Ｗ３の値を、それぞれ３μｍ、４μｍ、２８μｍとした。また、リセス部１７の深さを２５０ｎｍとした。
【００４３】
図５は、基板のキャリア濃度と破壊電圧との関係を示す図である。なお、図５では、ｎ型半導体層１５およびリサーフ層１６のシートキャリア濃度を２×１０１２ｃｍ−２として計算している。図５に示すように、ｎ型基板の場合よりもｐ型基板である基板１の場合の方が、破壊電圧が高く、特に基板１のｐ型のキャリア濃度が１×１０１４ｃｍ−３の場合に、破壊電圧は７４２Ｖに達した。これに対して、ｎ型基板のキャリア濃度が１×１０１４ｃｍ−３の場合には、破壊電圧は３７８Ｖであった。
【００４４】
また、同様に、ｎ型半導体層１５およびリサーフ層１６のシートキャリア濃度を１×１０１２ｃｍ−２として計算を行なったが、この場合にも、図５に示す基板のキャリア濃度の範囲で、基板１の場合の方が破壊電圧が高かった。たとえば、基板のキャリア濃度が１×１０１３ｃｍ−３の場合に、破壊電圧はｎ型基板の場合は１６０Ｖであったが、基板１の場合は５２６Ｖに達した。
【００４５】
また、図６は、リサーフ層１６のシートキャリア濃度と破壊電圧との関係を示す図である。なお、図６では、ｎ型基板または基板１のキャリア濃度を、いずれも１×１０１３ｃｍ−３として計算している。図６に示すように、リサーフ層１６のシートキャリア濃度が、最適値である２×１０１２ｃｍ−２をピークとした１×１０１２以上、２．５×１０１２ｃｍ−２以下の範囲において、ｎ型基板の場合よりもｐ型基板である基板１の場合の方が、破壊電圧が高かった。また、５５０Ｖ以上の破壊電圧を達成する場合のリサーフ層１６のキャリア濃度のマージンについては、ｎ型基板の場合のマージンＭ２よりも、基板１の場合のマージンＭ１の方が大きかった。
【００４６】
図５、６に示すように、基板がｐ型である実施の形態２に係る電界効果トランジスタ２００は破壊電圧が高くなる。また、たとえば電界効果トランジスタ２００をｎ型基板の場合と同程度の破壊電圧とする場合は、ゲート電極１９とドレイン電極１０との間の幅を短くできるので、ゲート−ドレイン間の抵抗も低くでき、一層の低オン抵抗を実現できる。また、電界効果トランジスタ２００の場合は、所定の破壊電圧を達成する場合のリサーフ層１６のキャリア濃度のマージンが大きいので、製造性および設計の自由度が高くなる。
【００４７】
なお、破壊電圧が最大となる基板１のキャリア濃度は、ｐ型半導体層１４およびリサーフ層１６のそれぞれの厚さおよびキャリア濃度にも依存する。したがって、たとえば所望の閾値電圧やオン抵抗等に応じてｐ型半導体層１４およびリサーフ層１６を設計し、これに応じて基板１のキャリア濃度を決定することが好ましい。
【００４８】
（実施の形態３）
つぎに、本発明の実施の形態３について説明する。図７は、実施の形態３に係る電界効果トランジスタの模式的な断面図である。図７に示すように、この電界効果トランジスタ３００は、図１に示す電界効果トランジスタ１００と同様に、ｐ型の導電型を有する基板１と、基板１上に、ＡｌＮ層２を介して形成された高抵抗バッファ層３と、高抵抗バッファ層３上に形成された半導体動作層２０とを備えている。半導体動作層２０は、ｐ−ＧａＮからなるｐ型半導体層２１と、アンドープのＧａＮからなるキャリア走行層２２、２３と、キャリア走行層２２、２３上にそれぞれ形成されたＡｌＧａＮからなるキャリア供給層２４、２５とを備え、キャリア供給層２４とキャリア供給層２５との間においてｐ型半導体層２１の表面に到る深さまでリセス部２６が形成されている。さらに、電界効果トランジスタ３００は、半導体動作層２０上に、リセス部２６を挟んで形成されたソース電極９およびドレイン電極１０を備えている。さらに、電界効果トランジスタ３００は、リセス部２６を含めた半導体動作層２０上にわたって形成されたゲート絶縁膜２７と、リセス部２６においてゲート絶縁膜２７上に形成されたゲート電極２８を備えている。
【００４９】
キャリア供給層２４、２５は、キャリア走行層２２、２３よりもバンドギャップエネルギーが高いので、キャリア走行層２２、２３のキャリア供給層２４、２５とのヘテロ接合の界面近傍には２次元電子ガス２２ａ、２３ａがそれぞれ発生している。この電界効果トランジスタ３００は、この２次元電子ガス２２ａ、２３ａをキャリアとすることによって、低いオン抵抗と、高速のスイッチング動作とを実現している。
【００５０】
また、リセス部２６の形成によって、電界効果トランジスタ３００をノーマリオフ型として動作する。また、図４に示す電界効果トランジスタ２００と同様に、リセス部２６の各側壁の、ｐ型半導体層２１の表面に対する傾斜角度は、たとえば９０°であるが、９０°未満、さらには６５°以下が好ましく、３０°以上が好ましい。
【００５１】
そして、この電界効果トランジスタ３００においては、ｐ型半導体層２１とキャリア走行層２３とは、ｐ型半導体層２１を基板１側に配置したリサーフ構造Ｒ３を形成している。なお、このリサーフ構造Ｒ３においては、ｎ型キャリアは２次元電子ガス２３ａである。その結果、ソース−ドレイン間に電圧を印加した状態において、電気力線は、図３と同様にキャリア走行層２３側からｐ型半導体層２１をとおり基板１側に向かって大きな屈曲無く延伸するので、電界集中が起こらず、電界効果トランジスタ３００は耐圧性が高いものとなる。
【００５２】
この電界効果トランジスタ３００は、上述した電界効果トランジスタ２００の製造方法とほぼ同様の方法で製造できる。なお、キャリア走行層２２、２３の厚さはたとえば１００ｎｍとする。また、キャリア供給層２４、２５となるＡｌＧａＮ層を形成する際には、たとえばＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１２５μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入すると同時に、ｎ型のドーピング源としてＳｉＨ４を所定量導入し、成長温度１０５０℃でたとえば厚さ１００ｎｍだけエピタキシャル成長させる。
【００５３】
なお、上記実施の形態において、高抵抗バッファ層は、たとえばＧａＮ層とＡｌＮ層とを交互に積層して形成したものであるが、１×１０５Ωｃｍ程度以上の抵抗率を有するものであれば特に限定されない。たとえば、化学式ＡｌxＩｎyＧａ1-x-yＡｓuＰvＮ1-u-v（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ≦１、０≦ｖ≦１、ｕ＋ｖ＜１）で表される窒化物系化合物半導体からなり、互いに組成の異なる層を交互に積層したものとできる。
【００５４】
また、上記実施の形態における半導体動作層についても、その材料はＧａＮやＡｌＧａＮに限らず、所望の導電型やバンドギャップエネルギーを有する窒化物系化合物半導体とすることができる。
【００５５】
また、半導体動作層については、その材料は、窒化物系化合物半導体に限らず、他の半導体材料、たとえばシリコン系半導体とすることができる。たとえば、ＳＯＩ基板上に作成した横型電子デバイス、ＳｉＣ上の横型電子デバイス等に用いることができる。
【符号の説明】
【００５６】
１、１ａ 基板
２ ＡｌＮ層
３ 高抵抗バッファ層
４、１３、２０ 半導体動作層
５、１４、２１ ｐ型半導体層
６、７ コンタクト層
８ リサーフ層
９ ソース電極
１０ ドレイン電極
１１、１８、２７ ゲート絶縁膜
１２、１９、２８ ゲート電極
１５ ｎ型半導体層
１６ リサーフ層
１７、２６ リセス部
２２、２３ キャリア走行層
２２ａ、２３ａ ２次元電子ガス
２４、２５ キャリア供給層
１００、１００ａ、２００、３００ 電界効果トランジスタ
Ａ１、Ａ２ 領域
Ｃ１ ｐ型キャリア
Ｃ２ ｎ型キャリア
Ｌ 電気力線
Ｍ１、Ｍ２ マージン
Ｒ１〜Ｒ３ リサーフ構造
Ｗ１〜Ｗ３ 幅
θ１、θ２ 角度
【特許請求の範囲】
【請求項１】
ｐ型の導電型を有する基板と、
前記基板上に形成された高抵抗層と、
前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、
前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、
を備えることを特徴とする電界効果トランジスタ。
【請求項２】
前記半導体動作層は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備え、前記ｐ型半導体層と前記リサーフ層とが、前記リサーフ構造を形成していることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記半導体動作層は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備え、前記ｐ型半導体層と前記キャリア走行層とが、前記リサーフ構造を形成していることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項４】
前記高抵抗層と前記半導体動作層とが窒化物系化合物半導体からなることを特徴とする請求項１〜３のいずれか一つに記載の電界効果トランジスタ。
【請求項５】
前記高抵抗層がシリコン酸化膜からなり、前記半導体動作層がシリコン系半導体からなることを特徴とする請求項１〜３のいずれか一つに記載の電界効果トランジスタ。
【請求項６】
前記基板はキャリア濃度が１×１０１２〜１×１０１６ｃｍ−３であるシリコンからなり、前記ｐ型半導体層は厚さが６００ｎｍでありキャリア濃度が１×１０１６ｃｍ−３であるＧａＮからなり、前記リサーフ層はシートキャリア濃度が１×１０１２〜２．５×１０１２ｃｍ−２であるＧａＮからなることを特徴とする請求項２に記載の電界効果トランジスタ。
【請求項１】
ｐ型の導電型を有する基板と、
前記基板上に形成された高抵抗層と、
前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、
前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、
を備えることを特徴とする電界効果トランジスタ。
【請求項２】
前記半導体動作層は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備え、前記ｐ型半導体層と前記リサーフ層とが、前記リサーフ構造を形成していることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記半導体動作層は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備え、前記ｐ型半導体層と前記キャリア走行層とが、前記リサーフ構造を形成していることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項４】
前記高抵抗層と前記半導体動作層とが窒化物系化合物半導体からなることを特徴とする請求項１〜３のいずれか一つに記載の電界効果トランジスタ。
【請求項５】
前記高抵抗層がシリコン酸化膜からなり、前記半導体動作層がシリコン系半導体からなることを特徴とする請求項１〜３のいずれか一つに記載の電界効果トランジスタ。
【請求項６】
前記基板はキャリア濃度が１×１０１２〜１×１０１６ｃｍ−３であるシリコンからなり、前記ｐ型半導体層は厚さが６００ｎｍでありキャリア濃度が１×１０１６ｃｍ−３であるＧａＮからなり、前記リサーフ層はシートキャリア濃度が１×１０１２〜２．５×１０１２ｃｍ−２であるＧａＮからなることを特徴とする請求項２に記載の電界効果トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２１９１５１（Ｐ２０１０−２１９１５１Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６１７０９（Ｐ２００９−６１７０９）
【出願日】平成２１年３月１３日（２００９．３．１３）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１３日（２００９．３．１３）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
[ Back to top ]