【課題】酸化物半導体をチャネルに用いた薄膜デバイスおよびその製造方法において、PETやPES等の樹脂基板上でも自己整合型トップゲート構造の作製を可能にする。
【解決手段】ＩＧＺＯ膜２によりチャネル膜を作製するＴＦＴの製造方法であり、ＩＧＺＯ膜２とゲート電極膜４との間に、ゲート絶縁膜３として機能する有機膜をスピンコート等の塗布法を用いて作製し（図１（ｂ））、その後、ＩＧＺＯ膜２と、外部に導出されたソース・ドレイン電極膜７との間に、絶縁膜として機能する層間膜５をスパッタリング法を用いて作製する（図１（ｃ）、（ｄ））。 （もっと読む）

【課題】リフレッシュ動作の回数を減らすことで、消費電力を抑える。また、先に書き込んだデータを破壊することなく、データを読み出す。
【解決手段】ソースまたはドレインの一方となる第１の電極と、ソースまたはドレインの他方となる第２の電極と、第１のチャネル形成領域に絶縁膜を介して重畳して設けられた第１のゲート電極と、を有する第１のトランジスタと、ソースまたはドレインの一方となる第３の電極と、ソースまたはドレインの他方となる第４の電極と、第２のチャネル形成領域が第２のゲート電極と第３のゲート電極との間に絶縁膜を介して設けられた第２のトランジスタと、を有するメモリセルを複数有し、第１のチャネル形成領域及び第２のチャネル形成領域は、酸化物半導体を含んでおり、第２の電極は、第２のゲート電極に直接接続されている記憶装置とする。 （もっと読む）

【課題】新たな構成のチョッパ型のコンパレータを提供する。
【解決手段】コンパレータは、インバータと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、インバータの入力端子と出力端子とは、第１のスイッチを介して電気的に接続され、インバータの入力端子は、容量素子の一対の電極のうちの一方と電気的に接続され、容量素子の一対の電極のうちの他方は、第２のスイッチを介して参照電位が与えられ、入力された信号電位は第３のスイッチを介して容量素子の一対の電極のうちの他方に与えられ、インバータの出力端子から出力される電位を出力信号とし、第１のスイッチは、チャネルが酸化物半導体層に形成されるトランジスタを用いて構成される。 （もっと読む）

【課題】電気特性が良好な、酸化物半導体を用いた薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート電極およびゲート絶縁膜上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられた金属酸化物膜と、金属酸化物膜上に設けられた金属膜と、を有し、酸化物半導体膜は、金属酸化物膜と接し、且つ、酸化物半導体膜の他の領域よりも金属濃度が高い領域（金属高濃度領域）を有する。金属高濃度領域には、酸化物半導体膜に含まれる金属が、結晶粒または微結晶として存在していてもよい。 （もっと読む）

【課題】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層の高導電率化工程やソース電極及びドレイン電極のエッチング工程において、半導体層にダメージを与えないような薄膜トランジスタ及びこれを用いた液晶表示装置を提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層を備え、ゲート電極から見てソース領域又はドレイン領域の向こう側にソース電極又はドレイン電極が形成されてなるトップゲート型薄膜トランジスタを構成する。このような構造を持つ薄膜トランジスタではドレイン電極等の金属層のエッチングによって半導体層がダメージを受けることはない。また、紫外線の表面照射によって照射された半導体層部分を高導電率化するため、半導体層へのダメージが生じない。従って、高導電率化工程及びエッチング工程のいずれにおいても半導体層はダメージを受けることがないため信頼性が向上する。 （もっと読む）

【課題】短チャネル特性を低下させることなく、チャネル領域に十分な歪みを生じさせることのできる半導体層が埋め込まれたソース・ドレイン領域を有する半導体装置およびその製造方法を提供する。
【解決手段】Ｎ型のシリコン基板１１の主面にゲート絶縁膜を介して形成されたゲート電極１３と、ゲート電極１３の下方に形成されるチャネル領域１４を挟むように形成され、チャネル領域１４に歪みを与えるためのゲルマニウム、Ｐ型不純物のボロンおよびボロンの拡散を抑制するためのカーボンを含有する第１半導体層１５ａ、１５ｂと、ゲルマニウムおよびボロンを含有する第２半導体層１６ａ、１６ｂと、が順に積層された構造を有するソース・ドレイン領域１７ａ、１７ｂと、第２半導体層１６ａ、１６ｂのゲート電極１３側の側面からチャネル領域１４に隣接するエクステンション領域１８ａ、１８ｂと、を具備する。 （もっと読む）

【課題】 薄膜トランジスタにおける層構成を単純化し、製造プロセスを単純化する。
【解決手段】 基板３１０上にゲート電極層３２０を形成し、その上面にゲート絶縁層３３０を形成する。更にその上面に、酸素分子量が半導体の性質を呈するのに適した量に設定された「（Ｉｎ）ｘ（Ｇａ）ｙ（Ｚｎ）ｚ（Ｏ）ｗ」（但し、ｗ＝（３／２）ｘ＋（３／２）ｙ＋ｚ−δであり、δは欠損酸素数）からなる層状構造体３４０を形成し、中央部をそのまま半導体チャネル層３４５として用いる。半導体チャネル層３４５の両脇部分に対しては、熱処理、プラズマ処理、または紫外線照射処理などによる酸素脱離プロセスを行い、欠損酸素数δを増加させ、導体としての性質をもたせる。こうして、導体となった部分を、ソース電極層３４１およびドレイン電極層３４２として用いる。 （もっと読む）

【課題】傾斜付きイオン注入に起因するシャドーイング効果を緩和する。
【解決手段】半導体装置は、シリコン層と、シリコン層上に設けられたトランジスタ・ゲートと、１対のソース／ドレイン領域と、シリコン層内のチャネル領域と、を含む第１電界効果型トランジスタと、を具備する。シリコン層は、シリコン層のチャネル領域に隣接する部分と同じゼロでない濃度の特定のタイプのイオンがチャネル領域の一部に注入されるように、第１電界効果型トランジスタに隣接する第２電界効果型トランジスタの高さに基づいた角度でイオンをドープされている。 （もっと読む）

【課題】本発明は、トランジスタ動作時のオフ電流を低下させることが可能な有機トランジスタ、該有機トランジスタを複数有する有機トランジスタアレイ及び該有機トランジスタアレイを有する表示装置を提供することを目的とする。
【解決手段】有機トランジスタ１０は、基板１上に、ゲート電極２及びゲート絶縁膜３が順次形成され、少なくともゲート絶縁膜３上に、ソース電極４、ドレイン電極５及び有機半導体層６が形成されており、基板１のゲート電極２が形成されていない側の面から、基板１及びゲート絶縁膜３で透過され、ゲート電極２で反射され、有機半導体層６で吸収される紫外光が照射されており、紫外光を吸収した有機半導体層６は、紫外光を吸収していない有機半導体層６よりも導電性が小さい。 （もっと読む）

【課題】酸化物半導体素子の製造方法において、酸化物半導体膜の低抵抗化を容易かつ低コストにする。
【解決手段】 基板１０上に、ゲート絶縁膜３０を挟んで酸化物半導体膜４０とゲート電極２０を形成し、酸化物半導体膜４０に、ソース電極６２およびドレイン電極６３とそれぞれ電気的に接続されるソース領域４２およびドレイン領域４３を形成する。その後、シート抵抗値が１０^８Ω／□以上の酸化物半導体膜４０に、部分的に紫外光Ｌを照射して、そのソース領域４２およびドレイン領域４３におけるシート抵抗値を１０^６Ω／□未満にまで低減させる。 （もっと読む）

【課題】異なる金属酸化膜を複数積層させてなる絶縁膜について、当該絶縁膜の誘電率を高めることができる絶縁膜の製造方法を提供する。
【解決手段】基板１１上に、第１の電極１２を形成し、その上に、酸化アルミニウム膜と酸化チタン膜とが積層された積層膜よりなる絶縁膜１３を形成した後、この絶縁膜１３に対して、当該絶縁膜１３の透過率が１０〜８０％になる波長を持つレーザーＬを照射する。それにより、絶縁膜１３の容量を大きくし誘電率を高める。 （もっと読む）

【課題】パワーデバイスへの適用に適したIII-Ｖ族窒化物半導体ＭＩＳ型電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタは、サファイア基板４１上に窒化物半導体積層構造部２を配置して構成されている。窒化物半導体積層構造部２は、超格子Ｎ型層５、この超格子Ｎ型層５に積層されたＰ型ＧａＮ層６、およびこのＰ型ＧａＮ層６に積層された超格子Ｎ型層７を有している。窒化物化合物半導体積層構造部２には、断面Ｖ字形のトレンチ１６が形成されており、このトレンチ１６の側壁は、超格子Ｎ型層５、Ｐ型ＧａＮ層６および超格子Ｎ型層７に跨る壁面１７を形成している。この壁面１７にゲート絶縁膜が形成され、さらに、このゲート絶縁膜１９を挟んで壁面１７に対向するようにゲート電極２０が形成されている。 （もっと読む）

【課題】本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）

【課題】歩留り低下及びコスト上昇を抑え、かつ、光学的特性を良好に維持しつつ、特性の経時的変化を抑制して高い信頼性を確保する。
【解決手段】ポリシリコン膜にドーパントを注入し、加熱処理によって注入したドーパントを活性化し、ソース領域及びドレイン領域、及びチャネル領域を形成した後、基板温度を、３５０℃〜４２０℃の範囲内に保って、３分〜６０分の処理時間、基板を水素ガスによるプラズマに晒す。これによって、下地保護膜３を構成する二酸化シリコンは、吸蔵水の含有量が抑えられ、薄膜トランジスタ１の動作温度において、下地保護膜３から水分が不純物として特に半導体膜１４へ拡散して、動作特性に悪影響を与えることが防止される。 （もっと読む）

【課題】 寄生抵抗が低く、良好な性質を有する半導体装置およびその製造方法を提供する。
【解決手段】 本発明にかかる半導体装置１００の製造方法は、（ａ）絶縁層８上に設けられた半導体層１０の上方にゲート絶縁層２０を形成する工程と、（ｂ）前記ゲート絶縁層２０の上方にゲート電極２２を形成する工程と、（ｃ）前記半導体層１０に不純物を導入することにより、ソース領域２６およびドレイン領域１４を形成する工程と、（ｄ）前記半導体層１０にフッ素を導入することにより第１のフッ素含有領域５０、５２を形成する工程と、（ｅ）前記半導体層１０の半導体と遷移金属を反応させることにより、低抵抗半導体金属合金層３２、３４を形成する工程と、を含む。 （もっと読む）

【課題】カレントコピー型回路を画素回路に採用した表示装置で表示ムラが発生するのを防止すること。
【解決手段】本発明の表示装置は、各画素ＰＸが、薄膜トランジスタＤＲ２と、電源端子ＮＤ１と薄膜トランジスタＤＲ２との間に接続されると共に薄膜トランジスタＤＲ２とは導電型が異なる薄膜トランジスタＤＲ１と、一方の電極が薄膜トランジスタＤＲ１のゲートに接続され、他方の電極が定電位に設定されるキャパシタＣ１と、薄膜トランジスタＤＲ１のゲートとドレインとの間に接続されたスイッチＳＷ１ａと、薄膜トランジスタＤＲ２のゲートとソースとの間に接続された第２キャパシタＣ２と、薄膜トランジスタＤＲ２のゲートとドレインとの間に接続されたスイッチＳＷ２ｂと、薄膜トランジスタＤＲ２と電源端子ＮＤ２との間に直列に接続されたスイッチＳＷ３及び表示素子ＯＬＥＤと、薄膜トランジスタＤＲ２のスイッチＳＷ３に接続された端子と映像信号線ＤＬとの間に接続されたスイッチＳＷ２とを備えたことを特徴とする。 （もっと読む）