電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法
【課題】低いオン抵抗と高い耐圧性とを有する電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法を提供する。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板101と、前記基板上に形成された高抵抗層103と、前記高抵抗層上に形成された、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層104を含む半導体動作層106と、前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部107と、前記半導体動作層上に前記リセス部を挟んで形成されたソース電極108およびドレイン電極109と、前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜110と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極111と、を備える。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板101と、前記基板上に形成された高抵抗層103と、前記高抵抗層上に形成された、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層104を含む半導体動作層106と、前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部107と、前記半導体動作層上に前記リセス部を挟んで形成されたソース電極108およびドレイン電極109と、前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜110と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極111と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法に関するものである。
【背景技術】
【0002】
化学式AlxInyGa1-x-yAsuPvN1-u-v(ただし、0≦x≦1、0≦y≦1、x+y≦1、0≦u<1、0≦v<1、u+v<1)で表されるIII−V族窒化物系化合物に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばAlGaN/GaNヘテロ接合構造を有する電界効果トランジスタ(Field Effect Transistor:FET)は、ピエゾ効果によって、ヘテロ接合界面に2次元電子ガスが発生している。この2次元電子ガスは、高い電子移動度とキャリア密度を有しているため、AlGaN/GaNヘテロ構造を用いたヘテロ接合FET(HFET)は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、パワースイッチング応用に非常に好適である。
【0003】
通常のAlGaN/GaN HFETは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリオン型デバイスである。一方、パワースイッチング応用においては、デバイスが壊れたときの安全性確保のために、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。そこで、ノーマリオフ型デバイスを実現するためにMOS構造を採用した電界効果トランジスタ(以下、適宜MOSFETと記載する)が開示されている(特許文献1参照)。特許文献1に示す電界効果トランジスタは、ゲート領域に、深さが約120〜150nmのリセス部(溝部)が形成されたものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−188397号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献1に記載の電界効果トランジスタは、リセス部の底面を形成してチャネルが形成される下部半導体層(チャネル層)がp−GaNからなる。このチャネル層は、原料ガスとしてトリメチルガリウム(TMGa)を58μmol/minの流量で導入することによって成長させたものである。その結果、このチャネル層は、TMGaに含まれる炭素のオートドーピングによって比較的高濃度の炭素が添加されているため、電子の移動度が低くなっている。
【0006】
ここで、オン抵抗が低い高電力効率の電界効果トランジスタを実現するためには、チャネル層における電子の移動度がより高いことが望ましい。ところが、電子の移動度を高くするためにチャネル層の炭素濃度を低くすると、十分な耐圧を実現できなくなるという問題があった。
【0007】
本発明は、上記に鑑みてなされたものであって、低いオン抵抗と高い耐圧性とを有する電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成された、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層と、前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部と、前記半導体動作層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備えることを特徴とする。
【0009】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記リセス部の底面から前記チャネル層の下面までの厚さは10nm以上であることを特徴とする。
【0010】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層は、炭素濃度が1×1018cm−3より大きいことを特徴とする。
【0011】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする。
【0012】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする。
【0013】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする。
【0014】
また、本発明に係る電界効果トランジスタの製造方法は、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、前記基板上に高抵抗層を形成する高抵抗層形成工程と、前記高抵抗層上に、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
【0015】
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが10nm以上となる深さに当該リセス部を形成することを特徴とする。
【0016】
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記リセス部形成工程は、前記半導体動作層の上面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した半導体動作層の上面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって前記リセス部を形成する溝形成工程と、を含むことを特徴とする。
【0017】
また、本発明に係る溝の形成方法は、窒化物系化合物半導体に溝を形成する方法であって、窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする。
【発明の効果】
【0018】
本発明によれば、低いオン抵抗と高い耐圧性とを有する電界効果トランジスタを実現できるという効果を奏する。
【図面の簡単な説明】
【0019】
【図1】図1は、実施の形態1に係るMOSFETの模式的な断面図である。
【図2】図2は、GaNからなる半導体層における炭素濃度と電子の移動度との関係を示す図である。
【図3】図3は、チャネル層の層厚と耐圧との関係を示す図である。
【図4】図4は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図5】図5は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図6】図6は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図7】図7は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図8】図8は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図9】図9は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図10】図10は、リセス部形成工程のエッチング条件を示す図である。
【図11】図11は、エッチング時間とエッチング深さとの関係を示す図である。
【図12】図12は、エッチング特性を示す図である。
【図13】図13は、実施例1、比較例1に係るMOSFETのチャネル層の炭素濃度とデバイス特性とを示す図である。
【図14】図14は、実施の形態2に係るMOSFETの模式的な断面図である。
【発明を実施するための形態】
【0020】
以下に、図面を参照して本発明に係る電界効果トランジスタの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【0021】
(実施の形態1)
図1は、本発明の実施の形態1に係るMOSFETの模式的な断面図である。このMOSFET100は、(111)面を主表面とするSiからなる基板101上に、AlN/GaNの積層構造からなるバッファ層102と、バッファ層102上に形成された高抵抗層103と、高抵抗層103上に形成されたキャリア走行層でもあるチャネル層104と、チャネル層104上に形成されたキャリア供給層105a、105bとを備えている。チャネル層104と、キャリア供給層105a、105bとは、半導体動作層106を構成している。また、これらのキャリア供給層105a、105bは、チャネル層104の内部に到る深さまで形成されたリセス部107によって離隔している。
【0022】
さらに、MOSFET100は、キャリア供給層105b、105a上に、リセス部107を挟んで形成されたソース電極108およびドレイン電極109を備えている。さらに、MOSFET100は、キャリア供給層105a、105b上にわたって、リセス部107内を覆うように形成された、SiO2などからなるゲート絶縁膜110を備えるとともに、リセス部107においてゲート絶縁膜110上に形成されたゲート電極111を備えており、MOS構造を構成している。
【0023】
高抵抗層103は、チャネル層104よりも電気抵抗が高い、たとえば炭素濃度が1×1018cm−3より大きなGaNからなる。また、チャネル層104は、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下のGaNからなる。また、キャリア供給層105a、105bは、チャネル層104を構成するGaNよりもバンドギャップエネルギーが高いAlGaNからなり、たとえば層厚が1〜50nm、好ましくは20〜25nmのものである。また、キャリア供給層105a、105bは、Al組成が25%であるが、Al組成については特に限定されず、たとえば1〜99%とできる。
【0024】
また、チャネル層104とキャリア供給層105a、105bとのエネルギーバンドギャップの違いに起因して、チャネル層104内において、キャリア供給層105a、105bとのヘテロ接合界面に、移動度が高い2次元電子ガスGa、Gbが発生している。この2次元電子ガスGa、Gbのキャリア濃度は、1×1012〜2×1013cm−2程度が好ましい。2次元電子ガスGa、Gbはリセス部107によって分離しているため、このMOSFET100はノーマリオフ型であるが、デバイスの動作時には、チャネル層104内のリセス部107下部の領域にチャネルが形成されてドレイン電流が流れる。
【0025】
このMOSFET100は、高抵抗層103上に形成したチャネル層104の炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であることによって、以下に説明するように、低いオン抵抗と高い耐圧性とを有するものとなる。
【0026】
図2は、GaNからなる半導体層における炭素濃度と電子の移動度との関係を求めた実験結果を示す図である。図2に示すように、炭素濃度が1×1018cm−3以下では、移動度はほぼ一定であるが、炭素濃度が1×1018cm−3より大きくなると、移動度は急激に減少し、炭素濃度が1×1019cm−3では1×1018cm−3の場合の1/5程度の値となる。また、オン抵抗は、チャネル層におけるキャリアの移動度に反比例するため、炭素濃度が1×1019cm−3では、オン抵抗が1×1018cm−3の場合の5倍程度の値となる。
【0027】
本実施の形態1に係るMOSFET100は、上記のチャネル層104の炭素濃度が1×1018cm−3以下なので、図2に示すように電子の移動度が高く、オン抵抗が低いものとなる。なお、チャネル層104の炭素濃度は低いほど好ましいが、1×1016cm−3以上が好ましい。
【0028】
しかしながら、このようにチャネル層104の炭素濃度が低いと、チャネル層104が低電気抵抗になってリーク部分となるおそれがある。そこで、本実施の形態1に係るMOSFET100は、チャネル層104を高抵抗層103上に形成し、且つチャネル層104の層厚を10nmより厚く、100nm以下とすることによって、チャネル層104の電子の移動度を高くして低オン抵抗を実現しつつ、チャネル層104およびその下部層の電気抵抗を高めてリークの発生を抑制し、耐圧性を高めている。
【0029】
図3は、図1に示すMOSFET100と同様の基板/バッファ層/高抵抗層/チャネル層の積層構造を有するがリセス部を形成していない積層半導体層の上面に2つの電極を設け、これに電圧を印加した場合の、チャネル層の層厚と耐圧との関係を測定した実験結果を示す図である。なお、チャネル層の炭素濃度は1×1018cm−3とし、高抵抗層のシート抵抗は体積抵抗率にして1×105Ωcmとしている。図3に示すように、チャネル層の層厚が200nm以上の場合は、耐圧は約680Vで略一定であるが、層厚が100nmでは耐圧は約850Vに上昇し、さらに層厚が50nmでは、耐圧が1850Vとさらに急激に上昇する。
【0030】
本実施の形態1に係るMOSFET100は、チャネル層104の層厚が100nm以下であるので、図3に示す結果と同様に耐圧性が高いものとなる。また、図3に示す結果から判るように、チャネル層104の層厚はより好ましくは50nm以下とすることで、更に耐圧を高くすることができる。なお、チャネル層104の直下の高抵抗層103の影響による移動度の低下を抑制するためには、リセス部107の底面からチャネル層104の下面(すなわち高抵抗層103との界面)までの厚さが10nm以上であることが好ましいので、チャネル層104の層厚としては「チャネル層における必要なリセスの深さ+10nm」より厚い方が好ましい。
【0031】
以上説明したように、本実施の形態1に係るMOSFET100は、低いオン抵抗と高い耐圧性を有するものとなる。
【0032】
(製造方法)
つぎに、このMOSFET100の製造方法について説明する。図4〜9は、MOSFE T100の製造方法の一例を説明する説明図である。なお、以下では、有機金属気相成長(MOCVD)法を用いた場合について説明するが、結晶の成長方法は特に限定はされない。
【0033】
はじめに、図4に示すように、(111)面を主表面とするSiからなる基板101をMOCVD装置にセットし、濃度100%の水素ガスをキャリアガスとして用い、トリメチルガリウム(TMGa)とトリメチルアルミニウム(TMAl)とNH3とを、それぞれ58μmol/min、100μmol/min、12l/minの流量で適宜組み合わせて導入し、成長温度1050℃、成長圧力50Torrで、基板101上に、バッファ層102と、GaNからなる高抵抗層103とを順次エピタキシャル成長させる。つぎに、TMGaとNH3とを、それぞれ19μmol/min、12l/minの流量で導入し、成長温度1050℃、成長圧力200Torrで、高抵抗層103上にGaNからなるチャネル層104をエピタキシャル成長させる。このとき、TMGaに含まれる炭素のオートドーピングによって、高抵抗層103とチャネル層104とに炭素が添加される。添加される炭素の濃度はTMGaの流量、装置内の真空度、または成長速度等の成長条件によって調整できる。たとえば、上記のTMGaの流量の場合には、高抵抗層103の炭素濃度を3×10−19cm−3とでき、チャネル層104の炭素濃度を5×10−17cm−3とできる。
【0034】
その後、さらに、TMAlとTMGaとNH3とを、それぞれ125μmol/min、19μmol/min、12l/minの流量で導入し、チャネル層104上にAl組成が25%のAlGaNからなるキャリア供給層105をエピタキシャル成長させ、半導体動作層106を形成する。
【0035】
なお、各半導体層の層厚を例示すると、バッファ層102は、層厚100nmのAlN層上に、層厚200nm/20nmのGaN/AlN複合層を8層だけ積層したものである。また、高抵抗層103の層厚は500nmであり、キャリア供給層105の層厚は20nmである。また、チャネル層104の層厚は100nm以下かつ、10nmより厚いものであり、好ましくは50nm以下で、たとえば30nmである。この後、形成するリセス部107がチャネル層104の直下の高抵抗層103の影響による移動度の低下を抑制するためには、リセス部107の底面からチャネル層104の下面(すなわち高抵抗層103との界面)までの厚さが10nm以上であることが好ましく、チャネル層104は、10nmより厚いものが好ましい。また、チャネル層104にはリセス部107が形成されるため、当然、チャネル層104の層厚としては「チャネル層における必要なリセスの深さ+10nm」より厚い方が好ましい。
【0036】
その後、キャリア供給層105の表面にフォトレジストを塗布し、フォトリソグラフィを用いて素子分離用のパターンを形成した後、誘導結合型反応イオンエッチング(ICP−RIE)等のドライエッチングを用いて、素子分離用の溝gを形成する。その後、フォトレジストを除去する。
【0037】
つぎに、図5に示すように、プラズマ化学気相成長(PCVD)法を用いて、キャリア供給層105上に、SiO2からなるマスク層Mを層厚500nmで形成し、フォトリソグラフィとCF4ガスを用いてパターニングを行い、開口部Maを形成する。
【0038】
つぎに、図6に示すように、マスク層Mをマスクとして、エッチングガスとして例えば塩素(Cl2)ガスを用いて、ICP−RIEにより半導体動作層106の上面であるキャリア供給層105の上面からチャネル層104の内部に到る深さまでエッチング除去してリセス部107を形成する。これによってキャリア供給層105a、105bが形成される。
【0039】
ここで、チャネル層104の層厚は10nmより厚く、100nm以下と薄い。また、高抵抗層103の影響による移動度の低下を抑制するためには、リセス部107の底面からチャネル層104の下面までの厚さを10nm以上とすることが好ましい。したがって、リセス部107の深さを精度良く制御する必要があるが、従来のエッチング条件では、リセス部の深さを精度良く制御することが困難であった。
【0040】
本発明者らがその原因について精査したところ、窒化物系化合物半導体において、その露出した表面には酸化層等からなると考えられる変成層が形成されており、この変成層がエッチングされにくいため、変成層の状態によってその除去に要する時間にばらつきが発生し、その結果、エッチング時間が同じであっても、リセス部の深さにもばらつきが発生することを見出した。
【0041】
そこで、本発明者らは、鋭意検討の結果、リセス部形成のための好ましい方法として、以下に説明するように、ドライエッチングにより変成層を除去する変成層除去工程と、変成層を除去した表面に、変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なってリセス部を形成する溝形成工程とを行うことによって、精度の良いリセス部の深さの制御を実現している。
【0042】
以下、具体的に説明する。図7に示すように、半導体動作層106の上面であるキャリア供給層105の上面には変成層105cが形成されている。この変成層105cは、キャリア供給層105の成長後の工程の間に形成されたものと考えられる。そこで、本工程では、まずエピタキシャル層を形成した基板101をICP−RIE装置のチャンバー内にセットし、エッチングガスとして塩素ガスを導入する。つぎに、チャンバー内の高周波アンテナに所定のアンテナパワーを供給して、エッチングガスのプラズマを発生させる。さらに下部電極にバイアスパワーを供給して、エッチングガスのイオンE1を基板101側に引き込んでキャリア供給層105に衝突させ、変成層105cをエッチング除去する(変成層除去工程)。この時、例えばアンテナパワーを600W、バイアスパワーを75Wと比較的高いパワーに設定しておく。これによって、変成層105cは迅速に除去される。なお、この変成層除去工程でのエッチングは、上述したアンテナパワー、バイアスパワーの他に、自己バイアス電圧が100V以上であればよい。
【0043】
つぎに、アンテナパワーを300W、バイアスパワーを25Wと低く設定して、エッチングガスのイオンE2を引き込んで変成層105cが除去されたAlGaNからなるキャリア供給層105に衝突させ、変成層105cをエッチング除去し、所望の深さまで溝を形成してリセス部107を形成する(溝形成工程)。なお、この変成層除去工程でのエッチングは、上述したアンテナパワー、バイアスパワーの他に、自己バイアス電圧が100V未満であればよい。
【0044】
このように、はじめに比較的高いアンテナパワーおよびバイアスパワーにて変成層除去工程を行い、つぎにアンテナパワーおよびバイアスパワーを低くして溝形成工程を行なうことによって、変成層105cを迅速に、かつ再現性良く除去できる。その結果、その後の溝形成工程のエッチング時間の調整によって、リセス部107の深さを、ばらつき無く精度良く制御できるようになる。
【0045】
なお、仮に変成層除去工程のパワーの設定でリセス部107の全てを形成しようとすると、変成層105cが除去されたキャリア供給層105およびチャネル層104に対してはエッチングのパワーが高すぎるため、エッチング速度が速くなって深さの制御が困難になるとともに、エッチングした表面に粗れが発生しやすくなる。また、溝形成工程のパワーの設定でリセス部107の全てを形成しようとすると、上述したように変成層105cの除去に要する時間が相対的に長くなるとともにばらつくため、リセス部107の深さにもばらつきが発生する。したがって深さの制御が困難になる。
【0046】
また、本工程では、変成層除去工程において、アンテナパワーとバイアスパワーとを高くしているが、少なくともバイアスパワーを高くすれば、変成層105cの除去を迅速に再現性良く行うことができる。また、変成層除去工程から溝形成工程への切り替えについては、変成層除去工程におけるエッチングの開始後、予備実験等で求めた変成層除去に要する所定の時間が経過したときに、溝形成工程への切り替を行なえばよい。また、たとえばキャリア供給層105の表面状態等をモニタし、変成層105cが除去されたことが確認できたときに、溝形成工程への切り替を行なってもよい。
【0047】
以上のようにしてリセス部107を形成した後、図8に示すように、マスク層Mを除去し、SiH4とN2Oを原料ガスとしたPCVD法を用いて、キャリア供給層105a、105bの露出した表面およびリセス部107内におけるチャネル層104の表面にSiO2からなる例えば層厚が60nmのゲート絶縁膜110を形成する。
【0048】
つぎに、図9に示すように、ゲート絶縁膜110の一部をフッ酸で除去し、リフトオフ法を用いて、リセス部107を挟んでキャリア供給層105a、105b上にソース電極108、ドレイン電極109を形成する。なお、ソース電極108、ドレイン電極109は、いずれも層厚25nm/300nmのTi/Al構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極108、ドレイン電極109を形成後、600℃、10分のアニールを行なう。
【0049】
最後に、リフトオフ法を用いて、リセス部107のゲート絶縁膜110上にTi/Al/Ti構造のゲート電極111を形成し、図1に示すMOSFET100が完成する。
【0050】
(実施例、比較例)
つぎに、本発明の実施例1、2、比較例1、2を用いて、本発明についてさらに具体的に説明する。実施例1、2、比較例1、2として、上述した製造方法によって、図1に示すものと同様の構造のMOSFETを製造した。なお、実施例1のMOSFETについては、チャネル層の層厚を100nm、炭素濃度を1.00×1018cm−3に設定し、実施例2のMOSFETについては、チャネル層の層厚を50nm、炭素濃度を5.00×1017cm−3に設定した。また、比較例1のMOSFETについては、チャネル層の層厚を200nm、炭素濃度を2.00×1019cm−3に設定し、比較例2のMOSFETについては、チャネル層の層厚を800nm、炭素濃度を7.00×1019cm−3に設定した。
【0051】
ここで、実施例1、2、比較例1、2に係るMOSFETを製造する際には、上述した変成層除去工程と溝形成工程とを行なう本発明のリセス部形成工程を用いて、リセス部を形成した。以下に、本発明のリセス部形成工程によって、深さが精度良く制御されたリセス部を形成できることを、エッチングのパワーを一定にして行なう従来のリセス部形成工程との比較により説明する。
【0052】
図10は、リセス部形成工程のエッチング条件を示す図である。図10に示すように、本発明のリセス部形成工程の条件、従来のリセス部形成工程の条件とも、エッチングガス種を塩素ガスとして、ICP−RIE装置のチャンバー内の圧力は1Paとし、基板温度は20℃とした。また、本発明の条件としては、変成層除去工程の条件として、ICP−RIE装置のアンテナパワーを600W、バイアスパワーを75Wに設定し、溝形成工程の条件として、アンテナパワーを300W、バイアスパワーを25Wに設定した。なお、変成層除去工程から溝形成工程への切り替えは、変成層除去条件にてエッチング開始後10秒後に行なった。また、従来条件としては、アンテナパワーを300W、バイアスパワーを35Wに設定した。また、本発明の条件および従来条件のいずれも、複数のサンプルに対してリセス部の形成を行なった。
【0053】
図11は、本発明の条件と従来条件とについての、エッチング時間とエッチング深さ(リセス部の深さ)との関係を示す図である。図11に示すように、従来条件では、エッチング時間が600秒程度までは、エッチング深さはほぼ零であり、600秒を超えてからエッチングが始まったが、そのエッチング深さには大きなばらつきがみられた。この従来条件では、エッチング時間が600秒程度までは変成層の除去が行なわれていると考えられる。
【0054】
これに対して、本発明の条件では、溝形成工程への切り替え後にすぐにエッチング深さが増加し、300秒後には略250nmに達した。また、エッチング深さのばらつきも小さかった。
【0055】
図12は、本発明の条件と従来条件とについてのエッチング特性を示す図である。図12に示すように、本発明の条件によりリセス部形成工程を行なえば、従来条件の場合と比較して、平均エッチングレートが速いとともに、エッチングレートのばらつきが小さいためにエッチング深さの制御性が高いため、より好ましいことが確認された。
【0056】
つぎに、図13は、実施例1、2、比較例1、2に係るMOSFETのチャネル層の炭素濃度とデバイス特性(オン抵抗および耐圧)とを示す図である。なお、炭素濃度は、二次イオン質量分析法(SIMS)により測定したものである。
【0057】
図13に示すように、実施例1、2に係るMOSFETは、低いオン抵抗と高い耐圧性とを有するものであった。一方、比較例1、2に係るMOSFETは、チャネル層の炭素濃度が高いため、オン抵抗が高く、かつ層厚が厚いため、耐圧が低いものとなった。比較例では、チャネル層の厚さを200nm、800nmと変化させても耐圧はほとんど変化しなかった一方、比較例1から実施例1へ、チャネル層を100nm変化させただけで、耐圧が大きく向上した。
【0058】
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。図14は、本実施の形態2に係るMOSFETの模式的な断面図である。図14に示すように、このMOSFET200は、図1に示すMOSFET100において、キャリア供給層105a、105bをn-−GaNからなるn型リサーフ層205a、205bに置き換えて半導体動作層206を構成し、この半導体動作層206において、チャネル層104の内部に到る深さまでリセス部207を形成したものである。なお、n型リサーフ層205a、205bは、たとえば層厚が100nmであり、n型ドーパントであるSiが5×1017cm−3程度の濃度で添加されたものである。
【0059】
本実施の形態2に係るMOSFET200も、チャネル層104の層厚が100nm以下かつ、10nmより厚く、好ましくは50nm以下で、かつ炭素濃度が1×1018cm−3以下であるので、低いオン抵抗と高い耐圧性とを有するものとなる。
【0060】
また、本実施の形態2に係るMOSFET200は、上述した実施の形態1に係るMOSFET100と同様の方法にて製造することができる。
【0061】
なお、上記実施の形態では、MOSFETを構成する半導体層がGaNまたはAlGaNからなるものであるが、他の窒化物系化合物半導体からなるものとしてもよい。また、基板についても、Si基板に限らず、SiC基板、サファイア基板、GaN基板、MgO基板、ZnO基板などの、窒化物系化合物半導体を結晶成長させることが可能な基板を用いることができる。
【0062】
また、本発明に係る電界効果トランジスタは、上記実施の形態のものに限定されない。たとえば、実施の形態1、2の構造から、高抵抗層103を削除して、絶縁層であるAlNを含む高抵抗のバッファ層102の上に、直接チャネル層104を形成するようにしてもよい。
【0063】
また、上述した、窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、変成層を除去した窒化物系化合物半導体の表面に、変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含む溝の形成方法は、MOSFETにおけるリセス部の形成だけでなく、他のあらゆる溝を精度良く制御された深さで形成する場合にも適用できる。たとえば、上記実施の形態における素子分離用の溝の形成や、光半導体素子における波長選択用のブラッググレーティング構造などの形成にも、特に制限無く適用できる。
【符号の説明】
【0064】
100、200 MOSFET
101 基板
102 バッファ層
103 高抵抗層
104 チャネル層
105、105a、105b キャリア供給層
105c 変成層
106、206 半導体動作層
107、207 リセス部
108 ソース電極
109 ドレイン電極
110 ゲート絶縁膜
111 ゲート電極
205a、205b n型リサーフ層
E1、E2 イオン
g 溝
Ga、Gb 次元電子ガス
M マスク層
Ma 開口部
【技術分野】
【0001】
本発明は、電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法に関するものである。
【背景技術】
【0002】
化学式AlxInyGa1-x-yAsuPvN1-u-v(ただし、0≦x≦1、0≦y≦1、x+y≦1、0≦u<1、0≦v<1、u+v<1)で表されるIII−V族窒化物系化合物に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばAlGaN/GaNヘテロ接合構造を有する電界効果トランジスタ(Field Effect Transistor:FET)は、ピエゾ効果によって、ヘテロ接合界面に2次元電子ガスが発生している。この2次元電子ガスは、高い電子移動度とキャリア密度を有しているため、AlGaN/GaNヘテロ構造を用いたヘテロ接合FET(HFET)は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、パワースイッチング応用に非常に好適である。
【0003】
通常のAlGaN/GaN HFETは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリオン型デバイスである。一方、パワースイッチング応用においては、デバイスが壊れたときの安全性確保のために、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。そこで、ノーマリオフ型デバイスを実現するためにMOS構造を採用した電界効果トランジスタ(以下、適宜MOSFETと記載する)が開示されている(特許文献1参照)。特許文献1に示す電界効果トランジスタは、ゲート領域に、深さが約120〜150nmのリセス部(溝部)が形成されたものである。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−188397号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献1に記載の電界効果トランジスタは、リセス部の底面を形成してチャネルが形成される下部半導体層(チャネル層)がp−GaNからなる。このチャネル層は、原料ガスとしてトリメチルガリウム(TMGa)を58μmol/minの流量で導入することによって成長させたものである。その結果、このチャネル層は、TMGaに含まれる炭素のオートドーピングによって比較的高濃度の炭素が添加されているため、電子の移動度が低くなっている。
【0006】
ここで、オン抵抗が低い高電力効率の電界効果トランジスタを実現するためには、チャネル層における電子の移動度がより高いことが望ましい。ところが、電子の移動度を高くするためにチャネル層の炭素濃度を低くすると、十分な耐圧を実現できなくなるという問題があった。
【0007】
本発明は、上記に鑑みてなされたものであって、低いオン抵抗と高い耐圧性とを有する電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成された、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層と、前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部と、前記半導体動作層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備えることを特徴とする。
【0009】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記リセス部の底面から前記チャネル層の下面までの厚さは10nm以上であることを特徴とする。
【0010】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層は、炭素濃度が1×1018cm−3より大きいことを特徴とする。
【0011】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする。
【0012】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする。
【0013】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする。
【0014】
また、本発明に係る電界効果トランジスタの製造方法は、窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、前記基板上に高抵抗層を形成する高抵抗層形成工程と、前記高抵抗層上に、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする。
【0015】
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが10nm以上となる深さに当該リセス部を形成することを特徴とする。
【0016】
また、本発明に係る電界効果トランジスタの製造方法は、上記の発明において、前記リセス部形成工程は、前記半導体動作層の上面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した半導体動作層の上面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって前記リセス部を形成する溝形成工程と、を含むことを特徴とする。
【0017】
また、本発明に係る溝の形成方法は、窒化物系化合物半導体に溝を形成する方法であって、窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする。
【発明の効果】
【0018】
本発明によれば、低いオン抵抗と高い耐圧性とを有する電界効果トランジスタを実現できるという効果を奏する。
【図面の簡単な説明】
【0019】
【図1】図1は、実施の形態1に係るMOSFETの模式的な断面図である。
【図2】図2は、GaNからなる半導体層における炭素濃度と電子の移動度との関係を示す図である。
【図3】図3は、チャネル層の層厚と耐圧との関係を示す図である。
【図4】図4は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図5】図5は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図6】図6は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図7】図7は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図8】図8は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図9】図9は、図1に示すMOSFETの製造方法の一例を説明する図である。
【図10】図10は、リセス部形成工程のエッチング条件を示す図である。
【図11】図11は、エッチング時間とエッチング深さとの関係を示す図である。
【図12】図12は、エッチング特性を示す図である。
【図13】図13は、実施例1、比較例1に係るMOSFETのチャネル層の炭素濃度とデバイス特性とを示す図である。
【図14】図14は、実施の形態2に係るMOSFETの模式的な断面図である。
【発明を実施するための形態】
【0020】
以下に、図面を参照して本発明に係る電界効果トランジスタの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【0021】
(実施の形態1)
図1は、本発明の実施の形態1に係るMOSFETの模式的な断面図である。このMOSFET100は、(111)面を主表面とするSiからなる基板101上に、AlN/GaNの積層構造からなるバッファ層102と、バッファ層102上に形成された高抵抗層103と、高抵抗層103上に形成されたキャリア走行層でもあるチャネル層104と、チャネル層104上に形成されたキャリア供給層105a、105bとを備えている。チャネル層104と、キャリア供給層105a、105bとは、半導体動作層106を構成している。また、これらのキャリア供給層105a、105bは、チャネル層104の内部に到る深さまで形成されたリセス部107によって離隔している。
【0022】
さらに、MOSFET100は、キャリア供給層105b、105a上に、リセス部107を挟んで形成されたソース電極108およびドレイン電極109を備えている。さらに、MOSFET100は、キャリア供給層105a、105b上にわたって、リセス部107内を覆うように形成された、SiO2などからなるゲート絶縁膜110を備えるとともに、リセス部107においてゲート絶縁膜110上に形成されたゲート電極111を備えており、MOS構造を構成している。
【0023】
高抵抗層103は、チャネル層104よりも電気抵抗が高い、たとえば炭素濃度が1×1018cm−3より大きなGaNからなる。また、チャネル層104は、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下のGaNからなる。また、キャリア供給層105a、105bは、チャネル層104を構成するGaNよりもバンドギャップエネルギーが高いAlGaNからなり、たとえば層厚が1〜50nm、好ましくは20〜25nmのものである。また、キャリア供給層105a、105bは、Al組成が25%であるが、Al組成については特に限定されず、たとえば1〜99%とできる。
【0024】
また、チャネル層104とキャリア供給層105a、105bとのエネルギーバンドギャップの違いに起因して、チャネル層104内において、キャリア供給層105a、105bとのヘテロ接合界面に、移動度が高い2次元電子ガスGa、Gbが発生している。この2次元電子ガスGa、Gbのキャリア濃度は、1×1012〜2×1013cm−2程度が好ましい。2次元電子ガスGa、Gbはリセス部107によって分離しているため、このMOSFET100はノーマリオフ型であるが、デバイスの動作時には、チャネル層104内のリセス部107下部の領域にチャネルが形成されてドレイン電流が流れる。
【0025】
このMOSFET100は、高抵抗層103上に形成したチャネル層104の炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であることによって、以下に説明するように、低いオン抵抗と高い耐圧性とを有するものとなる。
【0026】
図2は、GaNからなる半導体層における炭素濃度と電子の移動度との関係を求めた実験結果を示す図である。図2に示すように、炭素濃度が1×1018cm−3以下では、移動度はほぼ一定であるが、炭素濃度が1×1018cm−3より大きくなると、移動度は急激に減少し、炭素濃度が1×1019cm−3では1×1018cm−3の場合の1/5程度の値となる。また、オン抵抗は、チャネル層におけるキャリアの移動度に反比例するため、炭素濃度が1×1019cm−3では、オン抵抗が1×1018cm−3の場合の5倍程度の値となる。
【0027】
本実施の形態1に係るMOSFET100は、上記のチャネル層104の炭素濃度が1×1018cm−3以下なので、図2に示すように電子の移動度が高く、オン抵抗が低いものとなる。なお、チャネル層104の炭素濃度は低いほど好ましいが、1×1016cm−3以上が好ましい。
【0028】
しかしながら、このようにチャネル層104の炭素濃度が低いと、チャネル層104が低電気抵抗になってリーク部分となるおそれがある。そこで、本実施の形態1に係るMOSFET100は、チャネル層104を高抵抗層103上に形成し、且つチャネル層104の層厚を10nmより厚く、100nm以下とすることによって、チャネル層104の電子の移動度を高くして低オン抵抗を実現しつつ、チャネル層104およびその下部層の電気抵抗を高めてリークの発生を抑制し、耐圧性を高めている。
【0029】
図3は、図1に示すMOSFET100と同様の基板/バッファ層/高抵抗層/チャネル層の積層構造を有するがリセス部を形成していない積層半導体層の上面に2つの電極を設け、これに電圧を印加した場合の、チャネル層の層厚と耐圧との関係を測定した実験結果を示す図である。なお、チャネル層の炭素濃度は1×1018cm−3とし、高抵抗層のシート抵抗は体積抵抗率にして1×105Ωcmとしている。図3に示すように、チャネル層の層厚が200nm以上の場合は、耐圧は約680Vで略一定であるが、層厚が100nmでは耐圧は約850Vに上昇し、さらに層厚が50nmでは、耐圧が1850Vとさらに急激に上昇する。
【0030】
本実施の形態1に係るMOSFET100は、チャネル層104の層厚が100nm以下であるので、図3に示す結果と同様に耐圧性が高いものとなる。また、図3に示す結果から判るように、チャネル層104の層厚はより好ましくは50nm以下とすることで、更に耐圧を高くすることができる。なお、チャネル層104の直下の高抵抗層103の影響による移動度の低下を抑制するためには、リセス部107の底面からチャネル層104の下面(すなわち高抵抗層103との界面)までの厚さが10nm以上であることが好ましいので、チャネル層104の層厚としては「チャネル層における必要なリセスの深さ+10nm」より厚い方が好ましい。
【0031】
以上説明したように、本実施の形態1に係るMOSFET100は、低いオン抵抗と高い耐圧性を有するものとなる。
【0032】
(製造方法)
つぎに、このMOSFET100の製造方法について説明する。図4〜9は、MOSFE T100の製造方法の一例を説明する説明図である。なお、以下では、有機金属気相成長(MOCVD)法を用いた場合について説明するが、結晶の成長方法は特に限定はされない。
【0033】
はじめに、図4に示すように、(111)面を主表面とするSiからなる基板101をMOCVD装置にセットし、濃度100%の水素ガスをキャリアガスとして用い、トリメチルガリウム(TMGa)とトリメチルアルミニウム(TMAl)とNH3とを、それぞれ58μmol/min、100μmol/min、12l/minの流量で適宜組み合わせて導入し、成長温度1050℃、成長圧力50Torrで、基板101上に、バッファ層102と、GaNからなる高抵抗層103とを順次エピタキシャル成長させる。つぎに、TMGaとNH3とを、それぞれ19μmol/min、12l/minの流量で導入し、成長温度1050℃、成長圧力200Torrで、高抵抗層103上にGaNからなるチャネル層104をエピタキシャル成長させる。このとき、TMGaに含まれる炭素のオートドーピングによって、高抵抗層103とチャネル層104とに炭素が添加される。添加される炭素の濃度はTMGaの流量、装置内の真空度、または成長速度等の成長条件によって調整できる。たとえば、上記のTMGaの流量の場合には、高抵抗層103の炭素濃度を3×10−19cm−3とでき、チャネル層104の炭素濃度を5×10−17cm−3とできる。
【0034】
その後、さらに、TMAlとTMGaとNH3とを、それぞれ125μmol/min、19μmol/min、12l/minの流量で導入し、チャネル層104上にAl組成が25%のAlGaNからなるキャリア供給層105をエピタキシャル成長させ、半導体動作層106を形成する。
【0035】
なお、各半導体層の層厚を例示すると、バッファ層102は、層厚100nmのAlN層上に、層厚200nm/20nmのGaN/AlN複合層を8層だけ積層したものである。また、高抵抗層103の層厚は500nmであり、キャリア供給層105の層厚は20nmである。また、チャネル層104の層厚は100nm以下かつ、10nmより厚いものであり、好ましくは50nm以下で、たとえば30nmである。この後、形成するリセス部107がチャネル層104の直下の高抵抗層103の影響による移動度の低下を抑制するためには、リセス部107の底面からチャネル層104の下面(すなわち高抵抗層103との界面)までの厚さが10nm以上であることが好ましく、チャネル層104は、10nmより厚いものが好ましい。また、チャネル層104にはリセス部107が形成されるため、当然、チャネル層104の層厚としては「チャネル層における必要なリセスの深さ+10nm」より厚い方が好ましい。
【0036】
その後、キャリア供給層105の表面にフォトレジストを塗布し、フォトリソグラフィを用いて素子分離用のパターンを形成した後、誘導結合型反応イオンエッチング(ICP−RIE)等のドライエッチングを用いて、素子分離用の溝gを形成する。その後、フォトレジストを除去する。
【0037】
つぎに、図5に示すように、プラズマ化学気相成長(PCVD)法を用いて、キャリア供給層105上に、SiO2からなるマスク層Mを層厚500nmで形成し、フォトリソグラフィとCF4ガスを用いてパターニングを行い、開口部Maを形成する。
【0038】
つぎに、図6に示すように、マスク層Mをマスクとして、エッチングガスとして例えば塩素(Cl2)ガスを用いて、ICP−RIEにより半導体動作層106の上面であるキャリア供給層105の上面からチャネル層104の内部に到る深さまでエッチング除去してリセス部107を形成する。これによってキャリア供給層105a、105bが形成される。
【0039】
ここで、チャネル層104の層厚は10nmより厚く、100nm以下と薄い。また、高抵抗層103の影響による移動度の低下を抑制するためには、リセス部107の底面からチャネル層104の下面までの厚さを10nm以上とすることが好ましい。したがって、リセス部107の深さを精度良く制御する必要があるが、従来のエッチング条件では、リセス部の深さを精度良く制御することが困難であった。
【0040】
本発明者らがその原因について精査したところ、窒化物系化合物半導体において、その露出した表面には酸化層等からなると考えられる変成層が形成されており、この変成層がエッチングされにくいため、変成層の状態によってその除去に要する時間にばらつきが発生し、その結果、エッチング時間が同じであっても、リセス部の深さにもばらつきが発生することを見出した。
【0041】
そこで、本発明者らは、鋭意検討の結果、リセス部形成のための好ましい方法として、以下に説明するように、ドライエッチングにより変成層を除去する変成層除去工程と、変成層を除去した表面に、変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なってリセス部を形成する溝形成工程とを行うことによって、精度の良いリセス部の深さの制御を実現している。
【0042】
以下、具体的に説明する。図7に示すように、半導体動作層106の上面であるキャリア供給層105の上面には変成層105cが形成されている。この変成層105cは、キャリア供給層105の成長後の工程の間に形成されたものと考えられる。そこで、本工程では、まずエピタキシャル層を形成した基板101をICP−RIE装置のチャンバー内にセットし、エッチングガスとして塩素ガスを導入する。つぎに、チャンバー内の高周波アンテナに所定のアンテナパワーを供給して、エッチングガスのプラズマを発生させる。さらに下部電極にバイアスパワーを供給して、エッチングガスのイオンE1を基板101側に引き込んでキャリア供給層105に衝突させ、変成層105cをエッチング除去する(変成層除去工程)。この時、例えばアンテナパワーを600W、バイアスパワーを75Wと比較的高いパワーに設定しておく。これによって、変成層105cは迅速に除去される。なお、この変成層除去工程でのエッチングは、上述したアンテナパワー、バイアスパワーの他に、自己バイアス電圧が100V以上であればよい。
【0043】
つぎに、アンテナパワーを300W、バイアスパワーを25Wと低く設定して、エッチングガスのイオンE2を引き込んで変成層105cが除去されたAlGaNからなるキャリア供給層105に衝突させ、変成層105cをエッチング除去し、所望の深さまで溝を形成してリセス部107を形成する(溝形成工程)。なお、この変成層除去工程でのエッチングは、上述したアンテナパワー、バイアスパワーの他に、自己バイアス電圧が100V未満であればよい。
【0044】
このように、はじめに比較的高いアンテナパワーおよびバイアスパワーにて変成層除去工程を行い、つぎにアンテナパワーおよびバイアスパワーを低くして溝形成工程を行なうことによって、変成層105cを迅速に、かつ再現性良く除去できる。その結果、その後の溝形成工程のエッチング時間の調整によって、リセス部107の深さを、ばらつき無く精度良く制御できるようになる。
【0045】
なお、仮に変成層除去工程のパワーの設定でリセス部107の全てを形成しようとすると、変成層105cが除去されたキャリア供給層105およびチャネル層104に対してはエッチングのパワーが高すぎるため、エッチング速度が速くなって深さの制御が困難になるとともに、エッチングした表面に粗れが発生しやすくなる。また、溝形成工程のパワーの設定でリセス部107の全てを形成しようとすると、上述したように変成層105cの除去に要する時間が相対的に長くなるとともにばらつくため、リセス部107の深さにもばらつきが発生する。したがって深さの制御が困難になる。
【0046】
また、本工程では、変成層除去工程において、アンテナパワーとバイアスパワーとを高くしているが、少なくともバイアスパワーを高くすれば、変成層105cの除去を迅速に再現性良く行うことができる。また、変成層除去工程から溝形成工程への切り替えについては、変成層除去工程におけるエッチングの開始後、予備実験等で求めた変成層除去に要する所定の時間が経過したときに、溝形成工程への切り替を行なえばよい。また、たとえばキャリア供給層105の表面状態等をモニタし、変成層105cが除去されたことが確認できたときに、溝形成工程への切り替を行なってもよい。
【0047】
以上のようにしてリセス部107を形成した後、図8に示すように、マスク層Mを除去し、SiH4とN2Oを原料ガスとしたPCVD法を用いて、キャリア供給層105a、105bの露出した表面およびリセス部107内におけるチャネル層104の表面にSiO2からなる例えば層厚が60nmのゲート絶縁膜110を形成する。
【0048】
つぎに、図9に示すように、ゲート絶縁膜110の一部をフッ酸で除去し、リフトオフ法を用いて、リセス部107を挟んでキャリア供給層105a、105b上にソース電極108、ドレイン電極109を形成する。なお、ソース電極108、ドレイン電極109は、いずれも層厚25nm/300nmのTi/Al構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。そして、ソース電極108、ドレイン電極109を形成後、600℃、10分のアニールを行なう。
【0049】
最後に、リフトオフ法を用いて、リセス部107のゲート絶縁膜110上にTi/Al/Ti構造のゲート電極111を形成し、図1に示すMOSFET100が完成する。
【0050】
(実施例、比較例)
つぎに、本発明の実施例1、2、比較例1、2を用いて、本発明についてさらに具体的に説明する。実施例1、2、比較例1、2として、上述した製造方法によって、図1に示すものと同様の構造のMOSFETを製造した。なお、実施例1のMOSFETについては、チャネル層の層厚を100nm、炭素濃度を1.00×1018cm−3に設定し、実施例2のMOSFETについては、チャネル層の層厚を50nm、炭素濃度を5.00×1017cm−3に設定した。また、比較例1のMOSFETについては、チャネル層の層厚を200nm、炭素濃度を2.00×1019cm−3に設定し、比較例2のMOSFETについては、チャネル層の層厚を800nm、炭素濃度を7.00×1019cm−3に設定した。
【0051】
ここで、実施例1、2、比較例1、2に係るMOSFETを製造する際には、上述した変成層除去工程と溝形成工程とを行なう本発明のリセス部形成工程を用いて、リセス部を形成した。以下に、本発明のリセス部形成工程によって、深さが精度良く制御されたリセス部を形成できることを、エッチングのパワーを一定にして行なう従来のリセス部形成工程との比較により説明する。
【0052】
図10は、リセス部形成工程のエッチング条件を示す図である。図10に示すように、本発明のリセス部形成工程の条件、従来のリセス部形成工程の条件とも、エッチングガス種を塩素ガスとして、ICP−RIE装置のチャンバー内の圧力は1Paとし、基板温度は20℃とした。また、本発明の条件としては、変成層除去工程の条件として、ICP−RIE装置のアンテナパワーを600W、バイアスパワーを75Wに設定し、溝形成工程の条件として、アンテナパワーを300W、バイアスパワーを25Wに設定した。なお、変成層除去工程から溝形成工程への切り替えは、変成層除去条件にてエッチング開始後10秒後に行なった。また、従来条件としては、アンテナパワーを300W、バイアスパワーを35Wに設定した。また、本発明の条件および従来条件のいずれも、複数のサンプルに対してリセス部の形成を行なった。
【0053】
図11は、本発明の条件と従来条件とについての、エッチング時間とエッチング深さ(リセス部の深さ)との関係を示す図である。図11に示すように、従来条件では、エッチング時間が600秒程度までは、エッチング深さはほぼ零であり、600秒を超えてからエッチングが始まったが、そのエッチング深さには大きなばらつきがみられた。この従来条件では、エッチング時間が600秒程度までは変成層の除去が行なわれていると考えられる。
【0054】
これに対して、本発明の条件では、溝形成工程への切り替え後にすぐにエッチング深さが増加し、300秒後には略250nmに達した。また、エッチング深さのばらつきも小さかった。
【0055】
図12は、本発明の条件と従来条件とについてのエッチング特性を示す図である。図12に示すように、本発明の条件によりリセス部形成工程を行なえば、従来条件の場合と比較して、平均エッチングレートが速いとともに、エッチングレートのばらつきが小さいためにエッチング深さの制御性が高いため、より好ましいことが確認された。
【0056】
つぎに、図13は、実施例1、2、比較例1、2に係るMOSFETのチャネル層の炭素濃度とデバイス特性(オン抵抗および耐圧)とを示す図である。なお、炭素濃度は、二次イオン質量分析法(SIMS)により測定したものである。
【0057】
図13に示すように、実施例1、2に係るMOSFETは、低いオン抵抗と高い耐圧性とを有するものであった。一方、比較例1、2に係るMOSFETは、チャネル層の炭素濃度が高いため、オン抵抗が高く、かつ層厚が厚いため、耐圧が低いものとなった。比較例では、チャネル層の厚さを200nm、800nmと変化させても耐圧はほとんど変化しなかった一方、比較例1から実施例1へ、チャネル層を100nm変化させただけで、耐圧が大きく向上した。
【0058】
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。図14は、本実施の形態2に係るMOSFETの模式的な断面図である。図14に示すように、このMOSFET200は、図1に示すMOSFET100において、キャリア供給層105a、105bをn-−GaNからなるn型リサーフ層205a、205bに置き換えて半導体動作層206を構成し、この半導体動作層206において、チャネル層104の内部に到る深さまでリセス部207を形成したものである。なお、n型リサーフ層205a、205bは、たとえば層厚が100nmであり、n型ドーパントであるSiが5×1017cm−3程度の濃度で添加されたものである。
【0059】
本実施の形態2に係るMOSFET200も、チャネル層104の層厚が100nm以下かつ、10nmより厚く、好ましくは50nm以下で、かつ炭素濃度が1×1018cm−3以下であるので、低いオン抵抗と高い耐圧性とを有するものとなる。
【0060】
また、本実施の形態2に係るMOSFET200は、上述した実施の形態1に係るMOSFET100と同様の方法にて製造することができる。
【0061】
なお、上記実施の形態では、MOSFETを構成する半導体層がGaNまたはAlGaNからなるものであるが、他の窒化物系化合物半導体からなるものとしてもよい。また、基板についても、Si基板に限らず、SiC基板、サファイア基板、GaN基板、MgO基板、ZnO基板などの、窒化物系化合物半導体を結晶成長させることが可能な基板を用いることができる。
【0062】
また、本発明に係る電界効果トランジスタは、上記実施の形態のものに限定されない。たとえば、実施の形態1、2の構造から、高抵抗層103を削除して、絶縁層であるAlNを含む高抵抗のバッファ層102の上に、直接チャネル層104を形成するようにしてもよい。
【0063】
また、上述した、窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、変成層を除去した窒化物系化合物半導体の表面に、変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含む溝の形成方法は、MOSFETにおけるリセス部の形成だけでなく、他のあらゆる溝を精度良く制御された深さで形成する場合にも適用できる。たとえば、上記実施の形態における素子分離用の溝の形成や、光半導体素子における波長選択用のブラッググレーティング構造などの形成にも、特に制限無く適用できる。
【符号の説明】
【0064】
100、200 MOSFET
101 基板
102 バッファ層
103 高抵抗層
104 チャネル層
105、105a、105b キャリア供給層
105c 変成層
106、206 半導体動作層
107、207 リセス部
108 ソース電極
109 ドレイン電極
110 ゲート絶縁膜
111 ゲート電極
205a、205b n型リサーフ層
E1、E2 イオン
g 溝
Ga、Gb 次元電子ガス
M マスク層
Ma 開口部
【特許請求の範囲】
【請求項1】
窒化物系化合物半導体からなる電界効果トランジスタであって、
基板と、
前記基板上に形成された高抵抗層と、
前記高抵抗層上に形成された、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層と、
前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部と、
前記半導体動作層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、
前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、
前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、
を備えることを特徴とする電界効果トランジスタ。
【請求項2】
前記リセス部の底面から前記チャネル層の下面までの厚さは10nm以上であることを特徴とする請求項1に記載の電界効果トランジスタ。
【請求項3】
前記高抵抗層は、炭素濃度が1×1018cm−3より大きいことを特徴とする請求項1または2に記載の電界効果トランジスタ。
【請求項4】
前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする請求項1または2に記載の電界効果トランジスタ。
【請求項5】
前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする請求項1〜4のいずれか一つに記載の電界効果トランジスタ。
【請求項6】
前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする請求項1〜4のいずれか一つに記載の電界効果トランジスタ。
【請求項7】
窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
前記基板上に高抵抗層を形成する高抵抗層形成工程と、
前記高抵抗層上に、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、
前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、
前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項8】
前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが10nm以上となる深さに当該リセス部を形成することを特徴とする請求項7に記載の電界効果トランジスタの製造方法。
【請求項9】
前記リセス部形成工程は、前記半導体動作層の上面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した半導体動作層の上面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって前記リセス部を形成する溝形成工程と、を含むことを特徴とする請求項7または8に記載の電界効果トランジスタの製造方法。
【請求項10】
窒化物系化合物半導体に溝を形成する方法であって、
窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする溝の形成方法。
【請求項1】
窒化物系化合物半導体からなる電界効果トランジスタであって、
基板と、
前記基板上に形成された高抵抗層と、
前記高抵抗層上に形成された、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層と、
前記半導体動作層に前記チャネル層の内部に到る深さまで形成されたリセス部と、
前記半導体動作層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、
前記半導体動作層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、
前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、
を備えることを特徴とする電界効果トランジスタ。
【請求項2】
前記リセス部の底面から前記チャネル層の下面までの厚さは10nm以上であることを特徴とする請求項1に記載の電界効果トランジスタ。
【請求項3】
前記高抵抗層は、炭素濃度が1×1018cm−3より大きいことを特徴とする請求項1または2に記載の電界効果トランジスタ。
【請求項4】
前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする請求項1または2に記載の電界効果トランジスタ。
【請求項5】
前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする請求項1〜4のいずれか一つに記載の電界効果トランジスタ。
【請求項6】
前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする請求項1〜4のいずれか一つに記載の電界効果トランジスタ。
【請求項7】
窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
前記基板上に高抵抗層を形成する高抵抗層形成工程と、
前記高抵抗層上に、炭素濃度が1×1018cm−3以下であり層厚が10nmより厚く、100nm以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、
前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、
前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
を含むことを特徴とする電界効果トランジスタの製造方法。
【請求項8】
前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが10nm以上となる深さに当該リセス部を形成することを特徴とする請求項7に記載の電界効果トランジスタの製造方法。
【請求項9】
前記リセス部形成工程は、前記半導体動作層の上面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した半導体動作層の上面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって前記リセス部を形成する溝形成工程と、を含むことを特徴とする請求項7または8に記載の電界効果トランジスタの製造方法。
【請求項10】
窒化物系化合物半導体に溝を形成する方法であって、
窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする溝の形成方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−258442(P2010−258442A)
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願番号】特願2010−83173(P2010−83173)
【出願日】平成22年3月31日(2010.3.31)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願日】平成22年3月31日(2010.3.31)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
[ Back to top ]