【課題】本発明は、低オン抵抗でノーマリーオフ型の窒化物半導体素子を提供する。
【解決手段】本発明の一態様によれば、ｐ型窒化物半導体の第１の半導体層と、第１の半導体層上に設けられたアンドープ窒化物半導体の第２の半導体層と、第２の半導体層上に選択的に設けられたアンドープまたはｎ型窒化物半導体の第３の半導体層と、第３の半導体層上に設けられた第１の主電極と、第３の半導体層上に設けられた第２の主電極と、第２の半導体層上に設けられた絶縁膜と、絶縁膜上に設けられた制御電極と、を備え、第３の半導体層のバンドギャップは、第２の半導体層のバンドギャップよりも大きく、制御電極は、第１の主電極と第２の主電極との間に位置することを特徴とする窒化物半導体素子が提供される。 （もっと読む）

【課題】ゲート絶縁膜におけるリーク電流を抑制し、安定なＦＥＴ特性を得ること。
【解決手段】本半導体装置の製造方法は、基板上１０にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層上１５に、ＴＭＡと、Ｏ_２またはＯ_３とを用い、酸化アルミニウムからなるゲート絶縁膜１８をＡＬＤ法により形成する工程と、ゲート絶縁膜１８の上にゲート電極２４を形成する工程と、を含む。本半導体装置の製造方法によれば、ゲート絶縁膜中のリーク電流を抑制し、安定なＦＥＴ特性を得ることができる。 （もっと読む）

【課題】安定なＦＥＴ特性を得ること。
【解決手段】本半導体装置の製造方法は、基板上にＧａＮ系半導体層を形成する工程と、ＡＬＤ装置内で、ゲート絶縁膜の成長温度に比べ高い温度で熱処理を実施し、前記ＧａＮ系半導体層の表面のフッ素を除去する工程Ｓ２０と、前記フッ素を除去する工程Ｓ２０の後、前記ＡＬＤ装置内で、前記ＧａＮ系半導体層の表面に前記ゲート絶縁膜を形成する工程Ｓ１６と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を含む。 （もっと読む）

【課題】バルク基板を用いてもショートチャネル効果の抑制を効果的に発揮することができるＦｉｎＦＥＴ構造を有する半導体装置及びその製造方法を得る。
【解決手段】Ｓｉ基板１上にＳｉＣエピタキシャル層２が形成され、ＳｉＣエピタキシャル層２の突出部２ｔ上にＳｉエピタキシャル層３が形成される。突出部２ｔ及びＳｉエピタキシャル層３は共に第１の方向に延びて、一方向延在形状を呈している。Ｓｉエピタキシャル層３の上面上及び両側面上には酸化膜８，窒化膜９及びゲート酸化膜２０が形成される。酸化膜８，窒化膜９及びゲート酸化膜２０を介して、Ｓｉエピタキシャル層３の上面上及び側面上にゲート電極Ｇ２が形成される。 （もっと読む）

【課題】耐圧性が高く反りが小さくオン抵抗が低い半導体電子デバイスおよびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された、該基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した２層以上の複合層を有するバッファ層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、窒化物系化合物半導体からなり、前記バッファ層直下から前記電子走行層内部までのいずれかの位置に形成され、凹凸形状の境界面を有する下層領域と上層領域とを有し、該下層領域から該上層領域へ延伸する貫通転位が該境界面において屈曲している転位低減層と、を備える。 （もっと読む）

【課題】放熱効率を向上し且つ歩留りや信頼性の低下を防止することが可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】裏面に凹部ＤＰ１が形成されたシリコン基板１０１と、シリコン基板１０１における裏面と反対側の上面上に成長されたｐ型半導体層１０３と、ｐ型半導体層１０３の上方または側方に互いに離間して形成されたソース電極１０８ｓおよびドレイン電極１０８ｄと、を含むＭＯＳＦＥＴと、を備える。ｐ型半導体層１０３は、シリコン基板１０１に対して格子定数および熱膨張係数のうち少なくとも１つが異なる。凹部ＤＰ１は、シリコン基板１０１の厚み方向から見て少なくともソース電極１０８ｓおよびドレイン電極１０８ｄで挟まれた領域を内包する領域に形成されている。 （もっと読む）

【課題】オン抵抗が低く、耐圧性及びチャネル移動度が高い電界効果トランジスタ及び電界効果トランジスタの製造方法を提供すること。
【解決手段】ＭＯＳ構造を有し、窒化化合物半導体からなる電界効果トランジスタであって、基板上に形成されたｉ型または所定の導電型を有する半導体層と、エピタキシャル成長によって半導体層とソース電極およびドレイン電極のそれぞれとの間に形成された、所定の導電型とは反対の導電型を有するコンタクト層と、エピタキシャル成長によってドレイン電極側のコンタクト層と半導体層との間にゲート電極と重畳するように形成された、所定の導電型とは反対の導電型を有するとともに該コンタクト層よりもキャリア濃度が低い電界緩和層と、エピタキシャル成長によって半導体層上の電界緩和層に隣接する領域に形成された、ｉ型または所定の導電型を有する媒介層と、媒介層上に形成したゲート絶縁膜と、を備える。 （もっと読む）

【課題】急峻な不純物濃度のプロファイルを有するソース領域およびドレイン領域を形成することのできる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、半導体基板の表面近傍に不純物を注入して不純物注入領域を形成する工程と、前記半導体基板にエッチングを施すことにより前記不純物注入領域の底部よりも深い溝を形成し、前記不純物注入領域を分断してソース領域およびドレイン領域を形成する工程と、前記溝の内部にＳｉ系単結晶をエピタキシャル成長させてエピタキシャル結晶層を形成する工程と、前記エピタキシャル結晶層の上部にゲート絶縁膜およびゲート電極を形成する工程と、を含む。 （もっと読む）

【課題】ＭＩＳ−ＨＥＭＴにおいて、閾値電圧の低下を抑制する。
【解決手段】半導体装置は、基板１９と、この基板上に形成されており、電子走行層１３及び電子供給層１５が順次積層されて形成された積層構造体１７とを含む下地１１を具えている。この下地の下地面には、互いに離間し、かつ対向して第１及び第２主電極が形成されている。そして、下地面１１ａの、これら第１主電極４１ａ及び第２主電極４１ｂ間に挟まれた領域内に、ゲート形成用凹部２７が形成されている。更に、半導体装置はゲート絶縁膜２９を具えている。そして、このゲート絶縁膜は、最小でも２．９ｇ／ｃｍ^３の結晶密度で形成されている。また、半導体装置は、ゲート絶縁膜が形成された前記ゲート形成用凹部を埋め込むゲート電極４３を具えている。 （もっと読む）

【課題】エンハンスメントモードトランジスタを作製する方法を提供する。
【解決手段】基板１上の第１活性層３と、第１活性層３の上に、該第１活性層３に比較して高いバンドギャップを有する第２活性層４配設し、実質的にＧａを含まないで少なくともＡｌを含む第２活性層４と、第２活性層４の少なくとも一部の上のゲート絶縁層５であって、第２活性層４の少なくとも一部を熱酸化して形成されたゲート絶縁層５と、ゲート絶縁層５の少なくとも一部の上のゲート電極６と、第２活性層４の上のソース電極７およびドレイン電極８とを含み、前記半導体デバイス１０は、更に、動作時でゲート電極６とソース電極７が同電圧の場合、第１活性層３と第２活性層４の間で、ゲート電極６の外側でゲート電極６の位置以外に、２次元電子ガス２ＤＥＧ層を含む。 （もっと読む）

【課題】オン抵抗が低く、耐圧性及びチャネル移動度が高い電界効果トランジスタ及び電界効果トランジスタの製造方法を提供すること。
【解決手段】ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、基板上に形成された所定の導電型を有する半導体層と、エピタキシャル成長によって前記半導体層とソース電極およびドレイン電極のそれぞれとの間に形成された、前記所定の導電型とは反対の導電型を有するコンタクト層と、エピタキシャル成長によって前記ドレイン電極側のコンタクト層と前記半導体層との間にゲート絶縁膜を介してゲート電極と重畳するように形成された、前記所定の導電型とは反対の導電型を有するとともに該コンタクト層よりもキャリア濃度が低い電界緩和層と、を備える。 （もっと読む）

常時オフ半導体デバイスが提供される。ＩＩＩ族窒化物バッファ層が提供される。ＩＩＩ族窒化物バリア層がＩＩＩ族窒化物バッファ層上に設けられる。非伝導性スペーサ層がＩＩＩ族窒化物バリア層上に設けられる。ＩＩＩ族窒化物バリア層およびスペーサ層がエッチングされてトレンチを形成する。トレンチはバリア層を貫いて延びてバッファ層の一部を露出させる。誘電体層がスペーサ層上およびトレンチ内に形成され、ゲート電極が誘電体層上に形成される。半導体デバイスの形成に関連する方法も提供される。
（もっと読む）

【課題】 ｐ型窒化物半導体層の表層部にｎ型のソース領域とｎ型のドレイン領域が設けられているトランジスタにおいて、しきい値が低く、ｐ型窒化物半導体層内にホールが蓄積されない技術を提供する。
【解決手段】 トランジスタ１０は、ｐ型窒化物半導体層６の表層部にｎ型のソース領域１８とｎ型のドレイン領域１２を備えている。トランジスタ１０は、ｐ型不純物の供給量を経時的に変更することによって、表層部よりも深部にｐ型不純物の濃度が濃い高濃度領域４を有するｐ型窒化物半導体層６を基板２上に結晶成長させる結晶成長工程と、基準電位に接続する基準電極２２を高濃度領域４に接するように形成する電極形成工程を経て製造される。 （もっと読む）

【課題】電子移動度が高く、リーク電流が小さく、オン抵抗が低い電界効果トランジスタおよび電界効果トランジスタの製造方法を提供すること。
【解決手段】ＭＯＳ構造を有する電界効果トランジスタであって、基板上に形成したｐ型窒化化合物半導体層と、ソース電極およびドレイン電極下部に位置し、イオン注入により形成されたｎ型コンタクト領域と、前記ｐ型窒化化合物半導体層上にエピタキシャル成長によって積層されるとともに、一端部がドレイン電極側のｎ型コンタクト領域に隣接し、他の一端部がゲート電極の前記ドレイン電極側にオーバーラップするように形成され、前記ｎ型コンタクト領域よりもキャリア濃度が低いｎ型窒化化合物半導体からなる電界緩和層と、を備える。 （もっと読む）

【課題】ヘテロ構造を含む電界効果型トランジスタでありながらノーマリオフタイプのトランジスタを提供する。
【解決手段】ヘテロ構造を含む電界効果型トランジスタは、基板（１）上に順次積層されたバッファ層（２）、第１の窒化物半導体層（３）、および第２の窒化物半導体層（４）を含み、第１の窒化物半導体層の格子定数ａ_１と第２の窒化物半導体層の格子定数ａ₂とがａ₁＞ａ₂の関係にあり、第２の窒化物半導体層上にソース電極（５）とドレイン電極（５）とが形成されかつそれらの電極間の少なくとも一部にペロブスカイト構造の酸化物からなる厚さ５００ｎｍ以上１μｍ以下のピエゾ効果膜（６）が形成されており、そのピエゾ効果膜は第１と第２の窒化物半導体層の格子定数差（ａ₁−ａ₂）に起因して第２の窒化物半導体層に加わる引っ張り応力に比べて同等以上の大きさの圧縮応力を及ぼす。 （もっと読む）

【課題】 キーホール・シームの形成を排除した信頼性が高い高アスペクト比のコンタクト構造体を含む半導体構造を提供する。
【解決手段】 キーホール・シームの形成は、本発明においては、誘電体材料内部に存在する高アスペクト比のコンタクト開口部内に高密度化貴金属含有ライナを設けることによって排除される。高密度化貴金属含有ライナは拡散バリアの上に配置され、これら両方の要素は、本発明のコンタクト構造体の導電性材料を、下層の半導体構造体の導電性材料から分離する。本発明の高密度化貴金属含有ライナは、第１の抵抗率を有する貴金属含有材料の堆積、及び、堆積した貴金属含有材料の抵抗率をより低い抵抗率に減少させる高密度化処理プロセス（熱又はプラズマ）を、堆積した貴金属含有材料に施すことによって形成される。 （もっと読む）

【課題】チャネル移動度の低下を防止して、パンチスルーストッパを形成する。
【解決手段】半導体基板１００と、前記半導体基板上に形成され、長手方向と短手方向とを有し、順に積層されたボロンを含むシリコン炭化膜とシリコン膜とを有する半導体層１１０と、少なくとも前記半導体層の前記短手方向の側面に形成されたゲート電極１５０と、前記半導体層に形成され、前記ゲート電極の前記長手方向に隣接して形成されたソース・ドレイン領域１１１、１１２と、前記半導体層の側面であって、前記ゲート電極と前記半導体基板との間に形成された素子分離絶縁膜１３０と、を備える。 （もっと読む）

【課題】半導体−絶縁体界面の界面準位が低減した半導体基板とその製造方法および半導体装置を提供する。
【解決手段】砒素を含む３−５族化合物の半導体層と、酸化物、窒化物または酸窒化物の絶縁層と、を備え、前記半導体層と前記絶縁層との間に砒素の酸化物が検出されない半導体基板が提供される。当該第１の形態において半導体基板は、前記半導体層と前記絶縁層との間に存在する元素を対象としたＸ線光電子分光法による光電子強度の分光観察において、砒素に起因する元素ピークの高結合エネルギー側に、酸化された砒素に起因する酸化物ピークが検出されないものであってよい。 （もっと読む）

【課題】MIS構造のHEMTにおいて電流コラプスを抑制するために下地との離間距離が好適に調節されたフィールドプレートを設ける。
【解決手段】下地11の上側に互いに離間しかつ対向して形成された第1及び第2主電極29a,29bを具える。第1及び第2主電極から露出した下地の上側表面にはゲート絶縁膜13が形成されておりゲート絶縁膜の上側にはゲート電極31が設けられている。ゲート電極及びゲート絶縁膜を含む下地の全面を一体的に覆うようにゲート電極の厚みよりも小さい膜厚でサブ絶縁膜33が形成されておりサブ絶縁膜はゲート電極の上側表面を覆う第1サブ絶縁膜35、ゲート電極の第1及び第2主電極とそれぞれ対向する両側側面を覆う第2サブ絶縁膜37、及びゲート電極から露出したゲート絶縁膜を覆う第3サブ絶縁膜39を含む。第1サブ絶縁膜から一方の側の第2サブ絶縁膜、及びこの一方の側の第3サブ絶縁膜に渡って一体的に覆うようにフィールドプレート43が形成されている。 （もっと読む）

【課題】ＧａＮ系化合物半導体による電界効果トランジスタにおいて、ゲート電極及びソース電極間及び／又はゲート電極及びドレイン電極間に、外部負荷からの逆起電力等のサージ電圧や静電気からトランジスタを有効に保護するためのダイオードを内蔵させる。
【解決手段】基板上に少なくともバッファ層を含む下部半導体層１０４と、電子走行層及び電子供給層により形成された半導体動作層１０５と、当該半導体動作層１０５の上に形成されたソース電極１３、ドレイン電極１２及びゲート電極１４を有する窒化ガリウム系化合物半導体からなる電界効果トランジスタにおいて、ゲート電極１４及びソース電極１３間と、ゲート電極１４及びドレイン電極１２間と、の何れか一方又は両方に並列接続されるダイオードが、前記の各電極間であって半導体動作層１０５から下部半導体層１０４に至る溝により形成される。 （もっと読む）