【課題】エピ抵抗や抵抗チップを用いることなく、奇モードのループ発振を抑えること。
【解決手段】本発明は、金属層６０を形成する工程と、複数のＦＥＴそれぞれのゲートフィンガー１４を共通に接続するゲートバスライン２６のパターンのうち一部分を除いたパターンを有するめっき層６４と、一部分の領域を被覆する第２マスク層６６と、をマスクにして金属層６０をパターニングすることで、ゲートバスライン２６を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】高周波特性の悪化を防ぎ、耐湿性を向上させる。
【解決手段】半導体基板１の主表面上の素子領域内に、ドレイン電極２が設けられている。一端がドレイン電極２に接続されたドレイン配線５が主表面上に設けられている。主表面上の素子領域外に、ドレイン配線５とは離間したドレイン電極パッド１２が設けられている。Ａｕメッキ層９が主表面上に設けられ、主表面との間に空隙１０が形成されている。空隙１０はドレイン配線５の一端とドレイン電極２を内包する。硬化されたポリイミド膜１４が空隙１０の開口部１１を閉塞し、ドレイン電極パッド１２を覆うことなく、ドレイン配線５の他端を覆っている。空隙１０の内面に撥液膜１５が設けられている。硬化されたポリイミド膜１４に設けられた開口１６を介してＡｕメッキ層１８により、ドレイン配線５の他端とドレイン電極パッド１２が接続されている。ドレイン配線５の他端はポリイミド膜１４から出ていない。 （もっと読む）

【課題】ソース電極からビアホールまでの距離をさらに短くし、インダクタンスの影響をできる限り低下させる増幅装置を提供する。
【解決手段】電力増幅装置は、接地のためのビアホールと接続する接地部と、接地部を接続するソース電極接地導体と、ソース電極接地導体に連結したソース電極と、ソース電極接地導体に接触しない内側ソース電極と、ドレイン電極と、ゲート電極と、内側ソース電極と接地部とを直接接続する接地ブリッジと、を備える。 （もっと読む）

【課題】 ビアホール上にオーミック電極が形成された半導体装置において、装置の小型化を図ること。
【解決手段】 本半導体装置は、基板１０と、基板１０上に形成された半導体層１２と、半導体層上１２に形成されたソースまたはドレイン電極を構成するオーミック電極２０と、を備え、基板１０及び半導体層１２には、基板１０及び半導体層１２を貫通するビアホール３０が形成され、ビアホール３０は、少なくとも半導体層を貫通する第１ビアホール３２と、第１ビアホール３２下の基板１０に形成された、第１ビアホール３２より開口断面積が大きい第２ビアホール３４と、を含み、オーミック電極２０は、第１ビアホール３２の上に設けられている。 （もっと読む）

【課題】結晶欠陥の少ない化合物半導体層を種基板上にエピタキシャル成長できる化合物半導体基板の製造方法を提供する。
【解決手段】電解めっきにおいて種基板１０を膜厚方向に貫通する貫通転位１０１〜１０５をそれぞれ通して種基板１０の厚さ方向に電流を流すことにより、種基板１０の第１の主面１１上の貫通転位１０１〜１０５が存在する位置に金属膜２０１〜２０５を選択的に形成するステップと、金属膜２０１〜２０５の融点より低いエピタキシャル成長温度で、金属膜２０１〜２０５を覆うように種基板１０の第１の主面１１上に化合物半導体層３０をエピタキシャル成長させるステップとを含む。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】ＨＦＥＴの種々の特性を改善する。
【解決手段】ヘテロ接合型電界効果トランジスタでは、サファイア基板の上面上において第１の金属層（２）とヘテロ接合を含む窒化物半導体層（５、６）とがこの順に形成されており、窒化物半導体層上にはソース電極（７）、ゲート電極（８）およびドレイン電極（９）が配置されており、第１の金属層は開口部（４）を含むようにパターン化されており、窒化物半導体層は第１の金属層の開口部で露出されたサファイア基板の上面から結晶成長しており、第１の金属層はソース電極へ電気的に接続されていることを特徴としている。 （もっと読む）

【課題】簡便に半導体集積回路を小領域に電気的に分離する。
【解決手段】厚さが１５０〜６００μｍ程度のＩｎＰ基板、ＧａＡｓ基板等の化合物半導体基板１の表面に半導体集積回路２を形成し、化合物半導体基板１の裏面（半導体集積回路２が形成された表面とは反対側の面）に、直角に交わっている複数の切込溝３を設け、半導体集積回路２の表面から切込溝３の底面までの距離を５０〜１５０μｍとし、切込溝３内にＡｕ等の金属４を埋め込み、金属４を化合物半導体基板１の裏面全面にも設ける。 （もっと読む）

【課題】放熱性に優れ、製造歩留まりの向上を図ることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】
半導体装置は、基板１の上方に設けられた化合物半導体層２，３，４と、化合物半導体層２，３，４の上方に設けられた複数のソース電極７及び複数のドレイン電極９と、化合物半導体層２，３，４を貫通し、複数のソース電極７のそれぞれに接続される複数のビア配線２２と、化合物半導体層２，３，４を貫通し、複数のドレイン電極９のそれぞれに接続される複数のビア配線２３と、複数のビア配線２２に接続され、基板１に埋め込まれたソース共通配線１８と、複数のビア配線２３に接続され、基板１に埋め込まれたドレイン共通配線２０とを有する。 （もっと読む）

【課題】 半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる、半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、ＧａＮ系半導体層（１１）が設けられたＳｉＣ基板（１０）の第１主面の反対側の第２主面上にＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスク（５０）を形成する工程と、エッチングマスク（５０）を利用したドライエッチングを実施し、底部の厚さ方向にＧａＮ系半導体層（１１）が残存したビアホールを形成する第１エッチング工程と、第１エッチング工程の後にエッチングマスク（５０）を除去する除去工程と、除去工程の後に残存したＧａＮ系半導体層（１１）に対してドライエッチングを実施する第２エッチング工程と、を含む。 （もっと読む）

【課題】放熱性に優れ、高周波高出力で使用可能な、化合物半導体高電子移動度トランジスタを提供する。
【解決手段】支持基板２０の第１の主表面２０ａ上に、チャネル層４０及びバリア層５０が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極６２が形成された領域を含む、支持基板の領域部分が金属部２２であり、ドレイン電極６４が形成された領域を含む、支持基板の他の領域部分がシリコン部２４で構成される。 （もっと読む）

【課題】半導体装置において、Ａｕ配線との密着性が強く、より高い熱的安定性を有するバリアメタル層を実現し、更なる特性向上、歩留まり向上を実現する。
【解決手段】半導体装置を、Ａｌ層８を含む電極９，１０と、Ａｕ配線１２と、Ａｌ層８とＡｕ配線１２との間に設けられ、Ａｌ層８の側から順に第１Ｔａ層１４、第１ＴａＮ層１５、第１Ｐｔ層１６を積層した構造を有するバリアメタル層１１とを備えるものとする。 （もっと読む）

【課題】基板の付け替えに際して基板を適切に分離することができる化合物半導体装置の製造方法を提供する。
【解決手段】基板の上方に、第１のバンドギャップのＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する。前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌ_yＩｎ_zＧａ_1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する。前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する。前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する。 （もっと読む）

【課題】窒化物半導体層を有する半導体装置を低コストで製造する。
【解決手段】基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】半導体層の一方の面に基板が形成された半導体素子について、特性の劣化を避けながら容易に形成することを実現する。
【解決手段】半導体素子１は、半導体材料からなる半導体層５と、半導体層５の一方の面に接合された金属層１８とを備え、金属層１８は、磁性体層１６を有し、磁性体層１６は、少なくともＦｅ及びＮｉを含む合金からなる層を有する。 （もっと読む）

【課題】耐圧に優れ、強度の高いIII−Ｖ族窒化物半導体からなる半導体装置を実現する。
【解決手段】本発明の構造では、第１のソース電極１０６がバイアホール１１２を介して導電性基板１０１に接続されており、また、第２のソース電極１１０が形成されている。これにより、ゲート電極１０８とドレイン電極１０７との間に高い逆方向電圧が印加されても、ゲート電極１０８のうちドレイン電極１０７に近い側の端部に起こりやすい電界集中を効果的に分散または緩和することができるため、耐圧が向上する。また、素子形成層を形成する基板として導電性基板１０１を用いているため、導電性基板１０１には裏面まで貫通するバイアホールを設ける必要がない。したがって、導電性基板１０１に必要な強度を保持したまま、第１のソース電極１０６と裏面電極１１５とを電気的に接続することができる。 （もっと読む）

【課題】エレクトロマイグレイション耐性の高いエアブリッジ配線を具備した半導体装置及びその製造方法を提供すること。
【解決手段】第１の配線と、第１の配線から空間によって隔てられた状態で、前記第１の配線の上を横切る第２の配線と、前記第１及び第２の配線に接続された半導体素子を具備し、前記第２の配線は、下から順に、タンタル層、タンタルナイトライド層、及び金層が積層されて形成されていること。 （もっと読む）

【課題】電流容量および耐電圧を大きくしたノーマリオフの縦型構成の電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタ１は、半導体基板１０と、半導体基板１０に積層された窒化物系ＩＩＩ−Ｖ族化合物半導体層２０と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０から積層方向に交差する横方向へ成長した横方向成長領域２２と、半導体基板１０の裏面に形成されオーミック性を有する第１電極３１（ドレイン電極）と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の表面に形成されオーミック性を有する第２電極３２（ソース電極）と、窒化物系ＩＩＩ−Ｖ族化合物半導体層２０の積層方向で第１電極３１と第２電極３２との間での電流路となる通電領域２１と、横方向成長領域２２に接触させて形成され通電領域２１での通電状態を制御する第３電極３３（ゲート電極）とを備える。 （もっと読む）

【課題】ＶＩＡホール側壁の金属層が半導体層に拡散することを防止する。
【解決手段】半絶縁性基板１１の第１表面に配置されたゲートフィンガー電極２、ソースフィンガー電極３およびドレインフィンガー電極４と、第１表面と反対側の第２表面に配置された接地導体２６と、ゲートフィンガー電極２、ソースフィンガー電極３およびドレインフィンガー電極４ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極１４、ソース端子電極１８およびドレイン端子電極１２と、ゲートフィンガー電極２、ソースフィンガー電極３およびドレインフィンガー電極４の下部の半絶縁性基板１１上に形成された動作層と、動作層近傍のＶＩＡホール３０の内壁面上に配置された絶縁膜４４と、絶縁膜４４および半絶縁性基板１１の第２表面に形成され、ソース端子電極１８に対して第２表面側から接続された接地電極４６とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】ワイヤボンドを行っても、断線、抵抗増加および信頼性低下を防ぐことができると共に、歩留まりを向上できる半導体装置を提供する。
【解決手段】基板１０１の上面には半導体層１０２が形成されている。基板１０１および半導体層１０２を貫通するバイアホール１１０が形成され、半導体層１０２上にはソース電極１０４およびドレイン電極１０５が形成されている。ソース電極１０４はソース配線１０７に電気的に接続されている。バイアホール１１０およびソース配線１０７上に絶縁膜１０３が形成されている。絶縁膜１０３上には、ドレイン電極１０５に電気的に接続されたドレイン配線１０８が形成されている。ドレイン配線１０８は、バイアホール１１０と重なる領域以外の領域に形成されている。つまり、バイアホール１１０の上方においてドレイン配線１０８が形成されていない。 （もっと読む）