半導体装置の製造方法
【課題】 半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる、半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、ＧａＮ系半導体層（１１）が設けられたＳｉＣ基板（１０）の第１主面の反対側の第２主面上にＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスク（５０）を形成する工程と、エッチングマスク（５０）を利用したドライエッチングを実施し、底部の厚さ方向にＧａＮ系半導体層（１１）が残存したビアホールを形成する第１エッチング工程と、第１エッチング工程の後にエッチングマスク（５０）を除去する除去工程と、除去工程の後に残存したＧａＮ系半導体層（１１）に対してドライエッチングを実施する第２エッチング工程と、を含む。
【解決手段】 半導体装置の製造方法は、ＧａＮ系半導体層（１１）が設けられたＳｉＣ基板（１０）の第１主面の反対側の第２主面上にＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスク（５０）を形成する工程と、エッチングマスク（５０）を利用したドライエッチングを実施し、底部の厚さ方向にＧａＮ系半導体層（１１）が残存したビアホールを形成する第１エッチング工程と、第１エッチング工程の後にエッチングマスク（５０）を除去する除去工程と、除去工程の後に残存したＧａＮ系半導体層（１１）に対してドライエッチングを実施する第２エッチング工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）−ＦＥＴ（Ｆｉｅｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のビアホール形成において、基板側からＮｉＣｒ（ニッケルクロム）、Ａｕ（金）、Ｎｉ（ニッケル）の順に積層されたマスクをエッチングマスクとしてエッチングしていた。この方法では、エッチングガスのフッ素系ガス（例えば、ＳＦ６）とエッチングマスクのＮｉとが混ざり合って、ビアホールの側壁にＮｉフッ化物が残渣物として残留してしまう。そこで、Ｎｉマスクの代わりにＣｕ（銅）マスクをエッチングマスクとして用いることが考えられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９８４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、Ｃｕが半導体汚染の原因になってしまう。その結果、半導体装置のデバイス特性不良、信頼性不良等の問題が発生するおそれがある。
【０００５】
本発明は、半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、ＧａＮ系半導体層が設けられたＳｉＣ基板の第１主面の反対側の第２主面上にＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスクを形成する工程と、エッチングマスクを利用したドライエッチングを実施し、底部の厚さ方向にＧａＮ系半導体層が残存したビアホールを形成する第１エッチング工程と、第１エッチング工程の後にエッチングマスクを除去する除去工程と、除去工程の後に残存したＧａＮ系半導体層に対してドライエッチングを実施する第２エッチング工程と、を含むことを特徴とするものである。本発明に係る半導体装置の製造方法によれば、半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる。
【０００７】
第１エッチング工程において、ＧａＮ系半導体層が露出する前にエッチング処理を停止してもよい。この場合、ＧａＮ系半導体層の汚染がより抑制される。第１エッチング工程において、ＧａＮ系半導体層に比べてＳｉＣ基板のエッチングレートが高く、第２のエッチング工程において、ＳｉＣ基板に比べてＧａＮ系半導体層のエッチングレートが高くてもよい。第１エッチング工程において、フッ素系ガスをエッチングガスとして用い、第２エッチング工程において、塩素系ガスをエッチングガスとして用いてもよい。第２エッチング工程を除去工程と同一のエッチング工程で行ってもよい。この場合、工程が簡略化される。
【０００８】
ＳｉＣ基板の第２主面に所定のパターンを有するメタル層をシードメタルとしてメッキ処理を行うことによって、エッチングマスクを形成するエッチングマスク形成工程をさらに含んでいてもよい。シードメタルは、ＮｉあるいはＮｉ合金の層を含んでいてもよい。
【発明の効果】
【０００９】
本発明に係る半導体装置の製造方法によれば、半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の平面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示すフロー図である。
【図３】第１の実施形態に係る半導体装置の製造方法を示すフロー図である。
【図４】図２（ｄ）の工程の詳細を説明するためのフロー図である。
【図５】図２（ｅ）〜図２（ｆ）の工程の詳細を説明するためのフロー図である。
【図６】図２（ｄ）の工程の変形例を説明するためのフロー図である。
【図７】比較例の製造方法で製造した半導体装置の観察結果を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための最良の形態を説明する。
【００１２】
（第１の実施形態）
図１は、半導体装置１００の平面図を示している。半導体装置１００において、複数のＦＥＴがゲート長方向に並列接続されている。各ソース電極１０１は、ゲート電極１０２およびドレイン電極１０３の上を跨ぐソースエアブリッジ１０４で接続され、外側のソースパッド１０５がビアホール１０６を介して裏面のＰＨＳ７０（第３図参照）と接続している。なお、各ゲート電極１０２は、ゲートパッド１０７に接続されており、各ドレイン電極１０３は、ドレインパッド１０８に接続されている。図１に示すスクライブライン１０９に沿って切断することによって、半導体装置１００がチップ化される。
【００１３】
図２（ａ）〜図２（ｆ）および図３（ａ）〜図３（ｄ）は、図１のウェハをＡ−Ｂ方向に切断したときの半導体装置１００の断面の製造フロー図を示している。図２（ａ）に示すように、ＳｉＣ基板１０を準備する。ＳｉＣ基板１０の第１主面にＧａＮ（窒化ガリウム）系半導体層１１が形成されている。本実施形態において、ＧａＮ系半導体層１１として、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等を選択することができる。本実施形態のＧａＮ系半導体層１１は、ＳｉＣ基板１０上にｉ−ＧａＮ、ｎ−ＡｌＧａＮ、ｎ−ＧａＮの順に積層された構成（いずれも図示せず）を有している。なお、ＳｉＣ基板１０とＧａＮ系半導体層１１との間には、ＧａＮ系の半導体以外の材料、例えばＡｌＮあるいはＡｌＧａＮ等からなるバッファ層を介在させることもできる。
【００１４】
ＳｉＣ基板１０の第１主面とは、活性領域、回路等が形成されている面である。図２（ａ）においては、ＳｉＣ基板１０の下面が第１主面に対応する。ＧａＮ系半導体層１１の膜厚は、例えば、１μｍ程度である。ＧａＮ系半導体層１１のＳｉＣ基板１０と反対側の面には、表面ソースパッド１２が形成されている。表面ソースパッド１２は、例えば、ＧａＮ系半導体層１１側からＮｉ（ニッケル）、Ａｕ（金）の順に設けられた構造を有する。
【００１５】
次に、図２（ｂ）に示すように、仮止剤３０を用いて支持基板２０とＳｉＣ基板１０とを真空熱圧着する。仮止剤としては、例えばワックスを用いることができる。なお、支持基板２０にＳｉＣ基板１０を圧着するのは、ＳｉＣ基板１０の保持性を高めるためである。
【００１６】
次いで、図２（ｃ）に示すように、所望のウェハ厚になるまで、ＳｉＣ基板１０の第２主面（第１主面と反対側の面）を研磨または研削する。本実施形態においては、ＳｉＣ基板１０のウェハ厚の狙い値を１５０μｍとする。
【００１７】
次に、図２（ｄ）に示すように、ＳｉＣ基板１０の第２主面において、表面ソースパッド１２と対向する領域に開口を有するシードメタル４０を形成する。シードメタル４０は、例えば、ＳｉＣ基板１０側からＮｉＣｒ（５０ｎｍ）、Ａｕ（２００ｎｍ）が順に設けられた構造を有する。その他に、シードメタル４０の材料としては、Ｎｉ、Ｔａ、Ｔｉ等も用いることができる。なお、加工性および基板との密着性を考慮すると、ＮｉＣｒがシードメタル４０に好ましい材料である。シードメタル４０は、例えば、スパッタリング等の成膜法を用いて成膜することができる。その後、シードメタル４０を用いてメッキによってエッチングマスク５０を形成する。エッチングマスク５０は、Ｃｕ（銅）またはＣｕ合金からなる。Ｃｕ合金として、例えば、ＣｕＭｏ（モリブデン）、ＣｕＷ（タングステン）等を用いることができる。エッチングマスク５０の膜厚は、例えば、１０μｍ程度である。図２（ｄ）の工程の詳細は、後述する。
【００１８】
次に、図２（ｅ）に示すように、ＳｉＣ基板１０に対してドライエッチング処理を施す。この場合のドライエッチングに、ＩＣＰエッチング装置等を用いることができる。エッチングガスとして、ＳＦ６を用いることができる。また、その他に、ＣＦ４ガス、ＮＦ３ガス等のフッ素系ガスを用いることができる。さらに、上記いずれかのフッ素系ガスにＯ２（酸素）ガスおよびＡｒ（アルゴン）ガスを混ぜたものを用いることができる。真空度は、例えば、０．１Ｐａ〜１０．０Ｐａ程度とすることができる。ＩＣＰエッチング装置の高密度プラズマ形成投入電力は、例えば、１００Ｗ〜３０００Ｗ程度とすることができる。ＩＣＰエッチング装置のバイアス電力は、例えば、１０Ｗ〜１０００Ｗ程度とすることができる。ドライエッチングによって、エッチングマスク５０の開口部のＳｉＣがエッチングされて、ビアホールが形成される。図２（ｅ）の工程の詳細は、後述する。
【００１９】
次いで、図２（ｆ）に示すように、エッチングマスク５０およびシードメタル４０を除去した後に、ＧａＮ系半導体層１１に対してエッチング処理を施す。それにより、表面ソースパッド１２が露出し、ＳｉＣ基板１０にビアホールが完成する。ＧａＮ系半導体層１１に対するエッチングには、例えばＩＣＰエッチング装置を用いることができる。ＧａＮ系半導体層１１に対するエッチングにおいては、エッチングガスとしてＳｉＣ基板１０へのドライエッチングと同様のエッチングガスを用いることができる。この場合、エッチングマスク５０およびＧａＮ系半導体層１１のエッチングガスを共通化することができるため、工程が簡略化される。ただし、フッ素系ガスはＧａＮへのエッチングレートがＳｉＣ基板１０に比べて低いため、ＧａＮ系半導体層１１に対するエッチングにおいては、ＳｉＣ基板１０に比べてＧａＮへのエッチングレートの高いＣｌ２（塩素）ガスを用いてもよい。つまり、ＳｉＣ基板１０およびＧａＮ系半導体層１１のエッチングにおいて、一方に比べてエッチングの選択比の高いエッチングガスを用いることで、ビアホールを効率よく形成することができる。また、その他の塩素系ガスとして、ＢＣｌ３、ＳｉＣｌ４等の塩素系ガスを用いてもよい。図２（ｆ）の工程の詳細は、後述する。
【００２０】
次に、図３（ａ）に示すように、ＳｉＣ基板１０の第２主面にスパッタリングによってシードメタル６０を成膜する。この場合、ＳｉＣ基板１０のビアホール内にもシードメタル６０が成膜される。シードメタル６０は、ＳｉＣ基板１０側からＮｉＣｒ（５０ｎｍ）、Ａｕ（２００ｎｍ）が順に設けられた構造を有する。その後、シードメタル６０をパターニングし、半導体装置１００ごとに分断する。次に、無電解メッキを実施し、このシードメタル６０の表面にＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓｉｎｋ）７０を形成する。ＰＨＳ７０として、例えば、Ａｕ（１μｍ〜４０μｍ）を用いることができる。
【００２１】
次いで、図３（ｂ）に示すように、支持基板２０および仮止剤３０からＳｉＣ基板１０を剥離する。ＳｉＣ基板１０の第１主面側に対して有機洗浄を行うことによって、表面ソースパッド１２の表面が洗浄される。次に、図３（ｃ）に示すように、ＳｉＣ基板１０の第２主面にダイサーテープ８０を貼り付け、回転によって上下を反転させる。その後、スクライブラインに沿ってＳｉＣ基板１０の厚み方向にダイシングする。それにより、図３（ｄ）に示すように、複数のチップ化された半導体装置１００が完成する。
【００２２】
図４（ａ）〜図４（ｅ）および図５（ａ）〜図５（ｃ）は、図２（ｄ）〜図２（ｆ）の工程の詳細を説明するためのフロー図である。以下、図４（ａ）〜図４（ｅ）および図５（ａ）〜図５（ｃ）を参照しつつ、図２（ｄ）〜図２（ｆ）の工程の詳細について説明する。
【００２３】
まず、図４（ａ）に示すように、ＳｉＣ基板１０の第２主面に、シードメタル４０を成膜する。この場合、シードメタル４０は、ＳｉＣ基板１０の側面にも形成される。次に、図４（ｂ）に示すように、シードメタル４０の第２主面において、表面ソースパッド１２に対向する領域にレジストマスク９０を形成する。なお、レジストマスク９０は、露光処理および現像処理を用いて形成することができる。
【００２４】
次いで、図４（ｃ）に示すように、レジストマスク９０によって覆われていないシードメタル４０の露出部分をシードメタルとして、メッキによってエッチングマスク５０を形成する。次に、図４（ｄ）に示すように、レジストマスク９０を除去する。その後、図４（ｅ）に示すように、レジストマスク９０の除去によって露出したシードメタル４０をエッチング処理によって除去する。
【００２５】
次に、図５（ａ）に示すように、ＳｉＣ基板１０に対してドライエッチング処理を施す。この場合、ＧａＮ系半導体層１１の全部または一部が残るように、ドライエッチング処理を施す。ただし、ＧａＮ系半導体層１１が露出する前にドライエッチング処理を停止することが好ましい。すなわち、ＳｉＣ基板１０の一部がＧａＮ系半導体層１１上に残存するようにドライエッチング処理を停止することが好ましい。ＣｕによるＧａＮ系半導体層１１への汚染がより抑制されるからである。
【００２６】
次いで、図５（ｂ）に示すように、エッチングマスク５０およびシードメタル４０を除去する。また、シードメタル４０は、除去しなくてもよい。他の工程（図３（ａ））において、シードメタル４０上にＰＨＳ７０を形成する場合に用いることができる。まず、エッチングマスク５０に対するエッチング処理において、エッチング液として熱濃硫酸あるいは硝酸等を用いる。エッチング時間は、５分程度である。その後、水洗処理を施し、スピンドライヤ等を用いて乾燥処理を施す。次に、シードメタル４０のＡｕに対するエッチング処理において、エッチング液としてＡｕ系エッチング液等を用いる。エッチング時間は、５分程度である。その後、水洗処理を施し、スピンドライヤ等を用いて乾燥処理を施す。次いで、シードメタル４０のＮｉＣｒに対するエッチング処理において、エッチング液として濃塩酸等を用いる。エッチング時間は、５分程度である。その後、水洗処理を施し、スピンドライヤ等を用いて乾燥処理を施す。
【００２７】
なお、Ｃｕのフッ化物は薬液に溶かすことができるため、図５（ａ）の工程においてビアホール内壁にＣｕのフッ化物の残渣物が付着していたとしても、図５（ｂ）のエッチング処理によって除去される。次に、図５（ｃ）に示すように、ＧａＮ系半導体層１１に対してエッチング処理を施す。この場合、ビアホールに残存するＳｉＣが除去された後にＧａＮ系半導体層１１がエッチングされる。
【００２８】
なお、ＧａＮ系半導体層１１へのエッチング工程で用いるエッチングガスがＣｕに対してエッチング能力を有していれば、エッチングマスク５０のエッチング工程とＧａＮ系半導体層１１のエッチング工程とを同一工程で行うことができる。例えば、ＧａＮに比較してＣｕに対して高いエッチングレートを有するエッチングガスを用いることによって、ＧａＮ系半導体層１１の露出前にエッチングマスク５０を除去し、その後にＧａＮ系半導体層１１に対してエッチングすることができる。この場合、工程が簡略化される。
【００２９】
本実施形態においては、フッ素系ガスを用いたドライエッチングの際、エッチングマスクの上面はＣｕで構成され、Ｎｉはその側面に露出するのみとなる。このため、薬液に溶けにくいＮｉフッ化物のビアホール内壁への付着を抑制することができる。なお、エッチングマスク５０を構成するＣｕのフッ化物がビアホール内壁に付着することが考えられる。しかしながら、Ｃｕのフッ化物は、Ｎｉフッ化物に比べて容易に除去できるため、その後の薬液処理の工程や、引き続いて行われるＧａＮ系半導体層１１のエッチング工程の際にＣｕのフッ化物の残留は効果的に抑制される。したがって、ビアホール内壁の残渣物の残留を抑制することができる。
【００３０】
また、ＧａＮ系半導体層１１のエッチングの際には、エッチングマスク５０が除去されている。それにより、ＣｕによるＧａＮ系半導体層１１への汚染が抑制される。その結果、半導体装置１００のデバイス特性不良、信頼性不良等を抑制することができる。
【００３１】
以上のことから、本実施形態に係る半導体装置の製造方法によれば、ビアホール内壁の残渣物の残留を抑制することができるとともに、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる。
【００３２】
（変形例）
図６（ａ）〜図６（ｆ）は、図４（ａ）〜図４（ｅ）の工程の変形例を示すフロー図である。以下、図６（ａ）〜図６（ｆ）を参照しつつ、図４（ａ）〜図４（ｅ）の変形例について説明する。
【００３３】
まず、図６（ａ）に示すように、ＳｉＣ基板１０の第２主面に、シードメタル４０を成膜する。この場合、シードメタル４０は、ＳｉＣ基板１０の側面にも形成される。次に、図６（ｂ）に示すように、シードメタル４０の第２主面に、表面ソースパッド１２と対向する領域に開口を有するレジストマスク９０ａを形成する。なお、レジストマスク９０ａは、露光処理および現像処理を用いて形成することができる。次に、図６（ｃ）に示すように、レジストマスク９０ａによって覆われていないシードメタル４０の露出部分に対してエッチング処理を施す。
【００３４】
その後、図６（ｄ）に示すように、レジストマスク９０ａを除去することによって、表面ソースパッド１２と対向する領域に開口を有するシードメタル４０が形成される。次に、図６（ｅ）に示すように、シードメタル４０をシードメタルとして、メッキによってＣｕからなるエッチングマスク５０を形成する。図６（ｆ）は、シードメタル４０の開口部分の拡大図である。図６（ｆ）に示すように、シードメタル４０の露出する部分はエッチングマスク５０を構成するＣｕによって覆われる。
【００３５】
図６（ａ）〜図６（ｅ）の工程では、シードメタル４０のパターニングを行った後に、エッチングマスク５０の材料（Ｃｕ）をメッキ成長している。図４（ａ）〜図４（ｅ）の工程では、エッチングマスク５０の形成後、レジストマスク９０の除去や、シードメタル４０の除去工程が続くので、これら工程を実施する装置がエッチングマスク５０の材料であるＣｕで汚染される場合がある。しかしながら、本実施形態においては、エッチングマスク５０を形成した時点でマスクが完成するので、図４（ａ）〜図４（ｅ）の実施形態に比較して、プロセス装置のＣｕ汚染を抑制することができる。その結果、半導体装置１００のデバイス特性不良、信頼性不良等を抑制することができる。
【００３６】
また、図６（ｆ）に示すようにシードメタル４０がエッチングマスク５０によって覆われることから、ＳｉＣ基板１０へのドライエッチング処理の際に、シードメタル４０のＮｉ成分とフッ素系ガスとの反応が抑制される。それにより、Ｎｉフッ化物の残渣物の残留をより抑制することができる。
【実施例】
【００３７】
以下、上記実施形態に係る半導体装置の製造方法に従って半導体装置を製造し、その信頼性を調べた。
【００３８】
（実施例）
実施例においては、第１の実施形態の変形例に係る半導体装置の製造方法に従って半導体装置を製造した。エッチングマスク５０として、シードメタル４０上にメッキ形成されたＣｕマスク（１０μｍ）を用いた。シードメタル４０として、Ａｕ（２００ｎｍ）／ＮｉＣｒ（５０ｎｍ）を用いた。
【００３９】
図２（ｅ）の工程におけるドライエッチング処理の条件は、下記の通りである。ドライエッチング装置には、ＩＣＰエッチング装置を用いた。エッチングガスとして、ＳＦ６ガスを用いた。真空度は、０．１Ｐａ〜１０．０Ｐａとした。ＩＣＰエッチング装置の高密度プラズマ形成投入電力は、１００Ｗ〜３０００Ｗとした。ＩＣＰエッチング装置のバイアス電力は、１０Ｗ〜１０００Ｗとした。また、図２（ｅ）の工程においては、ＧａＮ系半導体層１１の露出前にドライエッチング処理を停止した。
【００４０】
エッチングマスク５０に対するエッチング処理においては、エッチング液として硝酸を用いた。シードメタル４０のＡｕに対するエッチング処理においては、エッチング液としてＡｕ系エッチング液を用いた。シードメタル４０のＮｉＣｒに対するエッチング処理においては、エッチング液として濃塩酸を用いた。
【００４１】
（比較例）
比較例においては、エッチングマスク５０の代わりにニッケルからなるエッチングマスクを用いた。図２（ｅ）および図２（ｆ）の工程におけるエッチング条件は、実施例と同様である。
【００４２】
図７（ａ）は、比較例の製造方法で製造した半導体装置のビアホール内壁のＳＥＭ（走査型電子顕微鏡）写真である。図７（ａ）に示すように、比較例においては、ビアホール内壁に残渣物が付着していることがわかる。この残渣物に対してＸ線回折測定を行ったところ、Ｎｉフッ化物が検出された。したがって、比較例の製造方法ではニッケルが残渣物として残留することがわかった。これに対して、実施例においては、残渣物がほとんど確認されなかった。これは、ＧａＮ系半導体層１１のエッチング処理等によって残渣物が薬液に溶けたからであると考えられる。
【００４３】
ビアホール内壁に残渣物が残留していると、ビアホールの内壁とＰＨＳ７０との密着が悪くなり、温度変化に伴うビアホール内のＰＨＳ７０の熱膨張・熱収縮に起因して表面ソースパッド１２が変形および断線する。そこで、表面ソースパッド１２を顕微鏡で観察した。図７（ｂ）は、比較例の製造方法で製造した半導体装置の表面ソースパッド１２の表面側の金属顕微鏡写真である。図７（ｂ）に示すように、ビアホールの輪郭が線で確認された。これは、表面ソースパッド１２が変形および断線したからであると考えられる。図７（ｃ）は、比較例の製造方法で製造した半導体装置の表面ソースパッド１２のＳＥＭ写真である。図７（ｃ）に示すように、表面ソースパッド１２がビアホール側に陥落、断線している箇所が確認された。この陥落、断線は、ＰＨＳ７０の熱膨張・熱収縮に起因すると考えられる。
【００４４】
次に、温度サイクル試験（−６５℃〜１５０℃ ５００サイクル）を行った試作チップの表面ソースパッドを観察することによって、表面ソースパッド１２の断線発生箇所の個数を調べた。実施例および比較例のいずれにおいても、３００個の表面ソースパッド１２を観察した。下記表１は、観察結果を示す。
【００４５】
【表１】
【００４６】
表１に示すように、比較例においては、３００個の表面ソースパッドのうち２６１個の表面ソースパッドで断線が確認された。これに対して、実施例においては、表面ソースパッド１２の断線は確認されなかった。この結果から、実施例に係る製造方法を用いることによって、半導体装置のビアホールにおける残渣物の残留を抑制することができることがわかった。
【００４７】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４８】
１０ ＳｉＣ基板
１１ ＧａＮ系半導体層
１２ 表面ソースパッド
２０ 支持基板
３０ 仮止剤
４０ シードメタル
５０ エッチングマスク
６０ シードメタル
７０ ＰＨＳ
８０ ダイサーテープ
９０ レジストマスク
１００ 半導体装置
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）−ＦＥＴ（Ｆｉｅｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のビアホール形成において、基板側からＮｉＣｒ（ニッケルクロム）、Ａｕ（金）、Ｎｉ（ニッケル）の順に積層されたマスクをエッチングマスクとしてエッチングしていた。この方法では、エッチングガスのフッ素系ガス（例えば、ＳＦ６）とエッチングマスクのＮｉとが混ざり合って、ビアホールの側壁にＮｉフッ化物が残渣物として残留してしまう。そこで、Ｎｉマスクの代わりにＣｕ（銅）マスクをエッチングマスクとして用いることが考えられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９８４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、Ｃｕが半導体汚染の原因になってしまう。その結果、半導体装置のデバイス特性不良、信頼性不良等の問題が発生するおそれがある。
【０００５】
本発明は、半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、ＧａＮ系半導体層が設けられたＳｉＣ基板の第１主面の反対側の第２主面上にＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスクを形成する工程と、エッチングマスクを利用したドライエッチングを実施し、底部の厚さ方向にＧａＮ系半導体層が残存したビアホールを形成する第１エッチング工程と、第１エッチング工程の後にエッチングマスクを除去する除去工程と、除去工程の後に残存したＧａＮ系半導体層に対してドライエッチングを実施する第２エッチング工程と、を含むことを特徴とするものである。本発明に係る半導体装置の製造方法によれば、半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる。
【０００７】
第１エッチング工程において、ＧａＮ系半導体層が露出する前にエッチング処理を停止してもよい。この場合、ＧａＮ系半導体層の汚染がより抑制される。第１エッチング工程において、ＧａＮ系半導体層に比べてＳｉＣ基板のエッチングレートが高く、第２のエッチング工程において、ＳｉＣ基板に比べてＧａＮ系半導体層のエッチングレートが高くてもよい。第１エッチング工程において、フッ素系ガスをエッチングガスとして用い、第２エッチング工程において、塩素系ガスをエッチングガスとして用いてもよい。第２エッチング工程を除去工程と同一のエッチング工程で行ってもよい。この場合、工程が簡略化される。
【０００８】
ＳｉＣ基板の第２主面に所定のパターンを有するメタル層をシードメタルとしてメッキ処理を行うことによって、エッチングマスクを形成するエッチングマスク形成工程をさらに含んでいてもよい。シードメタルは、ＮｉあるいはＮｉ合金の層を含んでいてもよい。
【発明の効果】
【０００９】
本発明に係る半導体装置の製造方法によれば、半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の平面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示すフロー図である。
【図３】第１の実施形態に係る半導体装置の製造方法を示すフロー図である。
【図４】図２（ｄ）の工程の詳細を説明するためのフロー図である。
【図５】図２（ｅ）〜図２（ｆ）の工程の詳細を説明するためのフロー図である。
【図６】図２（ｄ）の工程の変形例を説明するためのフロー図である。
【図７】比較例の製造方法で製造した半導体装置の観察結果を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための最良の形態を説明する。
【００１２】
（第１の実施形態）
図１は、半導体装置１００の平面図を示している。半導体装置１００において、複数のＦＥＴがゲート長方向に並列接続されている。各ソース電極１０１は、ゲート電極１０２およびドレイン電極１０３の上を跨ぐソースエアブリッジ１０４で接続され、外側のソースパッド１０５がビアホール１０６を介して裏面のＰＨＳ７０（第３図参照）と接続している。なお、各ゲート電極１０２は、ゲートパッド１０７に接続されており、各ドレイン電極１０３は、ドレインパッド１０８に接続されている。図１に示すスクライブライン１０９に沿って切断することによって、半導体装置１００がチップ化される。
【００１３】
図２（ａ）〜図２（ｆ）および図３（ａ）〜図３（ｄ）は、図１のウェハをＡ−Ｂ方向に切断したときの半導体装置１００の断面の製造フロー図を示している。図２（ａ）に示すように、ＳｉＣ基板１０を準備する。ＳｉＣ基板１０の第１主面にＧａＮ（窒化ガリウム）系半導体層１１が形成されている。本実施形態において、ＧａＮ系半導体層１１として、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等を選択することができる。本実施形態のＧａＮ系半導体層１１は、ＳｉＣ基板１０上にｉ−ＧａＮ、ｎ−ＡｌＧａＮ、ｎ−ＧａＮの順に積層された構成（いずれも図示せず）を有している。なお、ＳｉＣ基板１０とＧａＮ系半導体層１１との間には、ＧａＮ系の半導体以外の材料、例えばＡｌＮあるいはＡｌＧａＮ等からなるバッファ層を介在させることもできる。
【００１４】
ＳｉＣ基板１０の第１主面とは、活性領域、回路等が形成されている面である。図２（ａ）においては、ＳｉＣ基板１０の下面が第１主面に対応する。ＧａＮ系半導体層１１の膜厚は、例えば、１μｍ程度である。ＧａＮ系半導体層１１のＳｉＣ基板１０と反対側の面には、表面ソースパッド１２が形成されている。表面ソースパッド１２は、例えば、ＧａＮ系半導体層１１側からＮｉ（ニッケル）、Ａｕ（金）の順に設けられた構造を有する。
【００１５】
次に、図２（ｂ）に示すように、仮止剤３０を用いて支持基板２０とＳｉＣ基板１０とを真空熱圧着する。仮止剤としては、例えばワックスを用いることができる。なお、支持基板２０にＳｉＣ基板１０を圧着するのは、ＳｉＣ基板１０の保持性を高めるためである。
【００１６】
次いで、図２（ｃ）に示すように、所望のウェハ厚になるまで、ＳｉＣ基板１０の第２主面（第１主面と反対側の面）を研磨または研削する。本実施形態においては、ＳｉＣ基板１０のウェハ厚の狙い値を１５０μｍとする。
【００１７】
次に、図２（ｄ）に示すように、ＳｉＣ基板１０の第２主面において、表面ソースパッド１２と対向する領域に開口を有するシードメタル４０を形成する。シードメタル４０は、例えば、ＳｉＣ基板１０側からＮｉＣｒ（５０ｎｍ）、Ａｕ（２００ｎｍ）が順に設けられた構造を有する。その他に、シードメタル４０の材料としては、Ｎｉ、Ｔａ、Ｔｉ等も用いることができる。なお、加工性および基板との密着性を考慮すると、ＮｉＣｒがシードメタル４０に好ましい材料である。シードメタル４０は、例えば、スパッタリング等の成膜法を用いて成膜することができる。その後、シードメタル４０を用いてメッキによってエッチングマスク５０を形成する。エッチングマスク５０は、Ｃｕ（銅）またはＣｕ合金からなる。Ｃｕ合金として、例えば、ＣｕＭｏ（モリブデン）、ＣｕＷ（タングステン）等を用いることができる。エッチングマスク５０の膜厚は、例えば、１０μｍ程度である。図２（ｄ）の工程の詳細は、後述する。
【００１８】
次に、図２（ｅ）に示すように、ＳｉＣ基板１０に対してドライエッチング処理を施す。この場合のドライエッチングに、ＩＣＰエッチング装置等を用いることができる。エッチングガスとして、ＳＦ６を用いることができる。また、その他に、ＣＦ４ガス、ＮＦ３ガス等のフッ素系ガスを用いることができる。さらに、上記いずれかのフッ素系ガスにＯ２（酸素）ガスおよびＡｒ（アルゴン）ガスを混ぜたものを用いることができる。真空度は、例えば、０．１Ｐａ〜１０．０Ｐａ程度とすることができる。ＩＣＰエッチング装置の高密度プラズマ形成投入電力は、例えば、１００Ｗ〜３０００Ｗ程度とすることができる。ＩＣＰエッチング装置のバイアス電力は、例えば、１０Ｗ〜１０００Ｗ程度とすることができる。ドライエッチングによって、エッチングマスク５０の開口部のＳｉＣがエッチングされて、ビアホールが形成される。図２（ｅ）の工程の詳細は、後述する。
【００１９】
次いで、図２（ｆ）に示すように、エッチングマスク５０およびシードメタル４０を除去した後に、ＧａＮ系半導体層１１に対してエッチング処理を施す。それにより、表面ソースパッド１２が露出し、ＳｉＣ基板１０にビアホールが完成する。ＧａＮ系半導体層１１に対するエッチングには、例えばＩＣＰエッチング装置を用いることができる。ＧａＮ系半導体層１１に対するエッチングにおいては、エッチングガスとしてＳｉＣ基板１０へのドライエッチングと同様のエッチングガスを用いることができる。この場合、エッチングマスク５０およびＧａＮ系半導体層１１のエッチングガスを共通化することができるため、工程が簡略化される。ただし、フッ素系ガスはＧａＮへのエッチングレートがＳｉＣ基板１０に比べて低いため、ＧａＮ系半導体層１１に対するエッチングにおいては、ＳｉＣ基板１０に比べてＧａＮへのエッチングレートの高いＣｌ２（塩素）ガスを用いてもよい。つまり、ＳｉＣ基板１０およびＧａＮ系半導体層１１のエッチングにおいて、一方に比べてエッチングの選択比の高いエッチングガスを用いることで、ビアホールを効率よく形成することができる。また、その他の塩素系ガスとして、ＢＣｌ３、ＳｉＣｌ４等の塩素系ガスを用いてもよい。図２（ｆ）の工程の詳細は、後述する。
【００２０】
次に、図３（ａ）に示すように、ＳｉＣ基板１０の第２主面にスパッタリングによってシードメタル６０を成膜する。この場合、ＳｉＣ基板１０のビアホール内にもシードメタル６０が成膜される。シードメタル６０は、ＳｉＣ基板１０側からＮｉＣｒ（５０ｎｍ）、Ａｕ（２００ｎｍ）が順に設けられた構造を有する。その後、シードメタル６０をパターニングし、半導体装置１００ごとに分断する。次に、無電解メッキを実施し、このシードメタル６０の表面にＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓｉｎｋ）７０を形成する。ＰＨＳ７０として、例えば、Ａｕ（１μｍ〜４０μｍ）を用いることができる。
【００２１】
次いで、図３（ｂ）に示すように、支持基板２０および仮止剤３０からＳｉＣ基板１０を剥離する。ＳｉＣ基板１０の第１主面側に対して有機洗浄を行うことによって、表面ソースパッド１２の表面が洗浄される。次に、図３（ｃ）に示すように、ＳｉＣ基板１０の第２主面にダイサーテープ８０を貼り付け、回転によって上下を反転させる。その後、スクライブラインに沿ってＳｉＣ基板１０の厚み方向にダイシングする。それにより、図３（ｄ）に示すように、複数のチップ化された半導体装置１００が完成する。
【００２２】
図４（ａ）〜図４（ｅ）および図５（ａ）〜図５（ｃ）は、図２（ｄ）〜図２（ｆ）の工程の詳細を説明するためのフロー図である。以下、図４（ａ）〜図４（ｅ）および図５（ａ）〜図５（ｃ）を参照しつつ、図２（ｄ）〜図２（ｆ）の工程の詳細について説明する。
【００２３】
まず、図４（ａ）に示すように、ＳｉＣ基板１０の第２主面に、シードメタル４０を成膜する。この場合、シードメタル４０は、ＳｉＣ基板１０の側面にも形成される。次に、図４（ｂ）に示すように、シードメタル４０の第２主面において、表面ソースパッド１２に対向する領域にレジストマスク９０を形成する。なお、レジストマスク９０は、露光処理および現像処理を用いて形成することができる。
【００２４】
次いで、図４（ｃ）に示すように、レジストマスク９０によって覆われていないシードメタル４０の露出部分をシードメタルとして、メッキによってエッチングマスク５０を形成する。次に、図４（ｄ）に示すように、レジストマスク９０を除去する。その後、図４（ｅ）に示すように、レジストマスク９０の除去によって露出したシードメタル４０をエッチング処理によって除去する。
【００２５】
次に、図５（ａ）に示すように、ＳｉＣ基板１０に対してドライエッチング処理を施す。この場合、ＧａＮ系半導体層１１の全部または一部が残るように、ドライエッチング処理を施す。ただし、ＧａＮ系半導体層１１が露出する前にドライエッチング処理を停止することが好ましい。すなわち、ＳｉＣ基板１０の一部がＧａＮ系半導体層１１上に残存するようにドライエッチング処理を停止することが好ましい。ＣｕによるＧａＮ系半導体層１１への汚染がより抑制されるからである。
【００２６】
次いで、図５（ｂ）に示すように、エッチングマスク５０およびシードメタル４０を除去する。また、シードメタル４０は、除去しなくてもよい。他の工程（図３（ａ））において、シードメタル４０上にＰＨＳ７０を形成する場合に用いることができる。まず、エッチングマスク５０に対するエッチング処理において、エッチング液として熱濃硫酸あるいは硝酸等を用いる。エッチング時間は、５分程度である。その後、水洗処理を施し、スピンドライヤ等を用いて乾燥処理を施す。次に、シードメタル４０のＡｕに対するエッチング処理において、エッチング液としてＡｕ系エッチング液等を用いる。エッチング時間は、５分程度である。その後、水洗処理を施し、スピンドライヤ等を用いて乾燥処理を施す。次いで、シードメタル４０のＮｉＣｒに対するエッチング処理において、エッチング液として濃塩酸等を用いる。エッチング時間は、５分程度である。その後、水洗処理を施し、スピンドライヤ等を用いて乾燥処理を施す。
【００２７】
なお、Ｃｕのフッ化物は薬液に溶かすことができるため、図５（ａ）の工程においてビアホール内壁にＣｕのフッ化物の残渣物が付着していたとしても、図５（ｂ）のエッチング処理によって除去される。次に、図５（ｃ）に示すように、ＧａＮ系半導体層１１に対してエッチング処理を施す。この場合、ビアホールに残存するＳｉＣが除去された後にＧａＮ系半導体層１１がエッチングされる。
【００２８】
なお、ＧａＮ系半導体層１１へのエッチング工程で用いるエッチングガスがＣｕに対してエッチング能力を有していれば、エッチングマスク５０のエッチング工程とＧａＮ系半導体層１１のエッチング工程とを同一工程で行うことができる。例えば、ＧａＮに比較してＣｕに対して高いエッチングレートを有するエッチングガスを用いることによって、ＧａＮ系半導体層１１の露出前にエッチングマスク５０を除去し、その後にＧａＮ系半導体層１１に対してエッチングすることができる。この場合、工程が簡略化される。
【００２９】
本実施形態においては、フッ素系ガスを用いたドライエッチングの際、エッチングマスクの上面はＣｕで構成され、Ｎｉはその側面に露出するのみとなる。このため、薬液に溶けにくいＮｉフッ化物のビアホール内壁への付着を抑制することができる。なお、エッチングマスク５０を構成するＣｕのフッ化物がビアホール内壁に付着することが考えられる。しかしながら、Ｃｕのフッ化物は、Ｎｉフッ化物に比べて容易に除去できるため、その後の薬液処理の工程や、引き続いて行われるＧａＮ系半導体層１１のエッチング工程の際にＣｕのフッ化物の残留は効果的に抑制される。したがって、ビアホール内壁の残渣物の残留を抑制することができる。
【００３０】
また、ＧａＮ系半導体層１１のエッチングの際には、エッチングマスク５０が除去されている。それにより、ＣｕによるＧａＮ系半導体層１１への汚染が抑制される。その結果、半導体装置１００のデバイス特性不良、信頼性不良等を抑制することができる。
【００３１】
以上のことから、本実施形態に係る半導体装置の製造方法によれば、ビアホール内壁の残渣物の残留を抑制することができるとともに、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる。
【００３２】
（変形例）
図６（ａ）〜図６（ｆ）は、図４（ａ）〜図４（ｅ）の工程の変形例を示すフロー図である。以下、図６（ａ）〜図６（ｆ）を参照しつつ、図４（ａ）〜図４（ｅ）の変形例について説明する。
【００３３】
まず、図６（ａ）に示すように、ＳｉＣ基板１０の第２主面に、シードメタル４０を成膜する。この場合、シードメタル４０は、ＳｉＣ基板１０の側面にも形成される。次に、図６（ｂ）に示すように、シードメタル４０の第２主面に、表面ソースパッド１２と対向する領域に開口を有するレジストマスク９０ａを形成する。なお、レジストマスク９０ａは、露光処理および現像処理を用いて形成することができる。次に、図６（ｃ）に示すように、レジストマスク９０ａによって覆われていないシードメタル４０の露出部分に対してエッチング処理を施す。
【００３４】
その後、図６（ｄ）に示すように、レジストマスク９０ａを除去することによって、表面ソースパッド１２と対向する領域に開口を有するシードメタル４０が形成される。次に、図６（ｅ）に示すように、シードメタル４０をシードメタルとして、メッキによってＣｕからなるエッチングマスク５０を形成する。図６（ｆ）は、シードメタル４０の開口部分の拡大図である。図６（ｆ）に示すように、シードメタル４０の露出する部分はエッチングマスク５０を構成するＣｕによって覆われる。
【００３５】
図６（ａ）〜図６（ｅ）の工程では、シードメタル４０のパターニングを行った後に、エッチングマスク５０の材料（Ｃｕ）をメッキ成長している。図４（ａ）〜図４（ｅ）の工程では、エッチングマスク５０の形成後、レジストマスク９０の除去や、シードメタル４０の除去工程が続くので、これら工程を実施する装置がエッチングマスク５０の材料であるＣｕで汚染される場合がある。しかしながら、本実施形態においては、エッチングマスク５０を形成した時点でマスクが完成するので、図４（ａ）〜図４（ｅ）の実施形態に比較して、プロセス装置のＣｕ汚染を抑制することができる。その結果、半導体装置１００のデバイス特性不良、信頼性不良等を抑制することができる。
【００３６】
また、図６（ｆ）に示すようにシードメタル４０がエッチングマスク５０によって覆われることから、ＳｉＣ基板１０へのドライエッチング処理の際に、シードメタル４０のＮｉ成分とフッ素系ガスとの反応が抑制される。それにより、Ｎｉフッ化物の残渣物の残留をより抑制することができる。
【実施例】
【００３７】
以下、上記実施形態に係る半導体装置の製造方法に従って半導体装置を製造し、その信頼性を調べた。
【００３８】
（実施例）
実施例においては、第１の実施形態の変形例に係る半導体装置の製造方法に従って半導体装置を製造した。エッチングマスク５０として、シードメタル４０上にメッキ形成されたＣｕマスク（１０μｍ）を用いた。シードメタル４０として、Ａｕ（２００ｎｍ）／ＮｉＣｒ（５０ｎｍ）を用いた。
【００３９】
図２（ｅ）の工程におけるドライエッチング処理の条件は、下記の通りである。ドライエッチング装置には、ＩＣＰエッチング装置を用いた。エッチングガスとして、ＳＦ６ガスを用いた。真空度は、０．１Ｐａ〜１０．０Ｐａとした。ＩＣＰエッチング装置の高密度プラズマ形成投入電力は、１００Ｗ〜３０００Ｗとした。ＩＣＰエッチング装置のバイアス電力は、１０Ｗ〜１０００Ｗとした。また、図２（ｅ）の工程においては、ＧａＮ系半導体層１１の露出前にドライエッチング処理を停止した。
【００４０】
エッチングマスク５０に対するエッチング処理においては、エッチング液として硝酸を用いた。シードメタル４０のＡｕに対するエッチング処理においては、エッチング液としてＡｕ系エッチング液を用いた。シードメタル４０のＮｉＣｒに対するエッチング処理においては、エッチング液として濃塩酸を用いた。
【００４１】
（比較例）
比較例においては、エッチングマスク５０の代わりにニッケルからなるエッチングマスクを用いた。図２（ｅ）および図２（ｆ）の工程におけるエッチング条件は、実施例と同様である。
【００４２】
図７（ａ）は、比較例の製造方法で製造した半導体装置のビアホール内壁のＳＥＭ（走査型電子顕微鏡）写真である。図７（ａ）に示すように、比較例においては、ビアホール内壁に残渣物が付着していることがわかる。この残渣物に対してＸ線回折測定を行ったところ、Ｎｉフッ化物が検出された。したがって、比較例の製造方法ではニッケルが残渣物として残留することがわかった。これに対して、実施例においては、残渣物がほとんど確認されなかった。これは、ＧａＮ系半導体層１１のエッチング処理等によって残渣物が薬液に溶けたからであると考えられる。
【００４３】
ビアホール内壁に残渣物が残留していると、ビアホールの内壁とＰＨＳ７０との密着が悪くなり、温度変化に伴うビアホール内のＰＨＳ７０の熱膨張・熱収縮に起因して表面ソースパッド１２が変形および断線する。そこで、表面ソースパッド１２を顕微鏡で観察した。図７（ｂ）は、比較例の製造方法で製造した半導体装置の表面ソースパッド１２の表面側の金属顕微鏡写真である。図７（ｂ）に示すように、ビアホールの輪郭が線で確認された。これは、表面ソースパッド１２が変形および断線したからであると考えられる。図７（ｃ）は、比較例の製造方法で製造した半導体装置の表面ソースパッド１２のＳＥＭ写真である。図７（ｃ）に示すように、表面ソースパッド１２がビアホール側に陥落、断線している箇所が確認された。この陥落、断線は、ＰＨＳ７０の熱膨張・熱収縮に起因すると考えられる。
【００４４】
次に、温度サイクル試験（−６５℃〜１５０℃ ５００サイクル）を行った試作チップの表面ソースパッドを観察することによって、表面ソースパッド１２の断線発生箇所の個数を調べた。実施例および比較例のいずれにおいても、３００個の表面ソースパッド１２を観察した。下記表１は、観察結果を示す。
【００４５】
【表１】
【００４６】
表１に示すように、比較例においては、３００個の表面ソースパッドのうち２６１個の表面ソースパッドで断線が確認された。これに対して、実施例においては、表面ソースパッド１２の断線は確認されなかった。この結果から、実施例に係る製造方法を用いることによって、半導体装置のビアホールにおける残渣物の残留を抑制することができることがわかった。
【００４７】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４８】
１０ ＳｉＣ基板
１１ ＧａＮ系半導体層
１２ 表面ソースパッド
２０ 支持基板
３０ 仮止剤
４０ シードメタル
５０ エッチングマスク
６０ シードメタル
７０ ＰＨＳ
８０ ダイサーテープ
９０ レジストマスク
１００ 半導体装置
【特許請求の範囲】
【請求項１】
ＧａＮ系半導体層が設けられたＳｉＣ基板の第１主面の反対側の第２主面上に、ＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスクを形成する工程と、
前記エッチングマスクを利用したドライエッチングを実施し、底部の厚さ方向に前記ＧａＮ系半導体層が残存したビアホールを形成する第１エッチング工程と、
前記第１エッチング工程の後に前記エッチングマスクを除去する除去工程と、
前記除去工程の後に前記残存したＧａＮ系半導体層に対してドライエッチングを実施する第２エッチング工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１エッチング工程において、前記ＧａＮ系半導体層が露出する前に前記ドライエッチング処理を停止することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１エッチング工程において、前記ＧａＮ系半導体層に比べて前記ＳｉＣ基板のエッチングレートが高く、
前記第２のエッチング工程において、前記ＳｉＣ基板に比べて前記ＧａＮ系半導体層のエッチングレートが高いことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１エッチング工程において、フッ素系ガスをエッチングガスとして用い、
前記第２エッチング工程において、塩素系ガスをエッチングガスとして用いることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第２エッチング工程を前記除去工程と同一のエッチング工程で行うことを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ＳｉＣ基板の前記第２主面に所定のパターンを有するメタル層をシードメタルとしてメッキ処理を行うことによって、前記エッチングマスクを形成するエッチングマスク形成工程をさらに含むことを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記シードメタルは、ＮｉあるいはＮｉ合金の層を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１】
ＧａＮ系半導体層が設けられたＳｉＣ基板の第１主面の反対側の第２主面上に、ＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスクを形成する工程と、
前記エッチングマスクを利用したドライエッチングを実施し、底部の厚さ方向に前記ＧａＮ系半導体層が残存したビアホールを形成する第１エッチング工程と、
前記第１エッチング工程の後に前記エッチングマスクを除去する除去工程と、
前記除去工程の後に前記残存したＧａＮ系半導体層に対してドライエッチングを実施する第２エッチング工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１エッチング工程において、前記ＧａＮ系半導体層が露出する前に前記ドライエッチング処理を停止することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１エッチング工程において、前記ＧａＮ系半導体層に比べて前記ＳｉＣ基板のエッチングレートが高く、
前記第２のエッチング工程において、前記ＳｉＣ基板に比べて前記ＧａＮ系半導体層のエッチングレートが高いことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１エッチング工程において、フッ素系ガスをエッチングガスとして用い、
前記第２エッチング工程において、塩素系ガスをエッチングガスとして用いることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第２エッチング工程を前記除去工程と同一のエッチング工程で行うことを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ＳｉＣ基板の前記第２主面に所定のパターンを有するメタル層をシードメタルとしてメッキ処理を行うことによって、前記エッチングマスクを形成するエッチングマスク形成工程をさらに含むことを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記シードメタルは、ＮｉあるいはＮｉ合金の層を含むことを特徴とする請求項６記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−７７４３４（Ｐ２０１１−７７４３４Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２９５０８（Ｐ２００９−２２９５０８）
【出願日】平成２１年１０月１日（２００９．１０．１）
【出願人】（０００１５４３２５）住友電工デバイス・イノベーション株式会社 (291)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年１０月１日（２００９．１０．１）
【出願人】（０００１５４３２５）住友電工デバイス・イノベーション株式会社 (291)
【Ｆターム（参考）】
[ Back to top ]