半導体装置及びその製造方法
【課題】放熱性に優れ、高周波高出力で使用可能な、化合物半導体高電子移動度トランジスタを提供する。
【解決手段】支持基板２０の第１の主表面２０ａ上に、チャネル層４０及びバリア層５０が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極６２が形成された領域を含む、支持基板の領域部分が金属部２２であり、ドレイン電極６４が形成された領域を含む、支持基板の他の領域部分がシリコン部２４で構成される。
【解決手段】支持基板２０の第１の主表面２０ａ上に、チャネル層４０及びバリア層５０が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極６２が形成された領域を含む、支持基板の領域部分が金属部２２であり、ドレイン電極６４が形成された領域を含む、支持基板の他の領域部分がシリコン部２４で構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、特に、化合物半導体高電子移動度トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
図１３を参照して、ヘテロ接合型電界効果トランジスタについて説明する。図１３は、ヘテロ接合型電界効果トランジスタを説明するための概略図であって、主要部の切断端面を示している。
【０００３】
ヘテロ接合型電界効果トランジスタ１１０は、支持基板１２０上に、バッファ層１３０、電子走行（チャネル）層１４０であるＧａＮ層と、電子供給（バリア）層１５０であるＡｌＧａＮ層とが順次に積層されて構成されている。ヘテロ接合型電界効果トランジスタ１１０は、電子供給層１５０であるＡｌＧａＮ層と、電子走行層１４０であるＧａＮ層のヘテロ構造を有している。電子走行層１４０と電子供給層１５０の境界面であるヘテロ界面１４２に形成される２次元電子ガス（２ＤＥＧ）が高濃度であり、及び、電子移動度も高いので、ヘテロ接合型電界効果トランジスタは、高電子移動度トランジスタとして良好な特性を示す。以下、ＡｌＧａＮ／ＧａＮヘテロ構造を有するヘテロ接合型電界効果トランジスタである高電子移動度トランジスタを、ＧａＮ−ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）と称することもある。
【０００４】
電子供給層１５０の上側表面１５２上には、オーミック接合で形成されたソース電極１６２及びドレイン電極１６４と、ショットキー接合で形成されたゲート電極１６０とが設けられている。また、電子供給層１５０の上側表面１５２上には、表面保護膜１７０及び１７２が形成されている。
【０００５】
窒化ガリウム（ＧａＮ）の単結晶基板は、高価であり、また、基板サイズも小さいものしか入手できない。このため、ＧａＮ系の半導体装置を製造するにあたっては、通常、支持基板１２０として、他の材質で形成された異種材料基板を用いて、この異種材料基板上にＧａＮなどの窒化物半導体薄膜を成長させる。異種材料基板として、例えば、シリコン（Ｓｉ）基板、シリコンカーバイド（ＳｉＣ）基板、サファイア基板などが用いられる。
【０００６】
ＧａＮ−ＨＥＭＴを動作させると、ドレイン−ゲート間（図１３中、Ｉで示す。）の箇所で、発熱することが知られている。特に、ＧａＮ−ＨＥＭＴを高周波大電力動作させると、発熱により、ＧａＮ−ＨＥＭＴの温度は、２００℃付近もしくはそれ以上の温度にまで上昇し、動作性能の低下をもたらすことがある。
【０００７】
図１４を参照して、発熱による動作性能の低下について説明する。図１４（Ａ）及び（Ｂ）は、ＧａＮ−ＨＥＭＴの、発熱による動作性能の低下について説明するための図である。図１４（Ａ）は、発熱がなく、ＧａＮ−ＨＥＭＴが理想的に動作している場合を示している。図１４（Ｂ）は、発熱があり、ＧａＮ−ＨＥＭＴの動作性能が低下している場合を示している。図１４（Ａ）及び（Ｂ）は、横軸にドレイン電圧Ｖｄ［Ｖ］を取って示し、縦軸にドレイン電流Ｉｄ［Ａ］を取って示している。
【０００８】
ＧａＮ−ＨＥＭＴが理想的に動作している場合、図１４（Ａ）に示される、例えばゲート電圧Ｖｇが２［Ｖ］における特性をみると、ピンチオフ状態が明瞭に現れており（図１４（Ａ）中、Ｉで示す部分）、飽和領域（図１４（Ａ）中、ＩＩで示す部分）でドレイン電流Ｉｄが一定になっている。
【０００９】
一方、発熱により動作性能が低下している場合は、図１４（Ｂ）に示すように、飽和領域（図１４（Ｂ）中、ＩＩＩで示す部分）で、ドレイン電流Ｉｄが減少する。この理由について説明する。
【００１０】
ＧａＮ−ＨＥＭＴの性能指数の１つである電子移動度μ［ｃｍ２／Ｖ・ｓ］は、温度Ｔ［Ｋ］の３／２乗に反比例する。すなわち、電子移動度μと温度Ｔには、μ∝１／Ｔ３／２の関係がある。例えば、温度Ｔが３００Ｋのときに、電子移動度μが１０００［ｃｍ２／Ｖ・ｓ］であるＧａＮ−ＨＥＭＴについて、動作時の温度Ｔが５００Ｋになると、電子移動度μは、約４６５［ｃｍ２／Ｖ・ｓ］となる。すなわち、動作時の温度Ｔが５００Ｋになると、電子移動度μは、温度Ｔが３００Ｋの場合に比べて半分以下となる。このため、ＧａＮ−ＨＥＭＴの放熱性が悪い場合、電子移動度μの低下が、ドレイン電流Ｉｄの減少をもたらす。従って、特に高出力用途で使用されるＧａＮ−ＨＥＭＴには、優れた放熱性が望まれる。
【００１１】
ＳｉＣ基板やサファイア基板に対し、Ｓｉ基板は、直径３００ｍｍの大口径基板の入手が可能であるなど、コストの低減化が見込まれ、また、Ｓｉ基板上への結晶成長技術も大幅に向上してきている。しかしながら、支持基板としてＳｉ基板を備えるＧａＮ−ＨＥＭＴは、放熱性が悪く、動作時に温度が２００℃程度もしくはそれ以上に上昇することがあるので、動作性能が劣化する。
【００１２】
放熱性を考えると、支持基板として、熱伝導率がＳｉ基板の３倍程度であるＳｉＣ基板が好ましい。しかし、ＳｉＣ基板の入手コストは、Ｓｉ基板の５０倍以上と高く、また、大口径化が困難であるため、量産化によるコストダウンも難しい。一方、サファイア基板は、ＳｉＣ基板に比べて安価であるが、Ｓｉ基板に比べると、入手コストは２倍以上である。また、熱伝導率がＳｉ基板の０．２倍程度と放熱性で劣る。
【００１３】
また、放熱性の高さから、支持基体としての窒化アルミニウム（ＡｌＮ）上に、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成する技術も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−３１０６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、支持基体としてのＡｌＮは、ＳｉＣ基板と同様、コストが高く、大口径化の技術は未熟である。このため、支持基体としてＡｌＮを有するＧａＮ−ＨＥＭＴの実用化には、至っていない。
【００１６】
そこで、この出願に係る発明者らが鋭意研究を行ったところ、支持基板の一部の領域部分を、めっきされた金属部とし、他の部分をシリコン部とすることで、放熱性に優れた支持基板を、安価で容易に形成できることを見出した。
【００１７】
例えば、シリコン（Ｓｉ）の熱伝導率が約１．５［Ｗ／ｃｍ・Ｋ］であるのに対し、熱伝導性の良い金属として、例えば、銅（Ｃｕ）を挙げると、その熱伝導率は、約４．０［Ｗ／ｃｍ・Ｋ］である。従って、支持基板をシリコン部と金属部とで構成することにより、支持基板全体をシリコンで構成するのに比べて、放熱性に優れる支持基板を得ることができる。
【００１８】
なお、支持基板全体を熱伝導性の良い金属で形成すると、放熱性がより優れたものになるが、ドレイン電流Ｉｄに支持基板内を流れる成分が存在することによるピンチオフ特性の劣化など、性能劣化の要因となりうる。
【００１９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、放熱性に優れる、化合物半導体高電子移動度トランジスタとその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上述した目的を達成するために、この発明の半導体装置は、支持基板の第１の主表面上に、チャネル層及びバリア層が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極が形成された領域を含む、支持基板の領域部分が金属部であり、ドレイン電極が形成された領域を含む、支持基板の他の領域部分がシリコン部で構成される。
【００２１】
また、この発明の半導体装置の製造方法は、以下の工程を備えている。先ず、シリコン基板の第１の主表面上に、バッファ層、チャネル層及びバリア層を順次に積層した後、バリア層上に、ゲート電極、ソース電極及びドレイン電極を形成して、化合物半導体高電子移動度トランジスタを構成する。次に、ソース電極が形成された領域を含む、シリコン基板の領域部分を除去し、かつ、ドレイン電極が形成された領域を含む、シリコン基板の他の領域部分を残存させる。次に、シリコン基板の領域部分が除去された領域に、電界メッキにより金属部を形成する。
【発明の効果】
【００２２】
この発明の半導体装置によれば、支持基板が、シリコン部と、熱伝導率の大きい金属部で構成されるので、支持基板としてシリコン基板を用いる場合に比べて、放熱性に優れる。また、金属部は、ソース電極が形成された領域に設けられ、シリコン部は、ドレイン電極が形成された領域に設けられる。このため、ドレイン電流に支持基板内を流れる電流成分がなくなり、良好なピンチオフ特性が得られる。
【図面の簡単な説明】
【００２３】
【図１】半導体装置を説明するための概略図である。
【図２】金属部の大きさと、放熱性の関係について説明するための模式図である。
【図３】支持基板を全て金属部とした場合の動作特性を示す図である。
【図４】支持基板が全て金属部で構成される場合の、ソース−ドレイン間の電流成分について説明するための模式図である。
【図５】支持基板とドレイン電極の間で起こる絶縁破壊について説明するための模式図である。
【図６】絶縁破壊を防ぐための、設計手法を説明するための模式図である。
【図７】ゲート電極と金属部の間に発生するキャパシタンスＣｇｓについて説明する図である。
【図８】ゲート−金属部間のキャパシタンスＣｇｓと遮断周波数ｆＴの関係を示す図である。
【図９】遮断周波数ｆＴの低下を防ぐための、設計手法を説明するための模式図である。
【図１０】金属部の大きさと、放熱性の関係について説明するための模式図である。
【図１１】この発明の支持基板の構成を、櫛型デバイスに適用した例を示す図である。
【図１２】ＧａＮ−ＨＥＭＴの製造方法を説明するための工程図である。
【図１３】ヘテロ接合型電界効果トランジスタを説明するための概略図である。
【図１４】ＧａＮ−ＨＥＭＴの、発熱による動作性能の低下について説明するための図である。
【発明を実施するための形態】
【００２４】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２５】
（半導体装置の構造）
図１を参照して、この発明の半導体装置について説明する。図１は、半導体装置を説明するための概略図であって、主要部の切断端面を示している。
【００２６】
この発明の半導体装置の実施形態によれば、半導体装置１０は、支持基板２０の第１の主表面２０ａ上に、バッファ層３０と、電子走行（チャネル）層４０であるＧａＮ層と、電子供給（バリア）層５０であるＡｌＧａＮ層とが順次に積層されて構成されている。この半導体装置１０は、電子供給層５０であるＡｌＧａＮ層と、電子走行層４０であるＧａＮ層のヘテロ構造を有している。電子走行層４０と電子供給層５０の境界面であるヘテロ界面４２に形成される２次元電子ガス（２ＤＥＧ）が高濃度であり、及び、電子移動度μも高いので、高電子移動度トランジスタとして良好な特性を示す。以下、ＡｌＧａＮ／ＧａＮヘテロ構造を有するヘテロ接合型電界効果トランジスタである半導体装置１０を、ＧａＮ−ＨＥＭＴと称することもある。
【００２７】
電子供給層５０上には、オーミック接合で形成されたソース電極６２及びドレイン電極６４と、ショットキー接合で形成されたゲート電極６０とが設けられている。電子供給層５０の上側表面５２上には、表面保護膜７０及び７２が形成されている。
【００２８】
ソース電極６２が形成された領域を含む、支持基板２０の領域部分が金属部２２で構成される。また、ドレイン電極６４が形成された領域を含む、支持基板２０の他の領域部分がシリコン部２４で構成される。
【００２９】
シリコン（Ｓｉ）の熱伝導率は、１．５［Ｗ／ｃｍ・Ｋ］であり、金属部２２を銅（Ｃｕ）めっきにより形成する場合、金属部２２の熱伝導率は、４．０［Ｗ／ｃｍ・Ｋ］である。図２を参照して、金属部２２の大きさと、放熱性の関係について説明する。図２は、金属部２２の大きさと、放熱性の関係について説明するための模式図である。
【００３０】
図２（Ａ）は、１組のゲート電極６０、ソース電極６２及びドレイン電極６４を有するＧａＮ−ＨＥＭＴ１０の、主要部の切断端面を示している。支持基板２０は、二分されていて、一方が銅めっきにより形成された金属部２２であり、他方がシリコン部２４である。金属部２２は、ソース電極６２側に設けられていて、シリコン部２４は、ドレイン電極６４側に設けられている。ソース電極６２側の端面２２ａを基準に取り、ソース電極６２側の端面２２ａから、金属部２２とシリコン部２４の境界までの距離をｘとする。なお、金属部２２の大きさは、この距離ｘに対応して定まる。また、ＧａＮ−ＨＥＭＴ１０の、ソース電極６２側の端面２２ａから、ドレイン電極６４側の端面２４ａまでの距離をＬとする。
【００３１】
図２（Ｂ）は、横軸に金属部２２の大きさとして、ソース電極６２側の端面２２ａから、金属部２２とシリコン部２４の境界までの距離ｘを取って示し、縦軸に熱伝導率を取って示している。
【００３２】
銅めっきで形成された金属部２２が大きいほど、すなわち、ソース電極６２側の端面２２ａから金属部２２とシリコン部２４の境界までの距離ｘが大きいほど、支持基板２０の熱伝導率は高くなる。ｘ＝０の場合、すなわち、支持基板２０が全てシリコン部であって、金属部を有しない場合は、支持基板２０の熱伝導率は、シリコンの熱伝導率（１．５［Ｗ／ｃｍ・Ｋ］）に等しくなる。また、ｘ＝Ｌの場合、すなわち、支持基板２０が全て金属部であって、シリコン部を有しない場合は、支持基板２０の熱伝導率は銅の熱伝導率（４．０［Ｗ／ｃｍ・Ｋ］）に等しくなる。
【００３３】
ＧａＮ−ＨＥＭＴの放熱性を最大限に向上させるためには、支持基板２０を全て金属部として、シリコン部を備えない構成にするのが良い。しかし、支持基板２０を全て金属部とすると、良好な動作特性を示さない。図３は、支持基板を全て金属部とした場合の動作特性を示す図である。図３は、横軸にドレイン電圧Ｖｄ［Ａ］を取って示し、縦軸に、ドレイン電流Ｉｄ［Ａ］を取って示している。図３に示されるように、支持基板２０を全て金属部とすると、良好なピンチオフ特性が得られない。
【００３４】
この理由について、図４を参照して説明する。図４は、支持基板２１が全て金属部で構成されるＧａＮ−ＨＥＭＴ１１の、ソース−ドレイン間の電流成分について説明するための模式図である。支持基板２１が全て金属部で構成される場合、ドレイン電流Ｉｄに、チャネル層４０であるＧａＮ層を流れる通常の電流成分（図４中、矢印Ｉで示す。）だけでなく、金属部で構成された支持基板２１を流れる電流成分（図４中、矢印ＩＩで示す。）が存在してしまう。この場合、ゲート制御によらず、ソース−ドレイン間を流れる電流成分（ＩＩ）が存在することになる。この電流成分（ＩＩ）の大きさは、ソース−ドレイン間の電位差により定まる。従って、良好なピンチオフ特性が得られない。
【００３５】
また、支持基板２１を全て金属部とすると、金属部で構成された支持基板２１とドレイン電極６４の間で、絶縁破壊が起こる場合がある。図５は、支持基板とドレイン電極の間で起こる絶縁破壊について説明するための模式図である。
【００３６】
金属部で構成された支持基板２１とドレイン電極６４の間隔が小さくなると、ゲート電極６０とドレイン電極６４の間隔で定まる耐圧よりも低い電圧で、支持基板２１とドレイン電極６４の間で絶縁破壊（図５中、Ｉで示す。）が起こりうる。ＧａＮの絶縁破壊電界は、３．３ＭＶ／ｃｍなので、例えば、チャネル層４０であるＧａＮ層の厚みが３μｍであるならば、ドレイン電極６４の電位が９９０Ｖより大きくなると、ＧａＮ層の絶縁破壊電界を超えてしまう。
【００３７】
なお、高出力デバイスとして、ＧａＮ−ＨＥＭＴを使用する場合、６００Ｖ以上の耐圧が求められるが、さまざまな要因により、支持基板２１とドレイン電極６４の間の耐圧が低下し、６００Ｖ以下の電圧でも、支持基板２１とドレイン電極６４の間で絶縁破壊が起こってしまうこともある。
【００３８】
図６を参照して、絶縁破壊を防ぐための、設計手法について説明する。図６は、絶縁破壊を防ぐための、設計手法を説明するための模式図である。
【００３９】
この絶縁破壊を防ぐために、ドレイン電極６４と金属部２２との間の距離ｒ１を、ドレイン電極６４とゲート電極６０の間の距離ｒｇｄよりも大きくするのが良い。このように設計すると、ドレイン電極６４と金属部２２の間に生じる電界は、ドレイン電極６４とゲート電極６０の間に生じる電界よりも小さくなるので、金属部２２とドレイン電極６４の間での絶縁破壊の抑制に効果的である。
【００４０】
なお、所望の耐圧が得られるのであれば、ドレイン電極６４と金属部２２との間の距離ｒ１を、ドレイン電極６４とゲート電極６０の間の距離ｒｇｄより小さくしても良い。
【００４１】
また、マイクロ波などの高周波でＧａＮ−ＨＥＭＴを動作させる場合は、ゲート電極６０と金属部２２の間に発生するキャパシタンス（ゲート−支持基板間容量）Ｃｇｓにより、性能が劣化する場合がある。図７は、ゲート電極６０と金属部２２の間に発生するキャパシタンスＣｇｓを示している。
【００４２】
マイクロ波などの高周波帯でＧａＮ−ＨＥＭＴを動作させる際の、ＧａＮ−ＨＥＭＴの性能を示す指数の１つである遮断周波数ｆＴ［Ｈｚ］は、ゲート電極６０と金属部２２との間に発生するキャパシタンス（Ｃｇｓ）に反比例する。すなわち、遮断周波数ｆＴとキャパシタンスＣｇｓには、ｆＴ＝ｇｍ／（２π・Ｃｇｓ）の関係がある。ここで、ｇｍは、相互コンダクタンスを示す。図８を参照して、ゲート−支持基板間容量Ｃｇｓと遮断周波数ｆＴの関係について説明する。図８は、キャパシタンスＣｇｓと遮断周波数ｆＴの関係を示す図である。図８では、横軸に、キャパシタンスＣｇｓ［Ｆ］を取って示し、縦軸に、遮断周波数ｆＴ［Ｈｚ］を取って示している。
【００４３】
図８に示すように、キャパシタンスＣｇｓが増加すると、遮断周波数ｆＴが減少してしまう。また、ゲート電極６０−金属部２２間のキャパシタンスＣｇｓは、ゲート電極６０と金属部２２間の距離ｒ２に反比例するので、距離ｒ２が小さいほど、キャパシタンスＣｇｓが増加し、遮断周波数ｆＴの減少につながる。
【００４４】
図９を参照して、遮断周波数ｆＴの低下を防ぐための、設計手法について説明する。図９は、遮断周波数ｆＴの低下を防ぐための、設計手法を説明するための模式図である。
【００４５】
遮断周波数ｆＴの低下を抑制するには、ゲート電極６０と金属部２２との間の距離ｒ２を、ソース電極６２とゲート電極６０の間の距離ｒｇｓよりも大きくするのが良い。このように設計すると、ゲート電極６０と金属部２２の間に生じるキャパシタンスＣｇｓは、ソース電極６２とゲート電極６０の間に生じるキャパシタンスよりも小さくなる。従って、遮断周波数ｆＴの低下の抑制に効果的である。
【００４６】
なお、マイクロ波帯よりも低い周波数帯域で使用する場合など、遮断周波数ｆＴの低下の影響が小さい場合には、ゲート電極６０と金属部２２との間の距離ｒ２を、ソース電極６２とゲート電極６０の間の距離ｒｇｓより小さくしても良い。
【００４７】
図１０を参照して、金属部の大きさと、放熱性の関係について説明する。
【００４８】
図１０（Ａ）は、図２（Ａ）と同様に、１組のゲート電極６０、ソース電極６２及びドレイン電極６４を有するＧａＮ−ＨＥＭＴ１０の、主要部の切断端面を示している。図１０（Ｂ）は、横軸に金属部２２の大きさとして、ソース電極６２側の端面２２ａから、金属部２２とシリコン部２４の境界までの距離ｘを取って示し、縦軸に熱伝導率を取って示している。
【００４９】
熱伝導率の観点からは、金属部２２は大きければ良く、支持基板全体を金属部とするのが良い。一方、遮断周波数や絶縁破壊耐圧の低下を防ぐ観点からは、ゲート電極６０やドレイン電極６４と、金属部２２との間の距離は大きい方が良い。すなわち、金属部２２は小さい方が良い。そこで、金属部２２の大きさは、熱伝導率と、素子性能とのトレードオフにより定められる。
【００５０】
ドレイン電極６４が形成された領域を含む、支持基板２０の領域部分をシリコン部２４とし、それ以外の領域部分を金属部２２とすると、ピンチオフ特性の劣化を抑制できる。また、金属部２２とドレイン電極６４の距離ｒ１を、ゲート−ドレイン電極間距離ｒｇｄよりも大きくする（図１０中、Ｉ（ｒ１＞ｒｇｄ）で示す）と、絶縁破壊耐圧の低下を抑制することができ、６００Ｖ以上の電圧がドレイン電極６４に印加されるような高出力用途でも、素子破壊を抑えることができる。
【００５１】
また、金属部２２とゲート電極６０の距離ｒ２を、ゲート−ソース電極間距離ｒｇｓよりも大きくする（図１０中、ＩＩ（ｒ２＞ｒｇｓ）で示す）と、遮断周波数ｆＴの低下を抑制することができ、マイクロ波帯で用いられる高周波デバイスとして使用することができる。
【００５２】
このように、ゲート電極６０と金属部２２の間の距離ｒ２を、ゲート電極６０とソース電極６２の距離ｒｇｓよりも大きくすると、高周波高出力デバイスとしての使用に適する。また、ドレイン電極６４と金属部２２の間の距離ｒ１を、ゲート電極６０とドレイン電極６４の距離よりも大きくすると、放熱性により優れ、高出力デバイスとしての使用に適する。
【００５３】
なお、上述の実施形態では、１組のゲート電極６０、ソース電極６２及びドレイン電極６４を有するＧａＮ−ＨＥＭＴ１０について説明したが、櫛型のデバイスに適用することもできる。
【００５４】
図１１は、この発明の支持基板の構成を、櫛型デバイスに適用した例を示す図である。図１１（Ａ）は、櫛型デバイスの平面図である。また、図１１（Ｂ）は、図１１（Ａ）のＡ−Ａ´線に沿って切った面を示している。
【００５５】
支持基板２６上に、バッファ層３１、チャネル層４１及びバリア層５１が順次に設けられ、バリア層５１上に、櫛型のゲート電極６１と、ゲート電極６１を挟む位置に、ソース電極６３及びドレイン電極６５が形成されている。また、バリア層５１上には、表面保護膜７１が設けられている。
【００５６】
ここでは、支持基板２６の、ソース電極６３が形成された領域部分を金属部２３として、それ以外の領域部分を、シリコン部２５としている。この支持基板２６以外の構成要素については、任意好適な従来周知の構造にすることができるので、ここでは、詳細な説明を省略する。
【００５７】
また、支持基板２６の裏面側には接地電極６６が設けられているが、この接地電極６６は、金属部２３と一体に形成することができる。
【００５８】
（半導体装置の製造方法）
図１２を参照して、この実施の形態の半導体装置の製造方法について説明する。図１２（Ａ）〜（Ｄ）は、半導体装置として、ＧａＮ−ＨＥＭＴの製造方法を説明するための工程図であって、それぞれの製造工程段階で得られた構造体の主要部の断面の切り口を示している。
【００５９】
先ず、シリコン基板１２０を用意する。シリコン基板１２０の第１の主表面１２０ａ上に、バッファ層３０、チャネル層４０及びバリア層５０を順次にエピタキシャル成長させる。次に、バリア層５０の上側表面５２上に表面保護膜７０を堆積する。表面保護膜７０は、例えば、任意好適な条件の、公知のプラズマ化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン窒化（Ｓｉ３Ｎ４）膜を約１００ｎｍ厚で堆積することにより形成される。次に、表面保護膜７０に対して任意好適な周知のフォトリソグラフィ及びドライエッチングを行って、オーミック電極用開口部を形成し、オーミック電極用開口部内に露出しているバリア層５０の上側表面５２の部分上に、ソース電極６２及びドレイン電極６４としてオーミック電極を形成する。
【００６０】
次に、ソース電極６２及びドレイン電極６４を覆う表面保護膜７２を形成する。次に、表面保護膜７０及び７２に対して、任意好適な周知のフォトリソグラフィ及びドライエッチングを行って、ゲート電極用開口部を形成し、ゲート電極用開口部内に露出しているバリア層５０の上側表面５２の部分上に、ゲート電極６０としてショットキー電極を形成する（図１２（Ａ））。
【００６１】
以上の工程により、支持基板としてシリコン基板を有するＧａＮ−ＨＥＭＴ１０が形成される。以上の工程は、任意好適な従来周知の方法で行えば良い。
【００６２】
次に、シリコン基板１２０の第２の主表面１２０ｂ上に、従来周知のフォトリソグラフィを行って、レジストパターン９０を形成する。このレジストパターン９０は、ドレイン電極６４が形成された、シリコン基板１２０の領域を覆い、ソース電極６２が形成された、シリコン基板の１２０の領域を露出する（図１２（Ｂ））。
【００６３】
次に、レジストパターン９０をマスクとした、エッチングを行い、ソース電極６２が形成された領域のシリコン基板の部分を除去し、ドレイン電極６４が形成された領域のシリコン基板の部分をシリコン部２４として残存させる。このシリコン基板の除去は、フッ素系ガスを用いたドライエッチングにより行われる。六フッ化硫黄（ＳＦ６）などのフッ素系ガスのドライエッチングは、シリコン（Ｓｉ）と窒化ガリウム（ＧａＮ）で選択比が非常に大きいので、チャネル層を構成するＧａＮをほとんどエッチングしない。このため、Ｓｉだけを選択的に取り除くことができる（図１２（Ｃ））。
【００６４】
次に、従来の電界めっき処理を行い、シリコン基板を除去した部分に、銅めっきによる金属部２２を生成する（図１２（Ｄ））。その後、レジストパターン９０を除去する。
【００６５】
このようにして、図１を参照して説明した、ＧａＮ−ＨＥＭＴ１０が形成される。なお、金属部２２は、ソース電極が形成された領域を含む、領域部分に形成され、シリコン部２４は、ドレイン電極が形成された領域を含む、領域部分に形成されていれば良く、金属部２２及びシリコン部２４の大きさ、すなわち、金属部２２とシリコン部２４の境界面の位置は、設計に応じて定められる。
【００６６】
高周波高出力デバイスとして用いられるときは、ゲート電極６０と金属部２２の間の距離ｒ２を、ゲート電極６０とソース電極６２の距離ｒｇｓよりも大きくし、高出力デバイスとして用いられるときは、ドレイン電極６４と金属部２２の間の距離ｒ１を、ゲート電極６０とドレイン電極６４の距離よりも大きくすればよい。
【符号の説明】
【００６７】
１０、１１、１１０ 半導体装置（ＧａＮ−ＨＥＭＴ）
２０、２１、２６、１２０ 支持基板
２２、２３ 金属部
２４、２５ シリコン部
３０、３１、１３０ バッファ層
４０、４１、１４０ 電子走行（チャネル）層
５０、５１、１５０ 電子供給（バリア）層
６０、６１、１６０ ゲート電極
６２、６３、１６２ ソース電極
６４、６５、１６４ ドレイン電極
６６ 接地電極
７０、７１、７２、１７０、１７２ 表面保護膜
９０ レジストパターン
１１０ ヘテロ接合型電界効果トランジスタ（ＧａＮ−ＨＥＭＴ）
【技術分野】
【０００１】
この発明は、半導体装置、特に、化合物半導体高電子移動度トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
図１３を参照して、ヘテロ接合型電界効果トランジスタについて説明する。図１３は、ヘテロ接合型電界効果トランジスタを説明するための概略図であって、主要部の切断端面を示している。
【０００３】
ヘテロ接合型電界効果トランジスタ１１０は、支持基板１２０上に、バッファ層１３０、電子走行（チャネル）層１４０であるＧａＮ層と、電子供給（バリア）層１５０であるＡｌＧａＮ層とが順次に積層されて構成されている。ヘテロ接合型電界効果トランジスタ１１０は、電子供給層１５０であるＡｌＧａＮ層と、電子走行層１４０であるＧａＮ層のヘテロ構造を有している。電子走行層１４０と電子供給層１５０の境界面であるヘテロ界面１４２に形成される２次元電子ガス（２ＤＥＧ）が高濃度であり、及び、電子移動度も高いので、ヘテロ接合型電界効果トランジスタは、高電子移動度トランジスタとして良好な特性を示す。以下、ＡｌＧａＮ／ＧａＮヘテロ構造を有するヘテロ接合型電界効果トランジスタである高電子移動度トランジスタを、ＧａＮ−ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）と称することもある。
【０００４】
電子供給層１５０の上側表面１５２上には、オーミック接合で形成されたソース電極１６２及びドレイン電極１６４と、ショットキー接合で形成されたゲート電極１６０とが設けられている。また、電子供給層１５０の上側表面１５２上には、表面保護膜１７０及び１７２が形成されている。
【０００５】
窒化ガリウム（ＧａＮ）の単結晶基板は、高価であり、また、基板サイズも小さいものしか入手できない。このため、ＧａＮ系の半導体装置を製造するにあたっては、通常、支持基板１２０として、他の材質で形成された異種材料基板を用いて、この異種材料基板上にＧａＮなどの窒化物半導体薄膜を成長させる。異種材料基板として、例えば、シリコン（Ｓｉ）基板、シリコンカーバイド（ＳｉＣ）基板、サファイア基板などが用いられる。
【０００６】
ＧａＮ−ＨＥＭＴを動作させると、ドレイン−ゲート間（図１３中、Ｉで示す。）の箇所で、発熱することが知られている。特に、ＧａＮ−ＨＥＭＴを高周波大電力動作させると、発熱により、ＧａＮ−ＨＥＭＴの温度は、２００℃付近もしくはそれ以上の温度にまで上昇し、動作性能の低下をもたらすことがある。
【０００７】
図１４を参照して、発熱による動作性能の低下について説明する。図１４（Ａ）及び（Ｂ）は、ＧａＮ−ＨＥＭＴの、発熱による動作性能の低下について説明するための図である。図１４（Ａ）は、発熱がなく、ＧａＮ−ＨＥＭＴが理想的に動作している場合を示している。図１４（Ｂ）は、発熱があり、ＧａＮ−ＨＥＭＴの動作性能が低下している場合を示している。図１４（Ａ）及び（Ｂ）は、横軸にドレイン電圧Ｖｄ［Ｖ］を取って示し、縦軸にドレイン電流Ｉｄ［Ａ］を取って示している。
【０００８】
ＧａＮ−ＨＥＭＴが理想的に動作している場合、図１４（Ａ）に示される、例えばゲート電圧Ｖｇが２［Ｖ］における特性をみると、ピンチオフ状態が明瞭に現れており（図１４（Ａ）中、Ｉで示す部分）、飽和領域（図１４（Ａ）中、ＩＩで示す部分）でドレイン電流Ｉｄが一定になっている。
【０００９】
一方、発熱により動作性能が低下している場合は、図１４（Ｂ）に示すように、飽和領域（図１４（Ｂ）中、ＩＩＩで示す部分）で、ドレイン電流Ｉｄが減少する。この理由について説明する。
【００１０】
ＧａＮ−ＨＥＭＴの性能指数の１つである電子移動度μ［ｃｍ２／Ｖ・ｓ］は、温度Ｔ［Ｋ］の３／２乗に反比例する。すなわち、電子移動度μと温度Ｔには、μ∝１／Ｔ３／２の関係がある。例えば、温度Ｔが３００Ｋのときに、電子移動度μが１０００［ｃｍ２／Ｖ・ｓ］であるＧａＮ−ＨＥＭＴについて、動作時の温度Ｔが５００Ｋになると、電子移動度μは、約４６５［ｃｍ２／Ｖ・ｓ］となる。すなわち、動作時の温度Ｔが５００Ｋになると、電子移動度μは、温度Ｔが３００Ｋの場合に比べて半分以下となる。このため、ＧａＮ−ＨＥＭＴの放熱性が悪い場合、電子移動度μの低下が、ドレイン電流Ｉｄの減少をもたらす。従って、特に高出力用途で使用されるＧａＮ−ＨＥＭＴには、優れた放熱性が望まれる。
【００１１】
ＳｉＣ基板やサファイア基板に対し、Ｓｉ基板は、直径３００ｍｍの大口径基板の入手が可能であるなど、コストの低減化が見込まれ、また、Ｓｉ基板上への結晶成長技術も大幅に向上してきている。しかしながら、支持基板としてＳｉ基板を備えるＧａＮ−ＨＥＭＴは、放熱性が悪く、動作時に温度が２００℃程度もしくはそれ以上に上昇することがあるので、動作性能が劣化する。
【００１２】
放熱性を考えると、支持基板として、熱伝導率がＳｉ基板の３倍程度であるＳｉＣ基板が好ましい。しかし、ＳｉＣ基板の入手コストは、Ｓｉ基板の５０倍以上と高く、また、大口径化が困難であるため、量産化によるコストダウンも難しい。一方、サファイア基板は、ＳｉＣ基板に比べて安価であるが、Ｓｉ基板に比べると、入手コストは２倍以上である。また、熱伝導率がＳｉ基板の０．２倍程度と放熱性で劣る。
【００１３】
また、放熱性の高さから、支持基体としての窒化アルミニウム（ＡｌＮ）上に、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成する技術も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−３１０６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、支持基体としてのＡｌＮは、ＳｉＣ基板と同様、コストが高く、大口径化の技術は未熟である。このため、支持基体としてＡｌＮを有するＧａＮ−ＨＥＭＴの実用化には、至っていない。
【００１６】
そこで、この出願に係る発明者らが鋭意研究を行ったところ、支持基板の一部の領域部分を、めっきされた金属部とし、他の部分をシリコン部とすることで、放熱性に優れた支持基板を、安価で容易に形成できることを見出した。
【００１７】
例えば、シリコン（Ｓｉ）の熱伝導率が約１．５［Ｗ／ｃｍ・Ｋ］であるのに対し、熱伝導性の良い金属として、例えば、銅（Ｃｕ）を挙げると、その熱伝導率は、約４．０［Ｗ／ｃｍ・Ｋ］である。従って、支持基板をシリコン部と金属部とで構成することにより、支持基板全体をシリコンで構成するのに比べて、放熱性に優れる支持基板を得ることができる。
【００１８】
なお、支持基板全体を熱伝導性の良い金属で形成すると、放熱性がより優れたものになるが、ドレイン電流Ｉｄに支持基板内を流れる成分が存在することによるピンチオフ特性の劣化など、性能劣化の要因となりうる。
【００１９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、放熱性に優れる、化合物半導体高電子移動度トランジスタとその製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上述した目的を達成するために、この発明の半導体装置は、支持基板の第１の主表面上に、チャネル層及びバリア層が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極が形成された領域を含む、支持基板の領域部分が金属部であり、ドレイン電極が形成された領域を含む、支持基板の他の領域部分がシリコン部で構成される。
【００２１】
また、この発明の半導体装置の製造方法は、以下の工程を備えている。先ず、シリコン基板の第１の主表面上に、バッファ層、チャネル層及びバリア層を順次に積層した後、バリア層上に、ゲート電極、ソース電極及びドレイン電極を形成して、化合物半導体高電子移動度トランジスタを構成する。次に、ソース電極が形成された領域を含む、シリコン基板の領域部分を除去し、かつ、ドレイン電極が形成された領域を含む、シリコン基板の他の領域部分を残存させる。次に、シリコン基板の領域部分が除去された領域に、電界メッキにより金属部を形成する。
【発明の効果】
【００２２】
この発明の半導体装置によれば、支持基板が、シリコン部と、熱伝導率の大きい金属部で構成されるので、支持基板としてシリコン基板を用いる場合に比べて、放熱性に優れる。また、金属部は、ソース電極が形成された領域に設けられ、シリコン部は、ドレイン電極が形成された領域に設けられる。このため、ドレイン電流に支持基板内を流れる電流成分がなくなり、良好なピンチオフ特性が得られる。
【図面の簡単な説明】
【００２３】
【図１】半導体装置を説明するための概略図である。
【図２】金属部の大きさと、放熱性の関係について説明するための模式図である。
【図３】支持基板を全て金属部とした場合の動作特性を示す図である。
【図４】支持基板が全て金属部で構成される場合の、ソース−ドレイン間の電流成分について説明するための模式図である。
【図５】支持基板とドレイン電極の間で起こる絶縁破壊について説明するための模式図である。
【図６】絶縁破壊を防ぐための、設計手法を説明するための模式図である。
【図７】ゲート電極と金属部の間に発生するキャパシタンスＣｇｓについて説明する図である。
【図８】ゲート−金属部間のキャパシタンスＣｇｓと遮断周波数ｆＴの関係を示す図である。
【図９】遮断周波数ｆＴの低下を防ぐための、設計手法を説明するための模式図である。
【図１０】金属部の大きさと、放熱性の関係について説明するための模式図である。
【図１１】この発明の支持基板の構成を、櫛型デバイスに適用した例を示す図である。
【図１２】ＧａＮ−ＨＥＭＴの製造方法を説明するための工程図である。
【図１３】ヘテロ接合型電界効果トランジスタを説明するための概略図である。
【図１４】ＧａＮ−ＨＥＭＴの、発熱による動作性能の低下について説明するための図である。
【発明を実施するための形態】
【００２４】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２５】
（半導体装置の構造）
図１を参照して、この発明の半導体装置について説明する。図１は、半導体装置を説明するための概略図であって、主要部の切断端面を示している。
【００２６】
この発明の半導体装置の実施形態によれば、半導体装置１０は、支持基板２０の第１の主表面２０ａ上に、バッファ層３０と、電子走行（チャネル）層４０であるＧａＮ層と、電子供給（バリア）層５０であるＡｌＧａＮ層とが順次に積層されて構成されている。この半導体装置１０は、電子供給層５０であるＡｌＧａＮ層と、電子走行層４０であるＧａＮ層のヘテロ構造を有している。電子走行層４０と電子供給層５０の境界面であるヘテロ界面４２に形成される２次元電子ガス（２ＤＥＧ）が高濃度であり、及び、電子移動度μも高いので、高電子移動度トランジスタとして良好な特性を示す。以下、ＡｌＧａＮ／ＧａＮヘテロ構造を有するヘテロ接合型電界効果トランジスタである半導体装置１０を、ＧａＮ−ＨＥＭＴと称することもある。
【００２７】
電子供給層５０上には、オーミック接合で形成されたソース電極６２及びドレイン電極６４と、ショットキー接合で形成されたゲート電極６０とが設けられている。電子供給層５０の上側表面５２上には、表面保護膜７０及び７２が形成されている。
【００２８】
ソース電極６２が形成された領域を含む、支持基板２０の領域部分が金属部２２で構成される。また、ドレイン電極６４が形成された領域を含む、支持基板２０の他の領域部分がシリコン部２４で構成される。
【００２９】
シリコン（Ｓｉ）の熱伝導率は、１．５［Ｗ／ｃｍ・Ｋ］であり、金属部２２を銅（Ｃｕ）めっきにより形成する場合、金属部２２の熱伝導率は、４．０［Ｗ／ｃｍ・Ｋ］である。図２を参照して、金属部２２の大きさと、放熱性の関係について説明する。図２は、金属部２２の大きさと、放熱性の関係について説明するための模式図である。
【００３０】
図２（Ａ）は、１組のゲート電極６０、ソース電極６２及びドレイン電極６４を有するＧａＮ−ＨＥＭＴ１０の、主要部の切断端面を示している。支持基板２０は、二分されていて、一方が銅めっきにより形成された金属部２２であり、他方がシリコン部２４である。金属部２２は、ソース電極６２側に設けられていて、シリコン部２４は、ドレイン電極６４側に設けられている。ソース電極６２側の端面２２ａを基準に取り、ソース電極６２側の端面２２ａから、金属部２２とシリコン部２４の境界までの距離をｘとする。なお、金属部２２の大きさは、この距離ｘに対応して定まる。また、ＧａＮ−ＨＥＭＴ１０の、ソース電極６２側の端面２２ａから、ドレイン電極６４側の端面２４ａまでの距離をＬとする。
【００３１】
図２（Ｂ）は、横軸に金属部２２の大きさとして、ソース電極６２側の端面２２ａから、金属部２２とシリコン部２４の境界までの距離ｘを取って示し、縦軸に熱伝導率を取って示している。
【００３２】
銅めっきで形成された金属部２２が大きいほど、すなわち、ソース電極６２側の端面２２ａから金属部２２とシリコン部２４の境界までの距離ｘが大きいほど、支持基板２０の熱伝導率は高くなる。ｘ＝０の場合、すなわち、支持基板２０が全てシリコン部であって、金属部を有しない場合は、支持基板２０の熱伝導率は、シリコンの熱伝導率（１．５［Ｗ／ｃｍ・Ｋ］）に等しくなる。また、ｘ＝Ｌの場合、すなわち、支持基板２０が全て金属部であって、シリコン部を有しない場合は、支持基板２０の熱伝導率は銅の熱伝導率（４．０［Ｗ／ｃｍ・Ｋ］）に等しくなる。
【００３３】
ＧａＮ−ＨＥＭＴの放熱性を最大限に向上させるためには、支持基板２０を全て金属部として、シリコン部を備えない構成にするのが良い。しかし、支持基板２０を全て金属部とすると、良好な動作特性を示さない。図３は、支持基板を全て金属部とした場合の動作特性を示す図である。図３は、横軸にドレイン電圧Ｖｄ［Ａ］を取って示し、縦軸に、ドレイン電流Ｉｄ［Ａ］を取って示している。図３に示されるように、支持基板２０を全て金属部とすると、良好なピンチオフ特性が得られない。
【００３４】
この理由について、図４を参照して説明する。図４は、支持基板２１が全て金属部で構成されるＧａＮ−ＨＥＭＴ１１の、ソース−ドレイン間の電流成分について説明するための模式図である。支持基板２１が全て金属部で構成される場合、ドレイン電流Ｉｄに、チャネル層４０であるＧａＮ層を流れる通常の電流成分（図４中、矢印Ｉで示す。）だけでなく、金属部で構成された支持基板２１を流れる電流成分（図４中、矢印ＩＩで示す。）が存在してしまう。この場合、ゲート制御によらず、ソース−ドレイン間を流れる電流成分（ＩＩ）が存在することになる。この電流成分（ＩＩ）の大きさは、ソース−ドレイン間の電位差により定まる。従って、良好なピンチオフ特性が得られない。
【００３５】
また、支持基板２１を全て金属部とすると、金属部で構成された支持基板２１とドレイン電極６４の間で、絶縁破壊が起こる場合がある。図５は、支持基板とドレイン電極の間で起こる絶縁破壊について説明するための模式図である。
【００３６】
金属部で構成された支持基板２１とドレイン電極６４の間隔が小さくなると、ゲート電極６０とドレイン電極６４の間隔で定まる耐圧よりも低い電圧で、支持基板２１とドレイン電極６４の間で絶縁破壊（図５中、Ｉで示す。）が起こりうる。ＧａＮの絶縁破壊電界は、３．３ＭＶ／ｃｍなので、例えば、チャネル層４０であるＧａＮ層の厚みが３μｍであるならば、ドレイン電極６４の電位が９９０Ｖより大きくなると、ＧａＮ層の絶縁破壊電界を超えてしまう。
【００３７】
なお、高出力デバイスとして、ＧａＮ−ＨＥＭＴを使用する場合、６００Ｖ以上の耐圧が求められるが、さまざまな要因により、支持基板２１とドレイン電極６４の間の耐圧が低下し、６００Ｖ以下の電圧でも、支持基板２１とドレイン電極６４の間で絶縁破壊が起こってしまうこともある。
【００３８】
図６を参照して、絶縁破壊を防ぐための、設計手法について説明する。図６は、絶縁破壊を防ぐための、設計手法を説明するための模式図である。
【００３９】
この絶縁破壊を防ぐために、ドレイン電極６４と金属部２２との間の距離ｒ１を、ドレイン電極６４とゲート電極６０の間の距離ｒｇｄよりも大きくするのが良い。このように設計すると、ドレイン電極６４と金属部２２の間に生じる電界は、ドレイン電極６４とゲート電極６０の間に生じる電界よりも小さくなるので、金属部２２とドレイン電極６４の間での絶縁破壊の抑制に効果的である。
【００４０】
なお、所望の耐圧が得られるのであれば、ドレイン電極６４と金属部２２との間の距離ｒ１を、ドレイン電極６４とゲート電極６０の間の距離ｒｇｄより小さくしても良い。
【００４１】
また、マイクロ波などの高周波でＧａＮ−ＨＥＭＴを動作させる場合は、ゲート電極６０と金属部２２の間に発生するキャパシタンス（ゲート−支持基板間容量）Ｃｇｓにより、性能が劣化する場合がある。図７は、ゲート電極６０と金属部２２の間に発生するキャパシタンスＣｇｓを示している。
【００４２】
マイクロ波などの高周波帯でＧａＮ−ＨＥＭＴを動作させる際の、ＧａＮ−ＨＥＭＴの性能を示す指数の１つである遮断周波数ｆＴ［Ｈｚ］は、ゲート電極６０と金属部２２との間に発生するキャパシタンス（Ｃｇｓ）に反比例する。すなわち、遮断周波数ｆＴとキャパシタンスＣｇｓには、ｆＴ＝ｇｍ／（２π・Ｃｇｓ）の関係がある。ここで、ｇｍは、相互コンダクタンスを示す。図８を参照して、ゲート−支持基板間容量Ｃｇｓと遮断周波数ｆＴの関係について説明する。図８は、キャパシタンスＣｇｓと遮断周波数ｆＴの関係を示す図である。図８では、横軸に、キャパシタンスＣｇｓ［Ｆ］を取って示し、縦軸に、遮断周波数ｆＴ［Ｈｚ］を取って示している。
【００４３】
図８に示すように、キャパシタンスＣｇｓが増加すると、遮断周波数ｆＴが減少してしまう。また、ゲート電極６０−金属部２２間のキャパシタンスＣｇｓは、ゲート電極６０と金属部２２間の距離ｒ２に反比例するので、距離ｒ２が小さいほど、キャパシタンスＣｇｓが増加し、遮断周波数ｆＴの減少につながる。
【００４４】
図９を参照して、遮断周波数ｆＴの低下を防ぐための、設計手法について説明する。図９は、遮断周波数ｆＴの低下を防ぐための、設計手法を説明するための模式図である。
【００４５】
遮断周波数ｆＴの低下を抑制するには、ゲート電極６０と金属部２２との間の距離ｒ２を、ソース電極６２とゲート電極６０の間の距離ｒｇｓよりも大きくするのが良い。このように設計すると、ゲート電極６０と金属部２２の間に生じるキャパシタンスＣｇｓは、ソース電極６２とゲート電極６０の間に生じるキャパシタンスよりも小さくなる。従って、遮断周波数ｆＴの低下の抑制に効果的である。
【００４６】
なお、マイクロ波帯よりも低い周波数帯域で使用する場合など、遮断周波数ｆＴの低下の影響が小さい場合には、ゲート電極６０と金属部２２との間の距離ｒ２を、ソース電極６２とゲート電極６０の間の距離ｒｇｓより小さくしても良い。
【００４７】
図１０を参照して、金属部の大きさと、放熱性の関係について説明する。
【００４８】
図１０（Ａ）は、図２（Ａ）と同様に、１組のゲート電極６０、ソース電極６２及びドレイン電極６４を有するＧａＮ−ＨＥＭＴ１０の、主要部の切断端面を示している。図１０（Ｂ）は、横軸に金属部２２の大きさとして、ソース電極６２側の端面２２ａから、金属部２２とシリコン部２４の境界までの距離ｘを取って示し、縦軸に熱伝導率を取って示している。
【００４９】
熱伝導率の観点からは、金属部２２は大きければ良く、支持基板全体を金属部とするのが良い。一方、遮断周波数や絶縁破壊耐圧の低下を防ぐ観点からは、ゲート電極６０やドレイン電極６４と、金属部２２との間の距離は大きい方が良い。すなわち、金属部２２は小さい方が良い。そこで、金属部２２の大きさは、熱伝導率と、素子性能とのトレードオフにより定められる。
【００５０】
ドレイン電極６４が形成された領域を含む、支持基板２０の領域部分をシリコン部２４とし、それ以外の領域部分を金属部２２とすると、ピンチオフ特性の劣化を抑制できる。また、金属部２２とドレイン電極６４の距離ｒ１を、ゲート−ドレイン電極間距離ｒｇｄよりも大きくする（図１０中、Ｉ（ｒ１＞ｒｇｄ）で示す）と、絶縁破壊耐圧の低下を抑制することができ、６００Ｖ以上の電圧がドレイン電極６４に印加されるような高出力用途でも、素子破壊を抑えることができる。
【００５１】
また、金属部２２とゲート電極６０の距離ｒ２を、ゲート−ソース電極間距離ｒｇｓよりも大きくする（図１０中、ＩＩ（ｒ２＞ｒｇｓ）で示す）と、遮断周波数ｆＴの低下を抑制することができ、マイクロ波帯で用いられる高周波デバイスとして使用することができる。
【００５２】
このように、ゲート電極６０と金属部２２の間の距離ｒ２を、ゲート電極６０とソース電極６２の距離ｒｇｓよりも大きくすると、高周波高出力デバイスとしての使用に適する。また、ドレイン電極６４と金属部２２の間の距離ｒ１を、ゲート電極６０とドレイン電極６４の距離よりも大きくすると、放熱性により優れ、高出力デバイスとしての使用に適する。
【００５３】
なお、上述の実施形態では、１組のゲート電極６０、ソース電極６２及びドレイン電極６４を有するＧａＮ−ＨＥＭＴ１０について説明したが、櫛型のデバイスに適用することもできる。
【００５４】
図１１は、この発明の支持基板の構成を、櫛型デバイスに適用した例を示す図である。図１１（Ａ）は、櫛型デバイスの平面図である。また、図１１（Ｂ）は、図１１（Ａ）のＡ−Ａ´線に沿って切った面を示している。
【００５５】
支持基板２６上に、バッファ層３１、チャネル層４１及びバリア層５１が順次に設けられ、バリア層５１上に、櫛型のゲート電極６１と、ゲート電極６１を挟む位置に、ソース電極６３及びドレイン電極６５が形成されている。また、バリア層５１上には、表面保護膜７１が設けられている。
【００５６】
ここでは、支持基板２６の、ソース電極６３が形成された領域部分を金属部２３として、それ以外の領域部分を、シリコン部２５としている。この支持基板２６以外の構成要素については、任意好適な従来周知の構造にすることができるので、ここでは、詳細な説明を省略する。
【００５７】
また、支持基板２６の裏面側には接地電極６６が設けられているが、この接地電極６６は、金属部２３と一体に形成することができる。
【００５８】
（半導体装置の製造方法）
図１２を参照して、この実施の形態の半導体装置の製造方法について説明する。図１２（Ａ）〜（Ｄ）は、半導体装置として、ＧａＮ−ＨＥＭＴの製造方法を説明するための工程図であって、それぞれの製造工程段階で得られた構造体の主要部の断面の切り口を示している。
【００５９】
先ず、シリコン基板１２０を用意する。シリコン基板１２０の第１の主表面１２０ａ上に、バッファ層３０、チャネル層４０及びバリア層５０を順次にエピタキシャル成長させる。次に、バリア層５０の上側表面５２上に表面保護膜７０を堆積する。表面保護膜７０は、例えば、任意好適な条件の、公知のプラズマ化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン窒化（Ｓｉ３Ｎ４）膜を約１００ｎｍ厚で堆積することにより形成される。次に、表面保護膜７０に対して任意好適な周知のフォトリソグラフィ及びドライエッチングを行って、オーミック電極用開口部を形成し、オーミック電極用開口部内に露出しているバリア層５０の上側表面５２の部分上に、ソース電極６２及びドレイン電極６４としてオーミック電極を形成する。
【００６０】
次に、ソース電極６２及びドレイン電極６４を覆う表面保護膜７２を形成する。次に、表面保護膜７０及び７２に対して、任意好適な周知のフォトリソグラフィ及びドライエッチングを行って、ゲート電極用開口部を形成し、ゲート電極用開口部内に露出しているバリア層５０の上側表面５２の部分上に、ゲート電極６０としてショットキー電極を形成する（図１２（Ａ））。
【００６１】
以上の工程により、支持基板としてシリコン基板を有するＧａＮ−ＨＥＭＴ１０が形成される。以上の工程は、任意好適な従来周知の方法で行えば良い。
【００６２】
次に、シリコン基板１２０の第２の主表面１２０ｂ上に、従来周知のフォトリソグラフィを行って、レジストパターン９０を形成する。このレジストパターン９０は、ドレイン電極６４が形成された、シリコン基板１２０の領域を覆い、ソース電極６２が形成された、シリコン基板の１２０の領域を露出する（図１２（Ｂ））。
【００６３】
次に、レジストパターン９０をマスクとした、エッチングを行い、ソース電極６２が形成された領域のシリコン基板の部分を除去し、ドレイン電極６４が形成された領域のシリコン基板の部分をシリコン部２４として残存させる。このシリコン基板の除去は、フッ素系ガスを用いたドライエッチングにより行われる。六フッ化硫黄（ＳＦ６）などのフッ素系ガスのドライエッチングは、シリコン（Ｓｉ）と窒化ガリウム（ＧａＮ）で選択比が非常に大きいので、チャネル層を構成するＧａＮをほとんどエッチングしない。このため、Ｓｉだけを選択的に取り除くことができる（図１２（Ｃ））。
【００６４】
次に、従来の電界めっき処理を行い、シリコン基板を除去した部分に、銅めっきによる金属部２２を生成する（図１２（Ｄ））。その後、レジストパターン９０を除去する。
【００６５】
このようにして、図１を参照して説明した、ＧａＮ−ＨＥＭＴ１０が形成される。なお、金属部２２は、ソース電極が形成された領域を含む、領域部分に形成され、シリコン部２４は、ドレイン電極が形成された領域を含む、領域部分に形成されていれば良く、金属部２２及びシリコン部２４の大きさ、すなわち、金属部２２とシリコン部２４の境界面の位置は、設計に応じて定められる。
【００６６】
高周波高出力デバイスとして用いられるときは、ゲート電極６０と金属部２２の間の距離ｒ２を、ゲート電極６０とソース電極６２の距離ｒｇｓよりも大きくし、高出力デバイスとして用いられるときは、ドレイン電極６４と金属部２２の間の距離ｒ１を、ゲート電極６０とドレイン電極６４の距離よりも大きくすればよい。
【符号の説明】
【００６７】
１０、１１、１１０ 半導体装置（ＧａＮ−ＨＥＭＴ）
２０、２１、２６、１２０ 支持基板
２２、２３ 金属部
２４、２５ シリコン部
３０、３１、１３０ バッファ層
４０、４１、１４０ 電子走行（チャネル）層
５０、５１、１５０ 電子供給（バリア）層
６０、６１、１６０ ゲート電極
６２、６３、１６２ ソース電極
６４、６５、１６４ ドレイン電極
６６ 接地電極
７０、７１、７２、１７０、１７２ 表面保護膜
９０ レジストパターン
１１０ ヘテロ接合型電界効果トランジスタ（ＧａＮ−ＨＥＭＴ）
【特許請求の範囲】
【請求項１】
支持基板の第１の主表面上に、チャネル層及びバリア層が積層されて構成される、化合物半導体高電子移動度トランジスタであって、
ソース電極が形成された領域を含む、前記支持基板の領域部分が金属部であり、
ドレイン電極が形成された領域を含む、前記支持基板の他の領域部分がシリコン部である
ことを特徴とする半導体装置。
【請求項２】
前記ドレイン電極と前記金属部の間の距離が、ゲート電極と前記ドレイン電極の間の距離よりも大きい
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
ゲート電極と前記金属部の間の距離が、前記ゲート電極と前記ソース電極の間の距離よりも大きい
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
シリコン基板の第１の主表面上に、バッファ層、チャネル層及びバリア層を順次に積層した後、前記バリア層上に、ゲート電極、ソース電極及びドレイン電極を形成して、化合物半導体高電子移動度トランジスタを構成する工程と、
前記ソース電極が形成された領域を含む、前記シリコン基板の領域部分を除去し、及び、前記ドレイン電極が形成された領域を含む、前記シリコン基板の他の領域部分を残存させる工程と、
前記シリコン基板の領域部分が除去された領域に、電界めっきにより金属部を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記ドレイン電極と前記金属部の間の距離が、前記ゲート電極と前記ドレイン電極の間の距離よりも大きい
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ゲート電極と前記金属部の間の距離が、前記ゲート電極と前記ソース電極の間の距離よりも大きい
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項１】
支持基板の第１の主表面上に、チャネル層及びバリア層が積層されて構成される、化合物半導体高電子移動度トランジスタであって、
ソース電極が形成された領域を含む、前記支持基板の領域部分が金属部であり、
ドレイン電極が形成された領域を含む、前記支持基板の他の領域部分がシリコン部である
ことを特徴とする半導体装置。
【請求項２】
前記ドレイン電極と前記金属部の間の距離が、ゲート電極と前記ドレイン電極の間の距離よりも大きい
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
ゲート電極と前記金属部の間の距離が、前記ゲート電極と前記ソース電極の間の距離よりも大きい
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
シリコン基板の第１の主表面上に、バッファ層、チャネル層及びバリア層を順次に積層した後、前記バリア層上に、ゲート電極、ソース電極及びドレイン電極を形成して、化合物半導体高電子移動度トランジスタを構成する工程と、
前記ソース電極が形成された領域を含む、前記シリコン基板の領域部分を除去し、及び、前記ドレイン電極が形成された領域を含む、前記シリコン基板の他の領域部分を残存させる工程と、
前記シリコン基板の領域部分が除去された領域に、電界めっきにより金属部を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記ドレイン電極と前記金属部の間の距離が、前記ゲート電極と前記ドレイン電極の間の距離よりも大きい
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ゲート電極と前記金属部の間の距離が、前記ゲート電極と前記ソース電極の間の距離よりも大きい
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−７１１５４（Ｐ２０１１−７１１５４Ａ）
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願番号】特願２００９−２１８５１１（Ｐ２００９−２１８５１１）
【出願日】平成２１年９月２４日（２００９．９．２４）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願日】平成２１年９月２４日（２００９．９．２４）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]