半導体装置及びその製造方法
【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極3と、高さが低い部分6Aと高さが高い部分6Bとを有する階段状の空間6をゲート電極3の周囲に有する保護膜4と、高さが低い部分6Aに接するように保護膜4に形成されたホール5とを備えるものとする。
【解決手段】半導体装置を、ゲート電極3と、高さが低い部分6Aと高さが高い部分6Bとを有する階段状の空間6をゲート電極3の周囲に有する保護膜4と、高さが低い部分6Aに接するように保護膜4に形成されたホール5とを備えるものとする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば化合物半導体からなるHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)に用いて好適の半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、HEMTは、優れた高速特性を有するため、光通信システムの信号処理回路、その他の高速デジタル回路などに応用されている。特に、優れた低雑音特性を有するため、マイクロ波やミリ波帯での増幅器への応用も期待されている。
一方、HEMTの高周波特性を向上させるために、トランジスタの電流利得に関する増幅動作の周波数の上限である電流利得の遮断周波数(増幅限界周波数)fTの値をより大きくすることが必要である。このために、素子の増幅率に関連する素子パラメータである相互コンダクタンスgmの値をより大きくすること、及び、ゲート長を短縮してゲート・ソース間の容量を低減することが必要である。
【0003】
特に、例えば集積化(例えばMMIC化)した場合にも高周波特性が悪くならないように、ゲート電極の周囲にある層間絶縁膜(保護膜)による寄生容量を低減することが必要である。
この寄生容量を低減するには、ゲート電極の周囲にある層間絶縁膜を除去することが効果的である。
【0004】
例えば、以下のようにして、ゲート電極の周囲にある層間絶縁膜を除去している。
つまり、まず、ゲート電極の周囲に充填材層を形成した後、全面を覆うように層間絶縁膜を形成する。
次に、充填材層の端部が露出するように層間絶縁膜にホールを形成する。
そして、充填材層を溶解し、ホールを介して除去する。
【0005】
このようにして、ゲート電極の周囲が空洞になるように層間絶縁膜が形成される。
【特許文献1】特開2004−95637号公報
【特許文献2】特開2006−210499号公報
【特許文献3】特開平5−335343号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、空洞とホールの境界部分の開口、即ち、充填材層を除去するために用いられた開口(抜き穴)を完全に封止することができないと、その後の工程で空洞内に液体等が浸入し、特性劣化につながるおそれがある。
しかしながら、空洞とホールの境界部分の開口の大きさが大きすぎると、ホール内に金属層を堆積させても、開口を封止できない場合がある。このため、歩留まりが良くない。
【0007】
また、空洞を形成するための上記充填材層の端部がテーパ状になっていると、このテーパ状部分にホールを形成した場合、ホールを形成する位置によって、空洞とホールの境界部分の開口の高さが異なってしまうことになる。
このように、空洞とホールの境界部分の開口の高さが場所によって異なってしまうと、開口の高さに対して金属層の厚さが十分でない場所ができてしまい、開口を完全に封止できない場合がある。
【0008】
また、開口の高さに対して金属層の厚さが十分に確保されるようにしなくてはならないが、このためには、ホールを形成する位置及び金属層の厚さを正確に制御しなければならない。しかしながら、このような制御を正確に行なうのは難しい。
そこで、ゲート電極の周囲に形成される空洞(空間)と保護膜(例えば層間絶縁膜)に形成されるホールとの境界部分の開口を封止しやすい構造を実現し、これにより、簡易な制御で、封止された空間を、ゲート電極の周囲に、歩留まり良く形成できるようにしたい。
【課題を解決するための手段】
【0009】
このため、本半導体装置の製造方法は、ゲート電極を形成し、ゲート電極の近傍に第1充填材層を形成し、第1充填材層に連なり、かつ、ゲート電極を覆う第2充填材層を形成し、第1充填材層、第2充填材層、ゲート電極を覆う保護膜を形成し、保護膜に1充填材層に接する第1のホールを形成し、第1のホールを介して第1充填材層及び第2充填材層を除去し、高さが低い部分と高さが高い部分とを有する階段状の空間をゲート電極の周囲に形成することを要件とする。
【0010】
本半導体装置は、ゲート電極と、高さが低い部分と高さが高い部分とを有する階段状の空間をゲート電極の周囲に有する保護膜と、高さが低い部分に接するように保護膜に形成されたホールとを備えることを要件とする。
【発明の効果】
【0011】
したがって、本半導体装置及びその製造方法によれば、ゲート電極の周囲に形成される空間と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間を、ゲート電極の周囲に、歩留まり良く形成できるという利点がある。
【発明を実施するための最良の形態】
【0012】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について説明する。
[第1実施形態]
まず、本発明の第1実施形態にかかる半導体装置及びその製造方法について、図1〜図9を参照しながら説明する。
【0013】
本実施形態にかかる半導体装置の構成及びその製造方法について、図1を参照しながら説明する。
まず、本半導体装置は、図1(A),(B)に示すように、半導体基板1上に形成され、複数の半導体層(化合物半導体層)を積層してなる半導体積層構造からなる活性領域2と、活性領域2上に形成されたゲート電極3と、ゲート電極3の周囲に空間(空洞)6が形成されるように表面を覆う保護膜(絶縁膜;ここでは樹脂膜)4と、保護膜4に形成されたホール5とを備える。
【0014】
ここで、ホール5は、ゲート電極3の周囲に空間(空洞)を形成するための充填材を溶出させるための充填材溶出用ホール(封じ込め用ホール;第1のホール)である。
このホール5は、図1(A),(B)に示すように、ゲート電極3の上方の領域以外の領域に形成されている。ここでは、ゲート電極3の長さ方向の延長線上の領域に、ゲート電極3の周囲に形成される空間6に横方向(水平方向)から接続されるように形成されている。
【0015】
特に、本実施形態では、図1(B)に示すように、ゲート電極3の周囲に形成される空間6は、ゲート電極3と保護膜4との間に形成されており、高さが低い部分[図1(B)中、d1;狭い空間]6Aと高さが高い部分[図1(B)中、d2;d1<d2;広い空間]6Bとを有する階段状の空間になっている。
ここで、ゲート電極3の周囲に形成される空間6がこのような構造になっているのは、以下の理由による。
【0016】
通常、ゲート電極3の周囲に空間(本実施形態の高さが高い部分6Bに相当する)を形成するためにゲート電極3を覆うように設けられる充填材は、ゲート電極3があるため、厚さが厚くなってしまう。このため、ゲート電極3の周囲に形成される空間の高さも高くなる。
このように厚さが厚い充填材に充填材溶出用ホールを形成すると、充填材を溶出させてゲート電極3の周囲に形成される空間と充填材溶出用ホールとの境界部分の開口(溶出口)の高さが高くなってしまう。このような溶出口を封止するのは難しい。
【0017】
そこで、図1(B)に示すように、ゲート電極3の周囲に形成される空間6を、高さが低い部分6Aを有するものとし、この高さが低い部分6Aに接するように、保護膜4に充填材溶出用ホール5を形成して、ゲート電極3の周囲に形成される空間6(ここでは高さが低い部分6A)と保護膜4に形成されるホール5との境界部分の開口(溶出口)10を封止しやすい構造にしている。
【0018】
また、本実施形態では、図1(B)に示すように、ホール5の側面及び底面を覆うように封止膜(絶縁膜又は金属膜)7が形成されている。この封止膜7の厚さ[図1(B)中、d3]は、階段状の空間6の高さが低い部分6Aの高さよりも厚くなっている(d3>d1)。これにより、ゲート電極3の周囲に形成される空間6(ここでは高さが低い部分6A)と保護膜4に形成されるホール5との境界部分の開口10が完全に閉じられ、ゲート電極3の周囲に形成される空間6が完全に封止されて閉空間となるようにしている。
【0019】
なお、図1(B)中、符号8はコンタクトホールを示しており、符号9は引き出し電極(配線金属)を示している。また、図1(A)では、説明を分かりやすくするために、引き出し電極9や封止膜7は図示を省略している。
このように構成される本半導体装置は、以下のような製造方法によって製造することができる。
【0020】
まず、半導体基板1上に、複数の半導体層(化合物半導体層)を積層してなる半導体積層構造からなる活性領域2を形成する[図1(A),(B)参照]。
次いで、活性領域2上に、ゲート電極3を形成する[図1(A),(B)参照]。
次に、ゲート電極3の近傍に所望の厚さの第1充填材層を形成する。ここでは、ゲート電極3の長さ方向の延長線上の領域に第1充填材層を形成する[例えば図5(B),(b)参照]。
【0021】
次いで、第1充填材層に連なり、かつ、ゲート電極3が覆われるように第2充填材層を形成する[例えば図6(A),(a)参照]。
そして、第1充填材層、第2充填材層、ゲート電極3が覆われるように保護膜(ここでは樹脂膜)4を形成する[例えば図6(B),(b)参照]。
次いで、保護膜4に第1充填材層に接するようにホール5を形成する[例えば図7(A),(a)参照]。
【0022】
その後、ホール5を介して第1充填材層及び第2充填材層を除去することによって、高さが低い部分6A[図1(B)中、d1]と高さが高い部分6B[図1(B)中、d2;d1<d2]とを有する階段状の空間6をゲート電極3の周囲に形成する[図1(B)参照]。
このようにして、ゲート電極3の周囲に空間6を形成した後、この空間6(ここではこの空間の高さが低い部分6A)が封止されるように封止膜7(例えば絶縁膜、金属膜など)を堆積させる[図1(B)参照]。なお、封止膜7を金属膜とする場合、ゲート電極やソース・ドレイン電極の配線の一部として機能させることもできる。
【0023】
ここでは、封止膜7は、階段状の空間6の高さが低い部分6Aの高さ[図1(B)中、d1]よりも厚くなるように形成する[図1(B)参照]。これは、ゲート電極3の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を、ホール5の底面に堆積する封止膜7によって封止するためである。つまり、ホール5の側面に付着する封止膜7によって封止しようとすると、開口10を封止しきれない場合があるため、ホール5の底面に堆積する封止膜7によって封止することで、開口10を確実に封止できるようにしている。
【0024】
このように、本実施形態では、開口(溶出口)10の大きさを小さくし、さらに、開口10を、ホール5の底面に堆積する封止膜7によって封止するようにして、ゲート電極3の周囲に形成される空間6を、簡易、かつ、確実に封止できるようにしている。この結果、開口10は封止膜7によって完全に閉じられ、ゲート電極3の周囲に形成される空間6が完全に封止されることになる。
【0025】
以下、本発明を、例えば集積回路(例えばMMIC)に備えられ、化合物半導体からなるHEMT(電界効果型半導体装置;高周波素子)に適用した場合、より具体的には、InP基板上に形成されるHEMT(InP−HEMT)の製造方法を例に挙げて説明する。
まず、図2(A),(a)に示すように、InP基板11(半導体基板)上に、下から順に、i−InAlAsバッファ層12(例えば厚さ300nm)、i−InGaAsチャネル層13(電子走行層;キャリア走行層;例えば厚さ15nm)、プレーナドープしたn−InAlAs電子供給層14(キャリア供給層)、i−InPストッパ層15(エッチング停止層;例えば厚さ5nm)、n−InGaAsキャップ層16(コンタクト層;例えば、不純物濃度1×1019cm−3,厚さ50nm)を、例えばMOCVD法(有機金属化学気相成長法)によって積層させて半導体積層構造を形成する。
【0026】
なお、プレーナドープしたn−InAlAs電子供給層14(即ち、Siをδドープしてn型導電性を付与したn−InAlAs電子供給層)に代えて、下から順に、i−InAlAsスペーサ層(例えば厚さ3nm)、Siをδドープしてn型導電性を付与したn−InAlAsにより形成されるδドープ層(プレーナドープ層,電子供給層;例えば不純物濃度5×1012cm−2)、i−InAlAsバリヤ層(例えば厚さ6nm)を積層させたものとして構成しても良い。
【0027】
次に、図2(B),(b)に示すように、例えばフォトリソグラフィ技術によって素子分離領域を規定する。
まず、レジスト膜(図示せず)を設けた後、例えばリン酸,過酸化水素水,水の混合液(リン酸系のエッチャント)を用いたウェットエッチングでn−InGaAsキャップ層16を除去する。このとき、エッチングはi−InPストッパ層15の上面(表面)で停止する。次いで、i−InPストッパ層15を例えば塩酸とリン酸の混合液で選択的に除去する。次に、n−InAlAs電子供給層14からi−InGaAsチャネル層13までを、n−InGaAsキャップ層16と同様に、例えばリン酸系のエッチャントでエッチングして、i−InAlAsバッファ層12を露出させた後、レジスト膜を除去する。このようにして、メサエッチングにより素子間分離が行なわれる。これにより、素子動作領域(活性領域)のメサ構造(半導体積層構造)が形成される。
【0028】
次に、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、n−InGaAsキャップ層16上に、ソース電極及びドレイン電極の大きさに対応する開口部を有する新たなレジスト膜(図示せず)を設ける。
そして、全面に、Ti(厚さ10nm),Pt(厚さ30nm),Au(厚さ300nm)を順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したTi/Pt/Auを除去することによって(即ち、リフトオフ法によって)、図3(A),(a)に示すように、n−InGaAsキャップ16上に、Ti/Pt/Auの3層構造のソース電極17及びドレイン電極18を形成する。
【0029】
次に、図3(B),(b)に示すように、例えばプラズマCVD法によって、全面に、例えばSiN膜19(絶縁膜;保護膜)を例えば20〜100nm程度堆積させる。
次いで、図4(A),(a)に示すように、例えばフォトリソグラフィ技術あるいはEBリソグラフィ(電子ビーム露光法)を用いてリセス(リセス領域;リセス部)20を形成する。
【0030】
まず、SiN膜19に形成されるリセス形成用開口部に対応する開口部を有する新たなレジスト膜を設けた後、例えばSF6あるいはCF4を用いたドライエッチングでSiN膜19を除去して、SiN膜19に、所望の長さのリセス20を形成しうる大きさのリセス形成用開口部を形成する。
次いで、このリセス形成用開口部を介して、例えばリン酸,過酸化水素水,水の混合液(エッチング液)を用いたウェットエッチングでn−InGaAsキャップ層16を除去し、所望のリセス長のリセス20を形成する。このとき、エッチング液はi−InPストッパ層15をほとんどエッチングしないため、i−InPストッパ層15の表面でエッチングが停止する。つまり、i−InPストッパ層15に対してn−InGaAsキャップ層16が選択エッチングされる。これにより、i−InPストッパ層15の表面が露出し、このi−InPストッパ層15の表面によってリセス20の底面(InPリセス面)が構成されることになる。
【0031】
次に、レジスト膜を除去した後、例えば電子ビーム露光法を用いて(即ち、例えば電子線レジスト及び電子線を用いて)、T型の断面形状を有するT型ゲート電極領域を規定すべく、図4(B),(b)に示すように、T型ゲート電極の軸部のサイズに対応する開口部(ゲート開口;例えば0.1μm程度)21を有する新たなレジスト膜22を設ける。
この際、ゲート開口21を介して、例えばクエン酸、過酸化水素水、水の混合液を用いてi−InGaAsチャネル層13を選択エッチングしてエアギャップ23を形成する。
【0032】
そして、全面に、Ti(厚さ10nm),Pt(厚さ30nm),Au(厚さ500nm)を順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜22とともにレジスト膜22上に堆積したTi/Pt/Auを除去することによって(即ち、リフトオフ法によって)、図5(A),(a)に示すように、リセス20内に、Ti/Pt/Auの3層構造のゲート電極30を形成する。これにより、リセス20の底面を構成するi−InPストッパ層15上に、T型断面形状のゲート電極30が形成される。ここでは、ゲート電極30の端面とi−InPストッパ層15とはショットキー接触するようになっている。
【0033】
次に、図5(B),(b)に示すように、ゲート電極30の近傍に所望の厚さのPMMA樹脂層(第1充填材層)24を形成する。
ここでは、ゲート電極30の長さ方向の延長線上の所望の領域にPMMA樹脂層24が形成される。なお、PMMA樹脂層24は、ゲート電極30から離れた位置に設けているが、ゲート電極30に接する位置に設けても良い。
【0034】
具体的には、まず、全面に、PMMA樹脂(第1充填材)を、例えば50nm〜200nm程度の厚さになるように塗布し、例えば200℃でベーキングする。
なお、後の工程で、保護膜(層間絶縁膜)4で覆われているPMMA樹脂が溶出することによって形成される横穴6Aの高さは、PMMA樹脂の厚さによって規定されるため、PMMA樹脂の厚さは、厚さが薄い封止膜7で横穴6Aを封止できる程度の厚さに設定すれば良い。
【0035】
次に、例えばフォトリソグラフィ技術を用いて、PMMA樹脂層(第1充填材層)24を形成する領域を規定すべく、新たなレジスト膜を設ける。
次いで、例えば酸素を含むガスを用いたドライエッチングで余分なPMMA樹脂を除去し、PMMA樹脂層24を形成する。
次に、図6(A),(a)に示すように、PMMA樹脂層24(第1充填材層)に連なり、かつ、ゲート電極30が覆われるようにPMGI樹脂層25(第2充填材層)を形成する。この場合、PMGI樹脂層25は、ゲート電極30があるため、厚さが厚くなる。ここでは、PMGI樹脂層25の厚さは、PMMA樹脂層24の厚さよりも厚くなる。
【0036】
なお、本実施形態では、第1充填材層としてPMMA樹脂層24を用い、第2充填材層としてPMGI層25を用いているが、これに限られるものではない。第1充填材層及び第2充填材層は、少なくとも、(1)第1充填材及び第2充填材が同じ有機溶剤に溶けること、(2)第2充填材層を形成するための加工を行なう際に第1充填材層が加工されないこと、(3)第1充填材及び第2充填材がその後のプロセス温度に耐えるものであること、という条件を満たす材料を用いて形成すれば良い。
【0037】
具体的には、まず、レジスト膜を除去した後、全面に、例えばPMGI樹脂(第2充填材)を、例えば0.5μm〜1.5μm程度の厚さになるように塗布し、例えば200℃でベーキングする。なお、PMGI樹脂の厚さは、ゲート電極30を埋め込める程度の厚さに設定すれば良い。
次に、例えばフォトリソグラフィ技術を用いて、PMGI樹脂層25(第2充填材層)を形成する領域を規定すべく、新たなレジスト膜を設ける。
【0038】
次いで、例えばアルカリ系の液を用いたウェットエッチングで余分なPMGI樹脂を除去し、PMGI樹脂層25(第2充填材層)を形成する。この際、PMMA樹脂層24はアルカリ耐性があるため、エッチングされない。
次に、図6(B),(b)に示すように、PMMA樹脂層24(第1充填材層)、PMGI樹脂層25(第2充填材層)、ゲート電極30を含む全面が覆われるように、保護膜(絶縁膜;層間膜;ここでは樹脂膜)4を形成する。
【0039】
具体的には、レジスト膜を除去した後、全面に、例えばボリイミド樹脂やBCB樹脂などの樹脂材を、例えば1.5〜2.5μm程度塗布し、例えば200℃〜300℃で硬化させて、樹脂膜4を形成する。
次に、図7(A),(a)に示すように、ソース電極17、ドレイン電極18、ゲート電極30上に形成された樹脂膜4に、それぞれ、コンタクトホール8(引き出し用ホール;第2のホール)を形成するとともに、PMMA樹脂層(第1充填材層)24に接するように充填材溶出用ホール5を形成する。
【0040】
具体的には、まず、例えばフォトリソグラフィ技術によってコンタクトホール形成領域及び充填材溶出用ホール形成領域を規定すべく、各電極17,18,30、及び、PMMA樹脂層(第1充填材層)24の端部の上方に、各ホール8,5の大きさに対応する開口部(レジスト開口)を有する新たなレジスト膜を設ける。ここで、コンタクトホール8及び充填材溶出用ホール5の径は、例えば0.5〜2.0μm程度である。
【0041】
次に、例えば酸素を含むガスを用いたドライエッチングで、樹脂膜4の余分な部分を除去し、コンタクトホール8及び充填材溶出用ホール5を形成する。このエッチングによって、図7(a)に示すように、PMMA樹脂層(第1充填材層)24の一部も除去され、充填材溶出用ホール5の底部側面にPMMA樹脂層24が露出する。つまり、PMMA樹脂層24によって充填材溶出用ホール5の側面の一部が構成されることになる。
【0042】
なお、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって、ゲート電極30の周囲に形成される空間6と保護膜4に形成される充填材溶出用ホール5との境界部分の開口(溶出口)10の大きさ(高さ)が規定されることになる[図7(b)参照]。
また、図7(A),(a)に示すように、充填材溶出用ホール5は、ゲート電極30の上方の領域以外の領域に形成されるため、後の工程で、充填材溶出用ホール5を封止するための封止材がゲート電極30に付着し、特性が悪くなってしまうのを防止することができる。
【0043】
次に、図7(B),(b)に示すように、例えば酸素プラズマ等によってレジスト膜を除去した後、例えばN−メチル−2−ピロリドン(NMP)などの有機溶剤を用いて、PMMA樹脂層24(第1充填材層)及びPMGI樹脂層25(第2充填材層)を溶解させ、ゲート電極30の周囲に階段状の空間6を形成する。
ここでは、充填材溶出用ホール5を介して有機溶剤を注入してPMMA樹脂層24及びPMGI樹脂層25を溶解させ、溶解したPMMA樹脂及びPMGI樹脂を、充填材溶出用ホール5を介して溶出させて、ゲート電極30の周囲に階段状の空間6を形成する。つまり、最初にPMMA樹脂層24の樹脂膜4によって覆われている部分が溶解して充填材溶出用ホール5を介して溶出することによって充填材溶出用ホール5に連通する横穴(溶出穴;これは階段状の空間6の高さが低い部分6Aとなる)が形成され、この横穴6A及び充填材溶出用ホール5を介して、溶解したPMMA樹脂及びPMGI樹脂を溶出させて、ゲート電極30の周囲に階段状の空間6を形成する。
【0044】
次いで、図8(A),(a)に示すように、例えばスパッタリング法によって、各ホール5,8内を含む全面に、例えばTiW(100nm)/Au(150nm)のような金属膜(スパッタ膜)70を形成する。
ここで、スパッタ膜70の厚さは、PMMA樹脂(第1充填材)の厚さ(横穴の高さ;ゲート電極30の周囲に形成される空間6の高さが低い部分6Aの高さ)よりも厚くなるようにする。これにより、ゲート電極30の周囲に形成される空間6が封じ込められる。このように、充填材溶出用ホール5に形成される金属膜70は、封止膜として機能し、配線としては機能しない。一方、コンタクトホール8に形成される金属膜70は、シードメタルとして機能する。
【0045】
本実施形態では、上述の横穴6Aの高さは、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって規定される。PMMA樹脂層24の厚さは任意に設定でき、その厚さを薄くすることができるため、横穴6Aの高さも低くすることができる。このため、金属膜70によって横穴6Aを完全にふさぐことができ、これにより、ゲート電極30の周囲に形成される空間6を完全に封止することができる。この結果、ゲート電極30の周囲が閉空間になっている構造が完成する。
【0046】
その後、例えばフォトリソグラフィ技術によって配線領域を規定すべく、金属膜70上に、所望の配線に対応する開口部を有する新たなレジスト膜を設ける。そして、図9(A),(aX),(aY)に示すように、例えばAuめっきによって配線(配線金属)90を形成する。次いで、レジスト除去後に、余分なTiW/Auスパッタ膜70を除去する。なお、本実施形態では、充填材溶出用ホール5の部分にも配線金属90が形成されることになるが、配線としては機能しない。
【0047】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極3(30)の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間(閉空間)6を、ゲート電極3(30)の周囲に、歩留まり良く(安定して)形成できるという利点がある。
【0048】
特に、ゲート電極3(30)の周囲にある保護膜(層間絶縁膜)4による寄生容量を増加させることなく、配線を行なって集積化(MMIC化)することができる。これにより、ゲート・ソース間、ゲート・ドレイン間の余分な寄生容量が生じないため、高周波特性の向上が見込まれる。
[第2実施形態]
次に、第2実施形態にかかる半導体装置及びその製造方法について、図10〜図13を参照しながら説明する。
【0049】
本実施形態にかかる半導体装置及びその製造方法は、上述の第1実施形態が本発明をInP−HEMTに適用した場合の構成例であるのに対し、本発明をGaN−HEMTに適用した場合の構成例である点が異なる。
つまり、本実施形態にかかる半導体装置は、例えば集積回路(例えばMMIC)に備えられ、化合物半導体からなるHEMT[ここではGaN系材料を用いたHEMT(GaN−HEMT)]に本発明を適用したものである。
【0050】
以下、本GaN−HEMTの製造方法について説明する。
まず、図10(A),(a)に示すように、SiC基板(半導体基板)31上に、例えばMOVPE法(organometallic vapor phase epitaxy;有機金属気相成長法)によって、i−GaNチャネル層32(電子走行層;例えば厚さ3μm)、i−AlGaNスペーサ層33(例えば厚さ5nm)、n−AlGaN電子供給層34(例えば厚さ30nm;Siドーピング濃度5×1018cm−3)、n−GaNキャップ層35(例えば厚さ10nm;Siドーピング濃度5×1018cm−3)を順に積層させて半導体積層構造を形成する。
【0051】
次に、図10(B),(b)に示すように、例えば酸素のイオン注入によって素子間分離を行なって素子分離注入領域36を形成する。このため、上述の各実施形態のInP−HEMTのようなメサ構造による段差は生じない。
その後、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、半導体積層構造上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有する新たなレジスト膜を設ける。
【0052】
次に、図11(A),(a)に示すように、n−AlGaN電子供給層34上に、ソース電極37及びドレイン電極38を形成する。
具体的には、まず、図11(A)に示すように、フォトリソグラフィ技術によって、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有するレジスト膜を設け、例えば塩素系ガスを用いたドライエッチングによって、ソース電極形成予定領域及びドレイン電極形成予定領域のn−GaNキャップ層35を除去する。なお、n−GaNキャップ層35が少し残されるようにしても良いし、n−AlGaN電子供給層34が少し削られるようにしても良い。
【0053】
そして、全面に、Ti/Alを堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したTi/Alを除去することによって(即ち、リフトオフ法によって)、ソース電極形成予定領域及びドレイン電極形成予定領域のn−AlGaN電子供給層34上にTi/Al層を形成する。
そして、例えば、窒素雰囲気中で、400℃〜1000℃の温度(例えば600℃)で熱処理を行なって、オーミック特性を確立する。
【0054】
このようにして、図11(A)に示すように、Ti/Alの2層構造のソース電極37及びドレイン電極38を形成する。
次に、図11(B),(b)に示すように、n−GaNキャップ層35上にゲート電極39を形成する。
具体的には、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設ける。
【0055】
そして、全面に、Ni,Auを順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したNi/Auを除去することによって(即ち、リフトオフ法によって)、n−GaNキャップ層35上にNi/Auの2層構造のゲート電極39を形成する。
その後の工程は、上述の第1実施形態のゲート電極を形成した後の工程と同様である[図5(B),(b)〜図9(A),(aX),(aY)参照]。
【0056】
つまり、まず、図12(A),(a)に示すように、ゲート電極39の近傍に所望の厚さのPMMA樹脂層(第1充填材層)24を形成する。
ここでは、ゲート電極39の長さ方向の延長線上の所望の領域にPMMA樹脂層24が形成される。なお、PMMA樹脂層24は、ゲート電極39に接する位置に設けているが、ゲート電極39から離れた位置に設けても良い。
【0057】
次いで、図12(A),(a)に示すように、PMMA樹脂層24(第1充填材層)に連なり、かつ、ゲート電極39が覆われるようにPMGI樹脂層25(第2充填材層)を形成する。
次に、図12(A),(a)に示すように、PMMA樹脂層24(第1充填材層)、PMGI樹脂層25(第2充填材層)、ゲート電極39を含む全面が覆われるように、保護膜(絶縁膜;層間膜;ここでは樹脂膜)4を形成する。
【0058】
次に、図12(A),(a)に示すように、ソース電極37、ドレイン電極38、ゲート電極39上に形成された樹脂膜4に、それぞれ、コンタクトホール8(引き出し用ホール;第2のホール)を形成するとともに、PMMA樹脂層(第1充填材層)24に接するように充填材溶出用ホール(第1のホール)5を形成する。
次に、図12(B),(b)に示すように、例えば酸素プラズマ等によってレジスト膜を除去した後、例えばN−メチル−2−ピロリドン(NMP)などの有機溶剤を用いて、PMMA樹脂層24(第1充填材層)及びPMGI樹脂層25(第2充填材層)を溶解させ、ゲート電極39の周囲に階段状の空間6を形成する。
【0059】
次いで、図13(A),(aX),(aY)に示すように、例えばスパッタリング法によって、各ホール5,8内を含む全面に、例えばTiW(100nm)/Au(150nm)のような金属膜(スパッタ膜)70を形成する。
本実施形態では、上述の横穴6Aの高さは、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって規定される。PMMA樹脂層24の厚さは任意に設定でき、その厚さを薄くすることができるため、横穴6Aの高さも低くすることができる。このため、金属膜70によって横穴6Aを完全にふさぐことができ、これにより、ゲート電極30の周囲に形成される空間6を完全に封止することができる。この結果、ゲート電極30の周囲が閉空間になっている構造が完成する。
【0060】
その後、例えばフォトリソグラフィ技術によって配線領域を規定すべく、金属膜70上に、所望の配線に対応する開口部を有する新たなレジスト膜を設ける。そして、図13(A),(aX),(aY)に示すように、例えばAuめっきによって配線(配線金属)90を形成する。次いで、レジスト除去後に、余分なTiW/Auスパッタ膜70を除去する。なお、図13(A)では、ソース電極37及びドレイン電極38の引き出し配線は省略している。
【0061】
このようにして、図13(A),(aX),(aY)に示すような構造の本半導体装置(GaN−HEMT)が完成する。
なお、その他の詳細は、上述の第1実施形態のものと同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第1実施形態のものと同様に、ゲート電極39の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間(閉空間)6を、ゲート電極39の周囲に、歩留まり良く(安定して)形成できるという利点がある。
【0062】
特に、ゲート電極39の周囲にある保護膜(層間絶縁膜)4による寄生容量を増加させることなく、配線を行なって集積化(MMIC化)することができる。これにより、ゲート・ソース間、ゲート・ドレイン間の余分な寄生容量が生じないため、高周波特性の向上が見込まれる。
[第3実施形態]
次に、第3実施形態にかかる半導体装置及びその製造方法について、図14〜図17を参照しながら説明する。
【0063】
本実施形態にかかる半導体装置及びその製造方法は、上述の第1実施形態が本発明をInP−HEMTに適用した場合の構成例であるのに対し、本発明をGaAs−HEMTに適用した場合の構成例である点が異なる。
つまり、本実施形態にかかる半導体装置は、例えば集積回路(例えばMMIC)に備えられ、化合物半導体からなるHEMT[ここではGaAs系材料を用いたHEMT(GaAs−HEMT)]に本発明を適用したものである。
【0064】
以下、本GaAs−HEMTの製造方法について説明する。
まず、図14(A),(a)に示すように、半絶縁性GaAs基板(半導体基板)41上に、例えばMOCVD法(有機金属化学気相成長法)によって、i−GaAsバッファ層42(例えば厚さ800nm)、i−InGaAsチャネル層43(電子走行層;例えば厚さ15nm)、i−AlGaAsスペーサ層44(例えば厚さ3nm)、n−AlGaAs供給層45(例えば厚さ25nm;Siドーピング濃度2×1018cm−3)、n−GaAsキャップ層46(例えば厚さ50nm;Siドーピング濃度2×1018cm−3)を順に積層させて半導体積層構造を形成する。
【0065】
なお、i−InGaAsチャネル層に代えて、i−GaAsチャネル層を用いても良い。
次に、図14(B),(b)に示すように、例えば酸素、ホウ素、ヘリウム等のイオン注入によって素子間分離を行なって素子分離注入領域47を形成する。このため、上述の第1実施形態のInP−HEMTのようなメサ構造による段差は生じない。
【0066】
次に、図15(A),(a)に示すように、n−GaAsキャップ層46上に、ソース電極48及びドレイン電極49を形成する。
具体的には、まず、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、n−GaAsキャップ層46上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有する新たなレジスト膜を設ける。
【0067】
そして、全面に、AuGe,Ni,Auを順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したAuGe/Ni/Auを除去することによって(即ち、リフトオフ法によって)、AuGe/Ni/Auの3層構造のソース電極48及びドレイン電極49(オーミック電極)を形成する。
ここでは、例えば、窒素雰囲気中で、350℃〜450℃の温度(例えば400℃)で熱処理を行なって、オーミック特性を確立する。
【0068】
次に、図15(B),(b)に示すように、例えばフォトリソグラフィ技術を用いてリセス領域(リセス部)を規定し、例えばSiCl4とSF6混合ガスのドライエッチングを用いてn−GaAsキャップ層46を除去し、リセス50を形成する。このとき、エッチング液はn−AlGaAs供給層45をほとんどエッチングしないため、n−AlGaAs供給層45の表面でエッチングが停止する。つまり、n−AlGaAs供給層45に対してn−GaAsキャップ層46が選択エッチングされる。これにより、n−AlGaAs供給層45の表面が露出し、このn−AlGaAs供給層45の表面によってリセス50の底面(AlGaAsリセス面)が構成されることになる。
【0069】
次に、図15(C),(c)に示すように、n−AlGaAs供給層45上にゲート電極51を形成する
具体的には、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設ける。
そして、全面に、Alを堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したAlを除去することによって(即ち、リフトオフ法によって)、n−AlGaAs供給層45上にAlからなるゲート電極51を形成する。
【0070】
その後の工程は、上述の第1実施形態のゲート電極を形成した後の工程と同様である[図5(B),(b)〜図9(A),(aX),(aY)参照]。
つまり、まず、図16(A),(a)に示すように、ゲート電極51の近傍に所望の厚さのPMMA樹脂層(第1充填材層)24を形成する。
ここでは、ゲート電極51の長さ方向の延長線上の所望の領域にPMMA樹脂層24が形成される。なお、PMMA樹脂層24は、ゲート電極51に接する位置に設けているが、ゲート電極51から離れた位置に設けても良い。
【0071】
次いで、図16(A),(a)に示すように、PMMA樹脂層24(第1充填材層)に連なり、かつ、ゲート電極51が覆われるようにPMGI樹脂層25(第2充填材層)を形成する。
次に、図16(A),(a)に示すように、PMMA樹脂層24(第1充填材層)、PMGI樹脂層25(第2充填材層)、ゲート電極51を含む全面が覆われるように、保護膜(絶縁膜;層間膜;ここでは樹脂膜)4を形成する。
【0072】
次に、図16(B),(b)に示すように、ソース電極48、ドレイン電極49、ゲート電極51上に形成された樹脂膜4に、それぞれ、コンタクトホール8(引き出し用ホール;第2のホール)を形成するとともに、PMMA樹脂層(第1充填材層)24に接するように充填材溶出用ホール(第1のホール)5を形成する。
次に、図16(B),(b)に示すように、例えば酸素プラズマ等によってレジスト膜を除去した後、例えばN−メチル−2−ピロリドン(NMP)などの有機溶剤を用いて、PMMA樹脂層24(第1充填材層)及びPMGI樹脂層25(第2充填材層)を溶解させ、ゲート電極51の周囲に階段状の空間6を形成する。
【0073】
次いで、図17(A),(aX),(aY)に示すように、例えばスパッタリング法によって、各ホール5,8内を含む全面に、例えばTiW(100nm)/Au(150nm)のような金属膜(スパッタ膜)70を形成する。
本実施形態では、上述の横穴6Aの高さは、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって規定される。PMMA樹脂層24の厚さは任意に設定でき、その厚さを薄くすることができるため、横穴6Aの高さも低くすることができる。このため、金属膜70によって横穴6Aを完全にふさぐことができ、これにより、ゲート電極51の周囲に形成される空間6を完全に封止することができる。この結果、ゲート電極51の周囲が閉空間になっている構造が完成する。
【0074】
その後、例えばフォトリソグラフィ技術によって配線領域を規定すべく、金属膜70上に、所望の配線に対応する開口部を有する新たなレジスト膜を設ける。そして、図17(A),(aX),(aY)に示すように、例えばAuめっきによって配線(配線金属)90を形成する。次いで、レジスト除去後に、余分なTiW/Auスパッタ膜70を除去する。なお、図17(A)では、ソース電極48及びドレイン電極49の引き出し配線は省略している。
【0075】
このようにして、図17(A),(aX),(aY)に示すような構造の本半導体装置(GaAs−HEMT)が完成する。
なお、その他の詳細は、上述の第1実施形態のものと同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第1実施形態のものと同様に、ゲート電極51の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間(閉空間)10を、ゲート電極51の周囲に、歩留まり良く(安定して)形成できるという利点がある。
【0076】
特に、ゲート電極51の周囲にある保護膜(層間絶縁膜)4による寄生容量を増加させることなく、配線を行なって集積化(MMIC化)することができる。これにより、ゲート・ソース間、ゲート・ドレイン間の余分な寄生容量が生じないため、高周波特性の向上が見込まれる。
なお、上述の実施形態において、i−AlGaAsスペーサ層44及びn−AlGaAs供給層45に代えて、例えば図18に示すように、n−InGaP供給層45B(例えば厚さ25nm;Siドーピング濃度2×1018cm−3)を設けて構成することもできる。
[その他]
[1]なお、上述の第1実施形態の構成において、図19(A),(B)に示すように、ゲート電極30及びエアギャップ23を保護するための保護膜(絶縁膜;ここではSiN膜)60を設けても良い。
【0077】
この場合、上述の第1実施形態の製造方法において、ゲート電極30を形成した後に、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)60を例えば厚さ10〜50nm堆積させれば良い。
これにより、ゲート電極30及びエアギャップ23を保護するための保護膜(絶縁膜)60を形成することができる。
【0078】
この場合、InP−HEMTの構造は、図20(A),(B)に示すような構造になる。
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[2]また、上述の第1実施形態の構成において、図21に示すように、さらに、上述のSiN膜(絶縁膜;保護膜)60の下側に、リセス表面を覆うSiN膜(絶縁膜;保護膜)61を設けるようにしても良い。
【0079】
この場合、上述の第1実施形態の製造方法において、リセス20を形成した後に[図4(A),(a)参照]、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)61を例えば厚さ10〜50nm堆積させれば良い。これにより、リセス表面を保護するための保護膜(絶縁膜)61を形成することができる。また、この場合、ゲート電極30を形成する前に、SiN膜61の一部を、例えばF系ガスを用いてドライエッチングして、ゲート電極30を形成するための開口部を形成する必要がある。
【0080】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
例えば、上述の第2実施形態のものに適用する場合、上述の第2実施形態の構成において、さらに、ソース電極37、ドレイン電極38、n−GaNキャップ層35の表面を覆うSiN膜(絶縁膜;保護膜)を設ければ良い。この場合、上述の実施形態の製造方法において、ソース電極37及びドレイン電極38を形成した後に[図11(A),(a)参照]、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)を例えば厚さ5〜500nm(例えば100nm)堆積させれば良い。これにより、ソース電極37、ドレイン電極38、n−GaNキャップ層35の表面を保護するための保護膜(絶縁膜)を形成することができる。また、この場合、ゲート電極39を形成する前に、SiN膜の一部を、例えばF系ガスを用いてドライエッチングして、ゲート電極を形成するための開口部を形成する必要がある。
【0081】
また、例えば、上述の第3実施形態のものに適用する場合、上述の第3実施形態の構成において、さらに、ソース電極48、ドレイン電極49、n−GaAsキャップ層46、リセス50の表面を覆うSiN膜(絶縁膜;保護膜)を設けるようにしても良い。この場合、上述の実施形態の製造方法において、リセス50を形成した後に[図15(B),(b)参照]、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)を堆積させれば良い。これにより、ソース電極48、ドレイン電極49、n−GaAsキャップ層46、リセス50の表面を保護するための保護膜(絶縁膜)を形成することができる。また、この場合、ゲート電極51を形成する前に、SiN膜の一部を、例えばF系ガスを用いてドライエッチングして、ゲート電極51を形成するための開口部を形成する必要がある。
[3]また、上述の第1実施形態では、充填材溶出用ホール5を1つだけ設けているが、これに限られるものではなく、例えば図22(A),(a)に示すように、複数(ここでは2つ)の充填材溶出用ホール5を設け、ゲート電極30の周囲に形成される空間6が高さが低い部分6Aを複数個所(ここでは2箇所)有するものとしても良い。ここでは、ゲート電極30のためのコンタクトホール8を、一方の充填材溶出用ホール5として用いている。
【0082】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[4]また、上述の第1実施形態では、コンタクトホール8とは別に充填材溶出用ホール5を設けているが、これに限られるものではなく、例えば図23(A),(a)に示すように、ゲート電極30と配線金属90とを接続するために設けられるコンタクトホール8と充填材溶出用ホール5とを兼用するようにしても良い。
【0083】
この場合、ゲート電極30のためのコンタクトホール8は、ゲート電極30に接するように形成されているため、コンタクトホール8としても機能する充填材溶出用ホール5は、ゲート電極30に接するように形成されることになる。例えば図23(a)に示すように、コンタクトホール8としても機能する充填材溶出用ホール5は、ゲート電極30のパッド部30Aの上面に接するように形成される。このため、第1充填材層24を、ゲート電極30のパッド部30Aの上面に接するように形成することで、ゲート電極30の周囲に形成される空間6の高さの低い部分6Aがゲート電極30のパッド部30Aの上面に接するように形成されるようにする。これにより、ゲート電極30の周囲に形成される空間6の高さが低い部分6A(横穴)は、ゲート電極30のパッド部30Aの上面に接するように形成されることになる。
【0084】
また、封止膜7は、金属膜70とする。つまり、封止膜7と、ゲート電極30からの引出配線を構成する金属膜70とを兼用することになる。この場合、ゲート電極30の周囲に形成される空間6の高さが低い部分6Aと充填材溶出用ホール5とが接している部分の開口10(横穴)が封止され、かつ、ゲート電極30に接続される引出配線(ここではシードメタル)となるように、封止膜7としての金属膜70を形成すれば良い。つまり、ゲート電極30の周囲に形成される空間6を封じ込める工程と、ゲート電極30からの引出配線(ここではシードメタル)を形成する工程とが同時に行なわれることになる。
【0085】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[5]また、上述の第1実施形態では、階段状の空間6を、高さが2段階で変化する2段の階段状空間にしているが、これに限られるものではなく、少なくとも高さが低い部分と高い部分とを有するものであれば良く、例えば図24(A),(a)に示すように、高さが2段階以上変化する複数段の階段状空間であっても良い。
【0086】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[6]なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【図面の簡単な説明】
【0087】
【図1】(A),(B)は、本発明の第1実施形態にかかる半導体装置の構成を示す模式図であって、(A)は平面図であり、(B)は(A)のX−X´線に沿う断面図である。
【図2】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図3】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図4】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図5】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図6】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図7】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図8】(A),(a)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【図9】(A),(aX),(aY)は、本発明の第1実施形態にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は平面図であり、(aX)は(A)のX−X´線に沿う断面図であり、(aY)は(A)のY−Y´線に沿う断面図である。
【図10】(A),(a),(B),(b)は、本発明の第2実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図13(A)のY−Y´線に沿う断面図であり、(a),(b)は図13(A)のX−X´線に沿う断面図である。
【図11】(A),(a),(B),(b)は、本発明の第2実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図13(A)のY−Y´線に沿う断面図であり、(a),(b)は図13(A)のX−X´線に沿う断面図である。
【図12】(A),(a),(B),(b)は、本発明の第2実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図13(A)のY−Y´線に沿う断面図であり、(a),(b)は図13(A)のX−X´線に沿う断面図である。
【図13】(A),(aX),(aY)は、本発明の第2実施形態にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は平面図であり、(aX)は(A)のX−X´線に沿う断面図であり、(aY)は(A)のY−Y´線に沿う断面図である。
【図14】(A),(a),(B),(b)は、本発明の第3実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図17(A)のY−Y´線に沿う断面図であり、(a),(b)は図17(A)のX−X´線に沿う断面図である。
【図15】(A),(a),(B),(b),(C),(c)は、本発明の第3実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B),(C)は図17(A)のY−Y´線に沿う断面図であり、(a),(b),(c)は図17(A)のX−X´線に沿う断面図である。
【図16】(A),(a),(B),(b)は、本発明の第3実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図17(A)のY−Y´線に沿う断面図であり、(a),(b)は図17(A)のX−X´線に沿う断面図である。
【図17】(A),(aX),(aY)は、本発明の第3実施形態にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は平面図であり、(aX)は(A)のX−X´線に沿う断面図であり、(aY)は(A)のY−Y´線に沿う断面図である。
【図18】本発明の第3実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図19】(A),(B)は、本発明の第1実施形態の第1変形例にかかる半導体装置の製造方法を説明するための模式図であって、(A)は平面図であり、(B)は(A)のX−X´線に沿う断面図である。
【図20】(A),(B)は、本発明の第1実施形態の第1変形例にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は図9(A)のX−X´線に沿う断面図であり、(B)は図9(A)のY−Y´線に沿う断面図である。
【図21】本発明の第1実施形態の第2変形例にかかる半導体装置の構成を示す模式的断面図である。
【図22】(A),(a)は、本発明の第1実施形態の第3変形例にかかる半導体装置の構成を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【図23】(A),(a)は、本発明の第1実施形態の第4変形例にかかる半導体装置の構成を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【図24】(A),(a)は、本発明の第1実施形態の第5変形例にかかる半導体装置の構成を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【符号の説明】
【0088】
1 半導体基板
2 活性領域
3 ゲート電極
4 保護膜(絶縁膜;樹脂膜)
5 ホール
6 空間(空洞)
6A 高さが低い部分
6B 高さが高い部分
7 封止膜
8 コンタクトホール
9 引き出し電極(配線金属)
10 開口(溶出口)
11 InP基板
12 i−InAlAsバッファ層
13 i−InGaAsチャネル層
14 n−InAlAs電子供給層
15 i−InPストッパ層
16 n−InGaAsキャップ層
17 ソース電極
18 ドレイン電極
19 SiN膜
20 リセス
21 ゲート開口
22 レジスト膜
23 エアギャップ
24 PMMA樹脂層(第1充填材層)
25 PMGI樹脂層(第2充填材層)
30 ゲート電極
30A ゲート電極のパッド部
31 SiC基板
32 i−GaNチャネル層
33 i−AlGaNスペーサ層
34 n−AlGaN電子供給層
35 n−GaNキャップ層
36 素子分離注入領域
37 ソース電極
38 ドレイン電極
39 ゲート電極
41 半絶縁性GaAs基板
42 i−GaAsバッファ層
43 i−InGaAsチャネル層
44 i−AlGaAsスペーサ層
45 n−AlGaAs供給層
45B n−InGaP供給層
46 n−GaAsキャップ層
47 素子分離注入領域
48 ソース電極
49 ドレイン電極
50 リセス
51 ゲート電極
60 SiN膜
61 SiN膜
70 金属膜(スパッタ膜)
90 配線(配線金属)
【技術分野】
【0001】
本発明は、例えば化合物半導体からなるHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)に用いて好適の半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、HEMTは、優れた高速特性を有するため、光通信システムの信号処理回路、その他の高速デジタル回路などに応用されている。特に、優れた低雑音特性を有するため、マイクロ波やミリ波帯での増幅器への応用も期待されている。
一方、HEMTの高周波特性を向上させるために、トランジスタの電流利得に関する増幅動作の周波数の上限である電流利得の遮断周波数(増幅限界周波数)fTの値をより大きくすることが必要である。このために、素子の増幅率に関連する素子パラメータである相互コンダクタンスgmの値をより大きくすること、及び、ゲート長を短縮してゲート・ソース間の容量を低減することが必要である。
【0003】
特に、例えば集積化(例えばMMIC化)した場合にも高周波特性が悪くならないように、ゲート電極の周囲にある層間絶縁膜(保護膜)による寄生容量を低減することが必要である。
この寄生容量を低減するには、ゲート電極の周囲にある層間絶縁膜を除去することが効果的である。
【0004】
例えば、以下のようにして、ゲート電極の周囲にある層間絶縁膜を除去している。
つまり、まず、ゲート電極の周囲に充填材層を形成した後、全面を覆うように層間絶縁膜を形成する。
次に、充填材層の端部が露出するように層間絶縁膜にホールを形成する。
そして、充填材層を溶解し、ホールを介して除去する。
【0005】
このようにして、ゲート電極の周囲が空洞になるように層間絶縁膜が形成される。
【特許文献1】特開2004−95637号公報
【特許文献2】特開2006−210499号公報
【特許文献3】特開平5−335343号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、空洞とホールの境界部分の開口、即ち、充填材層を除去するために用いられた開口(抜き穴)を完全に封止することができないと、その後の工程で空洞内に液体等が浸入し、特性劣化につながるおそれがある。
しかしながら、空洞とホールの境界部分の開口の大きさが大きすぎると、ホール内に金属層を堆積させても、開口を封止できない場合がある。このため、歩留まりが良くない。
【0007】
また、空洞を形成するための上記充填材層の端部がテーパ状になっていると、このテーパ状部分にホールを形成した場合、ホールを形成する位置によって、空洞とホールの境界部分の開口の高さが異なってしまうことになる。
このように、空洞とホールの境界部分の開口の高さが場所によって異なってしまうと、開口の高さに対して金属層の厚さが十分でない場所ができてしまい、開口を完全に封止できない場合がある。
【0008】
また、開口の高さに対して金属層の厚さが十分に確保されるようにしなくてはならないが、このためには、ホールを形成する位置及び金属層の厚さを正確に制御しなければならない。しかしながら、このような制御を正確に行なうのは難しい。
そこで、ゲート電極の周囲に形成される空洞(空間)と保護膜(例えば層間絶縁膜)に形成されるホールとの境界部分の開口を封止しやすい構造を実現し、これにより、簡易な制御で、封止された空間を、ゲート電極の周囲に、歩留まり良く形成できるようにしたい。
【課題を解決するための手段】
【0009】
このため、本半導体装置の製造方法は、ゲート電極を形成し、ゲート電極の近傍に第1充填材層を形成し、第1充填材層に連なり、かつ、ゲート電極を覆う第2充填材層を形成し、第1充填材層、第2充填材層、ゲート電極を覆う保護膜を形成し、保護膜に1充填材層に接する第1のホールを形成し、第1のホールを介して第1充填材層及び第2充填材層を除去し、高さが低い部分と高さが高い部分とを有する階段状の空間をゲート電極の周囲に形成することを要件とする。
【0010】
本半導体装置は、ゲート電極と、高さが低い部分と高さが高い部分とを有する階段状の空間をゲート電極の周囲に有する保護膜と、高さが低い部分に接するように保護膜に形成されたホールとを備えることを要件とする。
【発明の効果】
【0011】
したがって、本半導体装置及びその製造方法によれば、ゲート電極の周囲に形成される空間と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間を、ゲート電極の周囲に、歩留まり良く形成できるという利点がある。
【発明を実施するための最良の形態】
【0012】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について説明する。
[第1実施形態]
まず、本発明の第1実施形態にかかる半導体装置及びその製造方法について、図1〜図9を参照しながら説明する。
【0013】
本実施形態にかかる半導体装置の構成及びその製造方法について、図1を参照しながら説明する。
まず、本半導体装置は、図1(A),(B)に示すように、半導体基板1上に形成され、複数の半導体層(化合物半導体層)を積層してなる半導体積層構造からなる活性領域2と、活性領域2上に形成されたゲート電極3と、ゲート電極3の周囲に空間(空洞)6が形成されるように表面を覆う保護膜(絶縁膜;ここでは樹脂膜)4と、保護膜4に形成されたホール5とを備える。
【0014】
ここで、ホール5は、ゲート電極3の周囲に空間(空洞)を形成するための充填材を溶出させるための充填材溶出用ホール(封じ込め用ホール;第1のホール)である。
このホール5は、図1(A),(B)に示すように、ゲート電極3の上方の領域以外の領域に形成されている。ここでは、ゲート電極3の長さ方向の延長線上の領域に、ゲート電極3の周囲に形成される空間6に横方向(水平方向)から接続されるように形成されている。
【0015】
特に、本実施形態では、図1(B)に示すように、ゲート電極3の周囲に形成される空間6は、ゲート電極3と保護膜4との間に形成されており、高さが低い部分[図1(B)中、d1;狭い空間]6Aと高さが高い部分[図1(B)中、d2;d1<d2;広い空間]6Bとを有する階段状の空間になっている。
ここで、ゲート電極3の周囲に形成される空間6がこのような構造になっているのは、以下の理由による。
【0016】
通常、ゲート電極3の周囲に空間(本実施形態の高さが高い部分6Bに相当する)を形成するためにゲート電極3を覆うように設けられる充填材は、ゲート電極3があるため、厚さが厚くなってしまう。このため、ゲート電極3の周囲に形成される空間の高さも高くなる。
このように厚さが厚い充填材に充填材溶出用ホールを形成すると、充填材を溶出させてゲート電極3の周囲に形成される空間と充填材溶出用ホールとの境界部分の開口(溶出口)の高さが高くなってしまう。このような溶出口を封止するのは難しい。
【0017】
そこで、図1(B)に示すように、ゲート電極3の周囲に形成される空間6を、高さが低い部分6Aを有するものとし、この高さが低い部分6Aに接するように、保護膜4に充填材溶出用ホール5を形成して、ゲート電極3の周囲に形成される空間6(ここでは高さが低い部分6A)と保護膜4に形成されるホール5との境界部分の開口(溶出口)10を封止しやすい構造にしている。
【0018】
また、本実施形態では、図1(B)に示すように、ホール5の側面及び底面を覆うように封止膜(絶縁膜又は金属膜)7が形成されている。この封止膜7の厚さ[図1(B)中、d3]は、階段状の空間6の高さが低い部分6Aの高さよりも厚くなっている(d3>d1)。これにより、ゲート電極3の周囲に形成される空間6(ここでは高さが低い部分6A)と保護膜4に形成されるホール5との境界部分の開口10が完全に閉じられ、ゲート電極3の周囲に形成される空間6が完全に封止されて閉空間となるようにしている。
【0019】
なお、図1(B)中、符号8はコンタクトホールを示しており、符号9は引き出し電極(配線金属)を示している。また、図1(A)では、説明を分かりやすくするために、引き出し電極9や封止膜7は図示を省略している。
このように構成される本半導体装置は、以下のような製造方法によって製造することができる。
【0020】
まず、半導体基板1上に、複数の半導体層(化合物半導体層)を積層してなる半導体積層構造からなる活性領域2を形成する[図1(A),(B)参照]。
次いで、活性領域2上に、ゲート電極3を形成する[図1(A),(B)参照]。
次に、ゲート電極3の近傍に所望の厚さの第1充填材層を形成する。ここでは、ゲート電極3の長さ方向の延長線上の領域に第1充填材層を形成する[例えば図5(B),(b)参照]。
【0021】
次いで、第1充填材層に連なり、かつ、ゲート電極3が覆われるように第2充填材層を形成する[例えば図6(A),(a)参照]。
そして、第1充填材層、第2充填材層、ゲート電極3が覆われるように保護膜(ここでは樹脂膜)4を形成する[例えば図6(B),(b)参照]。
次いで、保護膜4に第1充填材層に接するようにホール5を形成する[例えば図7(A),(a)参照]。
【0022】
その後、ホール5を介して第1充填材層及び第2充填材層を除去することによって、高さが低い部分6A[図1(B)中、d1]と高さが高い部分6B[図1(B)中、d2;d1<d2]とを有する階段状の空間6をゲート電極3の周囲に形成する[図1(B)参照]。
このようにして、ゲート電極3の周囲に空間6を形成した後、この空間6(ここではこの空間の高さが低い部分6A)が封止されるように封止膜7(例えば絶縁膜、金属膜など)を堆積させる[図1(B)参照]。なお、封止膜7を金属膜とする場合、ゲート電極やソース・ドレイン電極の配線の一部として機能させることもできる。
【0023】
ここでは、封止膜7は、階段状の空間6の高さが低い部分6Aの高さ[図1(B)中、d1]よりも厚くなるように形成する[図1(B)参照]。これは、ゲート電極3の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を、ホール5の底面に堆積する封止膜7によって封止するためである。つまり、ホール5の側面に付着する封止膜7によって封止しようとすると、開口10を封止しきれない場合があるため、ホール5の底面に堆積する封止膜7によって封止することで、開口10を確実に封止できるようにしている。
【0024】
このように、本実施形態では、開口(溶出口)10の大きさを小さくし、さらに、開口10を、ホール5の底面に堆積する封止膜7によって封止するようにして、ゲート電極3の周囲に形成される空間6を、簡易、かつ、確実に封止できるようにしている。この結果、開口10は封止膜7によって完全に閉じられ、ゲート電極3の周囲に形成される空間6が完全に封止されることになる。
【0025】
以下、本発明を、例えば集積回路(例えばMMIC)に備えられ、化合物半導体からなるHEMT(電界効果型半導体装置;高周波素子)に適用した場合、より具体的には、InP基板上に形成されるHEMT(InP−HEMT)の製造方法を例に挙げて説明する。
まず、図2(A),(a)に示すように、InP基板11(半導体基板)上に、下から順に、i−InAlAsバッファ層12(例えば厚さ300nm)、i−InGaAsチャネル層13(電子走行層;キャリア走行層;例えば厚さ15nm)、プレーナドープしたn−InAlAs電子供給層14(キャリア供給層)、i−InPストッパ層15(エッチング停止層;例えば厚さ5nm)、n−InGaAsキャップ層16(コンタクト層;例えば、不純物濃度1×1019cm−3,厚さ50nm)を、例えばMOCVD法(有機金属化学気相成長法)によって積層させて半導体積層構造を形成する。
【0026】
なお、プレーナドープしたn−InAlAs電子供給層14(即ち、Siをδドープしてn型導電性を付与したn−InAlAs電子供給層)に代えて、下から順に、i−InAlAsスペーサ層(例えば厚さ3nm)、Siをδドープしてn型導電性を付与したn−InAlAsにより形成されるδドープ層(プレーナドープ層,電子供給層;例えば不純物濃度5×1012cm−2)、i−InAlAsバリヤ層(例えば厚さ6nm)を積層させたものとして構成しても良い。
【0027】
次に、図2(B),(b)に示すように、例えばフォトリソグラフィ技術によって素子分離領域を規定する。
まず、レジスト膜(図示せず)を設けた後、例えばリン酸,過酸化水素水,水の混合液(リン酸系のエッチャント)を用いたウェットエッチングでn−InGaAsキャップ層16を除去する。このとき、エッチングはi−InPストッパ層15の上面(表面)で停止する。次いで、i−InPストッパ層15を例えば塩酸とリン酸の混合液で選択的に除去する。次に、n−InAlAs電子供給層14からi−InGaAsチャネル層13までを、n−InGaAsキャップ層16と同様に、例えばリン酸系のエッチャントでエッチングして、i−InAlAsバッファ層12を露出させた後、レジスト膜を除去する。このようにして、メサエッチングにより素子間分離が行なわれる。これにより、素子動作領域(活性領域)のメサ構造(半導体積層構造)が形成される。
【0028】
次に、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、n−InGaAsキャップ層16上に、ソース電極及びドレイン電極の大きさに対応する開口部を有する新たなレジスト膜(図示せず)を設ける。
そして、全面に、Ti(厚さ10nm),Pt(厚さ30nm),Au(厚さ300nm)を順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したTi/Pt/Auを除去することによって(即ち、リフトオフ法によって)、図3(A),(a)に示すように、n−InGaAsキャップ16上に、Ti/Pt/Auの3層構造のソース電極17及びドレイン電極18を形成する。
【0029】
次に、図3(B),(b)に示すように、例えばプラズマCVD法によって、全面に、例えばSiN膜19(絶縁膜;保護膜)を例えば20〜100nm程度堆積させる。
次いで、図4(A),(a)に示すように、例えばフォトリソグラフィ技術あるいはEBリソグラフィ(電子ビーム露光法)を用いてリセス(リセス領域;リセス部)20を形成する。
【0030】
まず、SiN膜19に形成されるリセス形成用開口部に対応する開口部を有する新たなレジスト膜を設けた後、例えばSF6あるいはCF4を用いたドライエッチングでSiN膜19を除去して、SiN膜19に、所望の長さのリセス20を形成しうる大きさのリセス形成用開口部を形成する。
次いで、このリセス形成用開口部を介して、例えばリン酸,過酸化水素水,水の混合液(エッチング液)を用いたウェットエッチングでn−InGaAsキャップ層16を除去し、所望のリセス長のリセス20を形成する。このとき、エッチング液はi−InPストッパ層15をほとんどエッチングしないため、i−InPストッパ層15の表面でエッチングが停止する。つまり、i−InPストッパ層15に対してn−InGaAsキャップ層16が選択エッチングされる。これにより、i−InPストッパ層15の表面が露出し、このi−InPストッパ層15の表面によってリセス20の底面(InPリセス面)が構成されることになる。
【0031】
次に、レジスト膜を除去した後、例えば電子ビーム露光法を用いて(即ち、例えば電子線レジスト及び電子線を用いて)、T型の断面形状を有するT型ゲート電極領域を規定すべく、図4(B),(b)に示すように、T型ゲート電極の軸部のサイズに対応する開口部(ゲート開口;例えば0.1μm程度)21を有する新たなレジスト膜22を設ける。
この際、ゲート開口21を介して、例えばクエン酸、過酸化水素水、水の混合液を用いてi−InGaAsチャネル層13を選択エッチングしてエアギャップ23を形成する。
【0032】
そして、全面に、Ti(厚さ10nm),Pt(厚さ30nm),Au(厚さ500nm)を順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜22とともにレジスト膜22上に堆積したTi/Pt/Auを除去することによって(即ち、リフトオフ法によって)、図5(A),(a)に示すように、リセス20内に、Ti/Pt/Auの3層構造のゲート電極30を形成する。これにより、リセス20の底面を構成するi−InPストッパ層15上に、T型断面形状のゲート電極30が形成される。ここでは、ゲート電極30の端面とi−InPストッパ層15とはショットキー接触するようになっている。
【0033】
次に、図5(B),(b)に示すように、ゲート電極30の近傍に所望の厚さのPMMA樹脂層(第1充填材層)24を形成する。
ここでは、ゲート電極30の長さ方向の延長線上の所望の領域にPMMA樹脂層24が形成される。なお、PMMA樹脂層24は、ゲート電極30から離れた位置に設けているが、ゲート電極30に接する位置に設けても良い。
【0034】
具体的には、まず、全面に、PMMA樹脂(第1充填材)を、例えば50nm〜200nm程度の厚さになるように塗布し、例えば200℃でベーキングする。
なお、後の工程で、保護膜(層間絶縁膜)4で覆われているPMMA樹脂が溶出することによって形成される横穴6Aの高さは、PMMA樹脂の厚さによって規定されるため、PMMA樹脂の厚さは、厚さが薄い封止膜7で横穴6Aを封止できる程度の厚さに設定すれば良い。
【0035】
次に、例えばフォトリソグラフィ技術を用いて、PMMA樹脂層(第1充填材層)24を形成する領域を規定すべく、新たなレジスト膜を設ける。
次いで、例えば酸素を含むガスを用いたドライエッチングで余分なPMMA樹脂を除去し、PMMA樹脂層24を形成する。
次に、図6(A),(a)に示すように、PMMA樹脂層24(第1充填材層)に連なり、かつ、ゲート電極30が覆われるようにPMGI樹脂層25(第2充填材層)を形成する。この場合、PMGI樹脂層25は、ゲート電極30があるため、厚さが厚くなる。ここでは、PMGI樹脂層25の厚さは、PMMA樹脂層24の厚さよりも厚くなる。
【0036】
なお、本実施形態では、第1充填材層としてPMMA樹脂層24を用い、第2充填材層としてPMGI層25を用いているが、これに限られるものではない。第1充填材層及び第2充填材層は、少なくとも、(1)第1充填材及び第2充填材が同じ有機溶剤に溶けること、(2)第2充填材層を形成するための加工を行なう際に第1充填材層が加工されないこと、(3)第1充填材及び第2充填材がその後のプロセス温度に耐えるものであること、という条件を満たす材料を用いて形成すれば良い。
【0037】
具体的には、まず、レジスト膜を除去した後、全面に、例えばPMGI樹脂(第2充填材)を、例えば0.5μm〜1.5μm程度の厚さになるように塗布し、例えば200℃でベーキングする。なお、PMGI樹脂の厚さは、ゲート電極30を埋め込める程度の厚さに設定すれば良い。
次に、例えばフォトリソグラフィ技術を用いて、PMGI樹脂層25(第2充填材層)を形成する領域を規定すべく、新たなレジスト膜を設ける。
【0038】
次いで、例えばアルカリ系の液を用いたウェットエッチングで余分なPMGI樹脂を除去し、PMGI樹脂層25(第2充填材層)を形成する。この際、PMMA樹脂層24はアルカリ耐性があるため、エッチングされない。
次に、図6(B),(b)に示すように、PMMA樹脂層24(第1充填材層)、PMGI樹脂層25(第2充填材層)、ゲート電極30を含む全面が覆われるように、保護膜(絶縁膜;層間膜;ここでは樹脂膜)4を形成する。
【0039】
具体的には、レジスト膜を除去した後、全面に、例えばボリイミド樹脂やBCB樹脂などの樹脂材を、例えば1.5〜2.5μm程度塗布し、例えば200℃〜300℃で硬化させて、樹脂膜4を形成する。
次に、図7(A),(a)に示すように、ソース電極17、ドレイン電極18、ゲート電極30上に形成された樹脂膜4に、それぞれ、コンタクトホール8(引き出し用ホール;第2のホール)を形成するとともに、PMMA樹脂層(第1充填材層)24に接するように充填材溶出用ホール5を形成する。
【0040】
具体的には、まず、例えばフォトリソグラフィ技術によってコンタクトホール形成領域及び充填材溶出用ホール形成領域を規定すべく、各電極17,18,30、及び、PMMA樹脂層(第1充填材層)24の端部の上方に、各ホール8,5の大きさに対応する開口部(レジスト開口)を有する新たなレジスト膜を設ける。ここで、コンタクトホール8及び充填材溶出用ホール5の径は、例えば0.5〜2.0μm程度である。
【0041】
次に、例えば酸素を含むガスを用いたドライエッチングで、樹脂膜4の余分な部分を除去し、コンタクトホール8及び充填材溶出用ホール5を形成する。このエッチングによって、図7(a)に示すように、PMMA樹脂層(第1充填材層)24の一部も除去され、充填材溶出用ホール5の底部側面にPMMA樹脂層24が露出する。つまり、PMMA樹脂層24によって充填材溶出用ホール5の側面の一部が構成されることになる。
【0042】
なお、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって、ゲート電極30の周囲に形成される空間6と保護膜4に形成される充填材溶出用ホール5との境界部分の開口(溶出口)10の大きさ(高さ)が規定されることになる[図7(b)参照]。
また、図7(A),(a)に示すように、充填材溶出用ホール5は、ゲート電極30の上方の領域以外の領域に形成されるため、後の工程で、充填材溶出用ホール5を封止するための封止材がゲート電極30に付着し、特性が悪くなってしまうのを防止することができる。
【0043】
次に、図7(B),(b)に示すように、例えば酸素プラズマ等によってレジスト膜を除去した後、例えばN−メチル−2−ピロリドン(NMP)などの有機溶剤を用いて、PMMA樹脂層24(第1充填材層)及びPMGI樹脂層25(第2充填材層)を溶解させ、ゲート電極30の周囲に階段状の空間6を形成する。
ここでは、充填材溶出用ホール5を介して有機溶剤を注入してPMMA樹脂層24及びPMGI樹脂層25を溶解させ、溶解したPMMA樹脂及びPMGI樹脂を、充填材溶出用ホール5を介して溶出させて、ゲート電極30の周囲に階段状の空間6を形成する。つまり、最初にPMMA樹脂層24の樹脂膜4によって覆われている部分が溶解して充填材溶出用ホール5を介して溶出することによって充填材溶出用ホール5に連通する横穴(溶出穴;これは階段状の空間6の高さが低い部分6Aとなる)が形成され、この横穴6A及び充填材溶出用ホール5を介して、溶解したPMMA樹脂及びPMGI樹脂を溶出させて、ゲート電極30の周囲に階段状の空間6を形成する。
【0044】
次いで、図8(A),(a)に示すように、例えばスパッタリング法によって、各ホール5,8内を含む全面に、例えばTiW(100nm)/Au(150nm)のような金属膜(スパッタ膜)70を形成する。
ここで、スパッタ膜70の厚さは、PMMA樹脂(第1充填材)の厚さ(横穴の高さ;ゲート電極30の周囲に形成される空間6の高さが低い部分6Aの高さ)よりも厚くなるようにする。これにより、ゲート電極30の周囲に形成される空間6が封じ込められる。このように、充填材溶出用ホール5に形成される金属膜70は、封止膜として機能し、配線としては機能しない。一方、コンタクトホール8に形成される金属膜70は、シードメタルとして機能する。
【0045】
本実施形態では、上述の横穴6Aの高さは、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって規定される。PMMA樹脂層24の厚さは任意に設定でき、その厚さを薄くすることができるため、横穴6Aの高さも低くすることができる。このため、金属膜70によって横穴6Aを完全にふさぐことができ、これにより、ゲート電極30の周囲に形成される空間6を完全に封止することができる。この結果、ゲート電極30の周囲が閉空間になっている構造が完成する。
【0046】
その後、例えばフォトリソグラフィ技術によって配線領域を規定すべく、金属膜70上に、所望の配線に対応する開口部を有する新たなレジスト膜を設ける。そして、図9(A),(aX),(aY)に示すように、例えばAuめっきによって配線(配線金属)90を形成する。次いで、レジスト除去後に、余分なTiW/Auスパッタ膜70を除去する。なお、本実施形態では、充填材溶出用ホール5の部分にも配線金属90が形成されることになるが、配線としては機能しない。
【0047】
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、ゲート電極3(30)の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間(閉空間)6を、ゲート電極3(30)の周囲に、歩留まり良く(安定して)形成できるという利点がある。
【0048】
特に、ゲート電極3(30)の周囲にある保護膜(層間絶縁膜)4による寄生容量を増加させることなく、配線を行なって集積化(MMIC化)することができる。これにより、ゲート・ソース間、ゲート・ドレイン間の余分な寄生容量が生じないため、高周波特性の向上が見込まれる。
[第2実施形態]
次に、第2実施形態にかかる半導体装置及びその製造方法について、図10〜図13を参照しながら説明する。
【0049】
本実施形態にかかる半導体装置及びその製造方法は、上述の第1実施形態が本発明をInP−HEMTに適用した場合の構成例であるのに対し、本発明をGaN−HEMTに適用した場合の構成例である点が異なる。
つまり、本実施形態にかかる半導体装置は、例えば集積回路(例えばMMIC)に備えられ、化合物半導体からなるHEMT[ここではGaN系材料を用いたHEMT(GaN−HEMT)]に本発明を適用したものである。
【0050】
以下、本GaN−HEMTの製造方法について説明する。
まず、図10(A),(a)に示すように、SiC基板(半導体基板)31上に、例えばMOVPE法(organometallic vapor phase epitaxy;有機金属気相成長法)によって、i−GaNチャネル層32(電子走行層;例えば厚さ3μm)、i−AlGaNスペーサ層33(例えば厚さ5nm)、n−AlGaN電子供給層34(例えば厚さ30nm;Siドーピング濃度5×1018cm−3)、n−GaNキャップ層35(例えば厚さ10nm;Siドーピング濃度5×1018cm−3)を順に積層させて半導体積層構造を形成する。
【0051】
次に、図10(B),(b)に示すように、例えば酸素のイオン注入によって素子間分離を行なって素子分離注入領域36を形成する。このため、上述の各実施形態のInP−HEMTのようなメサ構造による段差は生じない。
その後、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、半導体積層構造上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有する新たなレジスト膜を設ける。
【0052】
次に、図11(A),(a)に示すように、n−AlGaN電子供給層34上に、ソース電極37及びドレイン電極38を形成する。
具体的には、まず、図11(A)に示すように、フォトリソグラフィ技術によって、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有するレジスト膜を設け、例えば塩素系ガスを用いたドライエッチングによって、ソース電極形成予定領域及びドレイン電極形成予定領域のn−GaNキャップ層35を除去する。なお、n−GaNキャップ層35が少し残されるようにしても良いし、n−AlGaN電子供給層34が少し削られるようにしても良い。
【0053】
そして、全面に、Ti/Alを堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したTi/Alを除去することによって(即ち、リフトオフ法によって)、ソース電極形成予定領域及びドレイン電極形成予定領域のn−AlGaN電子供給層34上にTi/Al層を形成する。
そして、例えば、窒素雰囲気中で、400℃〜1000℃の温度(例えば600℃)で熱処理を行なって、オーミック特性を確立する。
【0054】
このようにして、図11(A)に示すように、Ti/Alの2層構造のソース電極37及びドレイン電極38を形成する。
次に、図11(B),(b)に示すように、n−GaNキャップ層35上にゲート電極39を形成する。
具体的には、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設ける。
【0055】
そして、全面に、Ni,Auを順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したNi/Auを除去することによって(即ち、リフトオフ法によって)、n−GaNキャップ層35上にNi/Auの2層構造のゲート電極39を形成する。
その後の工程は、上述の第1実施形態のゲート電極を形成した後の工程と同様である[図5(B),(b)〜図9(A),(aX),(aY)参照]。
【0056】
つまり、まず、図12(A),(a)に示すように、ゲート電極39の近傍に所望の厚さのPMMA樹脂層(第1充填材層)24を形成する。
ここでは、ゲート電極39の長さ方向の延長線上の所望の領域にPMMA樹脂層24が形成される。なお、PMMA樹脂層24は、ゲート電極39に接する位置に設けているが、ゲート電極39から離れた位置に設けても良い。
【0057】
次いで、図12(A),(a)に示すように、PMMA樹脂層24(第1充填材層)に連なり、かつ、ゲート電極39が覆われるようにPMGI樹脂層25(第2充填材層)を形成する。
次に、図12(A),(a)に示すように、PMMA樹脂層24(第1充填材層)、PMGI樹脂層25(第2充填材層)、ゲート電極39を含む全面が覆われるように、保護膜(絶縁膜;層間膜;ここでは樹脂膜)4を形成する。
【0058】
次に、図12(A),(a)に示すように、ソース電極37、ドレイン電極38、ゲート電極39上に形成された樹脂膜4に、それぞれ、コンタクトホール8(引き出し用ホール;第2のホール)を形成するとともに、PMMA樹脂層(第1充填材層)24に接するように充填材溶出用ホール(第1のホール)5を形成する。
次に、図12(B),(b)に示すように、例えば酸素プラズマ等によってレジスト膜を除去した後、例えばN−メチル−2−ピロリドン(NMP)などの有機溶剤を用いて、PMMA樹脂層24(第1充填材層)及びPMGI樹脂層25(第2充填材層)を溶解させ、ゲート電極39の周囲に階段状の空間6を形成する。
【0059】
次いで、図13(A),(aX),(aY)に示すように、例えばスパッタリング法によって、各ホール5,8内を含む全面に、例えばTiW(100nm)/Au(150nm)のような金属膜(スパッタ膜)70を形成する。
本実施形態では、上述の横穴6Aの高さは、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって規定される。PMMA樹脂層24の厚さは任意に設定でき、その厚さを薄くすることができるため、横穴6Aの高さも低くすることができる。このため、金属膜70によって横穴6Aを完全にふさぐことができ、これにより、ゲート電極30の周囲に形成される空間6を完全に封止することができる。この結果、ゲート電極30の周囲が閉空間になっている構造が完成する。
【0060】
その後、例えばフォトリソグラフィ技術によって配線領域を規定すべく、金属膜70上に、所望の配線に対応する開口部を有する新たなレジスト膜を設ける。そして、図13(A),(aX),(aY)に示すように、例えばAuめっきによって配線(配線金属)90を形成する。次いで、レジスト除去後に、余分なTiW/Auスパッタ膜70を除去する。なお、図13(A)では、ソース電極37及びドレイン電極38の引き出し配線は省略している。
【0061】
このようにして、図13(A),(aX),(aY)に示すような構造の本半導体装置(GaN−HEMT)が完成する。
なお、その他の詳細は、上述の第1実施形態のものと同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第1実施形態のものと同様に、ゲート電極39の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間(閉空間)6を、ゲート電極39の周囲に、歩留まり良く(安定して)形成できるという利点がある。
【0062】
特に、ゲート電極39の周囲にある保護膜(層間絶縁膜)4による寄生容量を増加させることなく、配線を行なって集積化(MMIC化)することができる。これにより、ゲート・ソース間、ゲート・ドレイン間の余分な寄生容量が生じないため、高周波特性の向上が見込まれる。
[第3実施形態]
次に、第3実施形態にかかる半導体装置及びその製造方法について、図14〜図17を参照しながら説明する。
【0063】
本実施形態にかかる半導体装置及びその製造方法は、上述の第1実施形態が本発明をInP−HEMTに適用した場合の構成例であるのに対し、本発明をGaAs−HEMTに適用した場合の構成例である点が異なる。
つまり、本実施形態にかかる半導体装置は、例えば集積回路(例えばMMIC)に備えられ、化合物半導体からなるHEMT[ここではGaAs系材料を用いたHEMT(GaAs−HEMT)]に本発明を適用したものである。
【0064】
以下、本GaAs−HEMTの製造方法について説明する。
まず、図14(A),(a)に示すように、半絶縁性GaAs基板(半導体基板)41上に、例えばMOCVD法(有機金属化学気相成長法)によって、i−GaAsバッファ層42(例えば厚さ800nm)、i−InGaAsチャネル層43(電子走行層;例えば厚さ15nm)、i−AlGaAsスペーサ層44(例えば厚さ3nm)、n−AlGaAs供給層45(例えば厚さ25nm;Siドーピング濃度2×1018cm−3)、n−GaAsキャップ層46(例えば厚さ50nm;Siドーピング濃度2×1018cm−3)を順に積層させて半導体積層構造を形成する。
【0065】
なお、i−InGaAsチャネル層に代えて、i−GaAsチャネル層を用いても良い。
次に、図14(B),(b)に示すように、例えば酸素、ホウ素、ヘリウム等のイオン注入によって素子間分離を行なって素子分離注入領域47を形成する。このため、上述の第1実施形態のInP−HEMTのようなメサ構造による段差は生じない。
【0066】
次に、図15(A),(a)に示すように、n−GaAsキャップ層46上に、ソース電極48及びドレイン電極49を形成する。
具体的には、まず、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、n−GaAsキャップ層46上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有する新たなレジスト膜を設ける。
【0067】
そして、全面に、AuGe,Ni,Auを順に堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したAuGe/Ni/Auを除去することによって(即ち、リフトオフ法によって)、AuGe/Ni/Auの3層構造のソース電極48及びドレイン電極49(オーミック電極)を形成する。
ここでは、例えば、窒素雰囲気中で、350℃〜450℃の温度(例えば400℃)で熱処理を行なって、オーミック特性を確立する。
【0068】
次に、図15(B),(b)に示すように、例えばフォトリソグラフィ技術を用いてリセス領域(リセス部)を規定し、例えばSiCl4とSF6混合ガスのドライエッチングを用いてn−GaAsキャップ層46を除去し、リセス50を形成する。このとき、エッチング液はn−AlGaAs供給層45をほとんどエッチングしないため、n−AlGaAs供給層45の表面でエッチングが停止する。つまり、n−AlGaAs供給層45に対してn−GaAsキャップ層46が選択エッチングされる。これにより、n−AlGaAs供給層45の表面が露出し、このn−AlGaAs供給層45の表面によってリセス50の底面(AlGaAsリセス面)が構成されることになる。
【0069】
次に、図15(C),(c)に示すように、n−AlGaAs供給層45上にゲート電極51を形成する
具体的には、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設ける。
そして、全面に、Alを堆積させた後(例えば真空蒸着法によって蒸着させた後)、レジスト膜とともにレジスト膜上に堆積したAlを除去することによって(即ち、リフトオフ法によって)、n−AlGaAs供給層45上にAlからなるゲート電極51を形成する。
【0070】
その後の工程は、上述の第1実施形態のゲート電極を形成した後の工程と同様である[図5(B),(b)〜図9(A),(aX),(aY)参照]。
つまり、まず、図16(A),(a)に示すように、ゲート電極51の近傍に所望の厚さのPMMA樹脂層(第1充填材層)24を形成する。
ここでは、ゲート電極51の長さ方向の延長線上の所望の領域にPMMA樹脂層24が形成される。なお、PMMA樹脂層24は、ゲート電極51に接する位置に設けているが、ゲート電極51から離れた位置に設けても良い。
【0071】
次いで、図16(A),(a)に示すように、PMMA樹脂層24(第1充填材層)に連なり、かつ、ゲート電極51が覆われるようにPMGI樹脂層25(第2充填材層)を形成する。
次に、図16(A),(a)に示すように、PMMA樹脂層24(第1充填材層)、PMGI樹脂層25(第2充填材層)、ゲート電極51を含む全面が覆われるように、保護膜(絶縁膜;層間膜;ここでは樹脂膜)4を形成する。
【0072】
次に、図16(B),(b)に示すように、ソース電極48、ドレイン電極49、ゲート電極51上に形成された樹脂膜4に、それぞれ、コンタクトホール8(引き出し用ホール;第2のホール)を形成するとともに、PMMA樹脂層(第1充填材層)24に接するように充填材溶出用ホール(第1のホール)5を形成する。
次に、図16(B),(b)に示すように、例えば酸素プラズマ等によってレジスト膜を除去した後、例えばN−メチル−2−ピロリドン(NMP)などの有機溶剤を用いて、PMMA樹脂層24(第1充填材層)及びPMGI樹脂層25(第2充填材層)を溶解させ、ゲート電極51の周囲に階段状の空間6を形成する。
【0073】
次いで、図17(A),(aX),(aY)に示すように、例えばスパッタリング法によって、各ホール5,8内を含む全面に、例えばTiW(100nm)/Au(150nm)のような金属膜(スパッタ膜)70を形成する。
本実施形態では、上述の横穴6Aの高さは、充填材溶出用ホール5の側面の一部を構成するPMMA樹脂層24の厚さによって規定される。PMMA樹脂層24の厚さは任意に設定でき、その厚さを薄くすることができるため、横穴6Aの高さも低くすることができる。このため、金属膜70によって横穴6Aを完全にふさぐことができ、これにより、ゲート電極51の周囲に形成される空間6を完全に封止することができる。この結果、ゲート電極51の周囲が閉空間になっている構造が完成する。
【0074】
その後、例えばフォトリソグラフィ技術によって配線領域を規定すべく、金属膜70上に、所望の配線に対応する開口部を有する新たなレジスト膜を設ける。そして、図17(A),(aX),(aY)に示すように、例えばAuめっきによって配線(配線金属)90を形成する。次いで、レジスト除去後に、余分なTiW/Auスパッタ膜70を除去する。なお、図17(A)では、ソース電極48及びドレイン電極49の引き出し配線は省略している。
【0075】
このようにして、図17(A),(aX),(aY)に示すような構造の本半導体装置(GaAs−HEMT)が完成する。
なお、その他の詳細は、上述の第1実施形態のものと同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第1実施形態のものと同様に、ゲート電極51の周囲に形成される空間6と保護膜4に形成されるホール5との境界部分の開口10を封止しやすい構造を実現できるという利点がある。これにより、簡易な制御で、封止された空間(閉空間)10を、ゲート電極51の周囲に、歩留まり良く(安定して)形成できるという利点がある。
【0076】
特に、ゲート電極51の周囲にある保護膜(層間絶縁膜)4による寄生容量を増加させることなく、配線を行なって集積化(MMIC化)することができる。これにより、ゲート・ソース間、ゲート・ドレイン間の余分な寄生容量が生じないため、高周波特性の向上が見込まれる。
なお、上述の実施形態において、i−AlGaAsスペーサ層44及びn−AlGaAs供給層45に代えて、例えば図18に示すように、n−InGaP供給層45B(例えば厚さ25nm;Siドーピング濃度2×1018cm−3)を設けて構成することもできる。
[その他]
[1]なお、上述の第1実施形態の構成において、図19(A),(B)に示すように、ゲート電極30及びエアギャップ23を保護するための保護膜(絶縁膜;ここではSiN膜)60を設けても良い。
【0077】
この場合、上述の第1実施形態の製造方法において、ゲート電極30を形成した後に、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)60を例えば厚さ10〜50nm堆積させれば良い。
これにより、ゲート電極30及びエアギャップ23を保護するための保護膜(絶縁膜)60を形成することができる。
【0078】
この場合、InP−HEMTの構造は、図20(A),(B)に示すような構造になる。
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[2]また、上述の第1実施形態の構成において、図21に示すように、さらに、上述のSiN膜(絶縁膜;保護膜)60の下側に、リセス表面を覆うSiN膜(絶縁膜;保護膜)61を設けるようにしても良い。
【0079】
この場合、上述の第1実施形態の製造方法において、リセス20を形成した後に[図4(A),(a)参照]、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)61を例えば厚さ10〜50nm堆積させれば良い。これにより、リセス表面を保護するための保護膜(絶縁膜)61を形成することができる。また、この場合、ゲート電極30を形成する前に、SiN膜61の一部を、例えばF系ガスを用いてドライエッチングして、ゲート電極30を形成するための開口部を形成する必要がある。
【0080】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
例えば、上述の第2実施形態のものに適用する場合、上述の第2実施形態の構成において、さらに、ソース電極37、ドレイン電極38、n−GaNキャップ層35の表面を覆うSiN膜(絶縁膜;保護膜)を設ければ良い。この場合、上述の実施形態の製造方法において、ソース電極37及びドレイン電極38を形成した後に[図11(A),(a)参照]、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)を例えば厚さ5〜500nm(例えば100nm)堆積させれば良い。これにより、ソース電極37、ドレイン電極38、n−GaNキャップ層35の表面を保護するための保護膜(絶縁膜)を形成することができる。また、この場合、ゲート電極39を形成する前に、SiN膜の一部を、例えばF系ガスを用いてドライエッチングして、ゲート電極を形成するための開口部を形成する必要がある。
【0081】
また、例えば、上述の第3実施形態のものに適用する場合、上述の第3実施形態の構成において、さらに、ソース電極48、ドレイン電極49、n−GaAsキャップ層46、リセス50の表面を覆うSiN膜(絶縁膜;保護膜)を設けるようにしても良い。この場合、上述の実施形態の製造方法において、リセス50を形成した後に[図15(B),(b)参照]、例えばプラズマCVD法によって、表面全体に絶縁膜(ここではSiN膜)を堆積させれば良い。これにより、ソース電極48、ドレイン電極49、n−GaAsキャップ層46、リセス50の表面を保護するための保護膜(絶縁膜)を形成することができる。また、この場合、ゲート電極51を形成する前に、SiN膜の一部を、例えばF系ガスを用いてドライエッチングして、ゲート電極51を形成するための開口部を形成する必要がある。
[3]また、上述の第1実施形態では、充填材溶出用ホール5を1つだけ設けているが、これに限られるものではなく、例えば図22(A),(a)に示すように、複数(ここでは2つ)の充填材溶出用ホール5を設け、ゲート電極30の周囲に形成される空間6が高さが低い部分6Aを複数個所(ここでは2箇所)有するものとしても良い。ここでは、ゲート電極30のためのコンタクトホール8を、一方の充填材溶出用ホール5として用いている。
【0082】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[4]また、上述の第1実施形態では、コンタクトホール8とは別に充填材溶出用ホール5を設けているが、これに限られるものではなく、例えば図23(A),(a)に示すように、ゲート電極30と配線金属90とを接続するために設けられるコンタクトホール8と充填材溶出用ホール5とを兼用するようにしても良い。
【0083】
この場合、ゲート電極30のためのコンタクトホール8は、ゲート電極30に接するように形成されているため、コンタクトホール8としても機能する充填材溶出用ホール5は、ゲート電極30に接するように形成されることになる。例えば図23(a)に示すように、コンタクトホール8としても機能する充填材溶出用ホール5は、ゲート電極30のパッド部30Aの上面に接するように形成される。このため、第1充填材層24を、ゲート電極30のパッド部30Aの上面に接するように形成することで、ゲート電極30の周囲に形成される空間6の高さの低い部分6Aがゲート電極30のパッド部30Aの上面に接するように形成されるようにする。これにより、ゲート電極30の周囲に形成される空間6の高さが低い部分6A(横穴)は、ゲート電極30のパッド部30Aの上面に接するように形成されることになる。
【0084】
また、封止膜7は、金属膜70とする。つまり、封止膜7と、ゲート電極30からの引出配線を構成する金属膜70とを兼用することになる。この場合、ゲート電極30の周囲に形成される空間6の高さが低い部分6Aと充填材溶出用ホール5とが接している部分の開口10(横穴)が封止され、かつ、ゲート電極30に接続される引出配線(ここではシードメタル)となるように、封止膜7としての金属膜70を形成すれば良い。つまり、ゲート電極30の周囲に形成される空間6を封じ込める工程と、ゲート電極30からの引出配線(ここではシードメタル)を形成する工程とが同時に行なわれることになる。
【0085】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[5]また、上述の第1実施形態では、階段状の空間6を、高さが2段階で変化する2段の階段状空間にしているが、これに限られるものではなく、少なくとも高さが低い部分と高い部分とを有するものであれば良く、例えば図24(A),(a)に示すように、高さが2段階以上変化する複数段の階段状空間であっても良い。
【0086】
なお、ここでは、上述の第1実施形態の変形例として説明しているが、この変形例は、上述の第2、第3実施形態のものにも適用することができる。
[6]なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【図面の簡単な説明】
【0087】
【図1】(A),(B)は、本発明の第1実施形態にかかる半導体装置の構成を示す模式図であって、(A)は平面図であり、(B)は(A)のX−X´線に沿う断面図である。
【図2】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図3】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図4】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図5】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図6】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図7】(A),(a),(B),(b)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は平面図であり、(a),(b)は(A),(B)のX−X´線に沿う断面図である。
【図8】(A),(a)は、本発明の第1実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【図9】(A),(aX),(aY)は、本発明の第1実施形態にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は平面図であり、(aX)は(A)のX−X´線に沿う断面図であり、(aY)は(A)のY−Y´線に沿う断面図である。
【図10】(A),(a),(B),(b)は、本発明の第2実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図13(A)のY−Y´線に沿う断面図であり、(a),(b)は図13(A)のX−X´線に沿う断面図である。
【図11】(A),(a),(B),(b)は、本発明の第2実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図13(A)のY−Y´線に沿う断面図であり、(a),(b)は図13(A)のX−X´線に沿う断面図である。
【図12】(A),(a),(B),(b)は、本発明の第2実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図13(A)のY−Y´線に沿う断面図であり、(a),(b)は図13(A)のX−X´線に沿う断面図である。
【図13】(A),(aX),(aY)は、本発明の第2実施形態にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は平面図であり、(aX)は(A)のX−X´線に沿う断面図であり、(aY)は(A)のY−Y´線に沿う断面図である。
【図14】(A),(a),(B),(b)は、本発明の第3実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図17(A)のY−Y´線に沿う断面図であり、(a),(b)は図17(A)のX−X´線に沿う断面図である。
【図15】(A),(a),(B),(b),(C),(c)は、本発明の第3実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B),(C)は図17(A)のY−Y´線に沿う断面図であり、(a),(b),(c)は図17(A)のX−X´線に沿う断面図である。
【図16】(A),(a),(B),(b)は、本発明の第3実施形態にかかる半導体装置の製造方法を説明するための模式図であって、(A),(B)は図17(A)のY−Y´線に沿う断面図であり、(a),(b)は図17(A)のX−X´線に沿う断面図である。
【図17】(A),(aX),(aY)は、本発明の第3実施形態にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は平面図であり、(aX)は(A)のX−X´線に沿う断面図であり、(aY)は(A)のY−Y´線に沿う断面図である。
【図18】本発明の第3実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。
【図19】(A),(B)は、本発明の第1実施形態の第1変形例にかかる半導体装置の製造方法を説明するための模式図であって、(A)は平面図であり、(B)は(A)のX−X´線に沿う断面図である。
【図20】(A),(B)は、本発明の第1実施形態の第1変形例にかかる半導体装置の構成及びその製造方法を説明するための模式図であって、(A)は図9(A)のX−X´線に沿う断面図であり、(B)は図9(A)のY−Y´線に沿う断面図である。
【図21】本発明の第1実施形態の第2変形例にかかる半導体装置の構成を示す模式的断面図である。
【図22】(A),(a)は、本発明の第1実施形態の第3変形例にかかる半導体装置の構成を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【図23】(A),(a)は、本発明の第1実施形態の第4変形例にかかる半導体装置の構成を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【図24】(A),(a)は、本発明の第1実施形態の第5変形例にかかる半導体装置の構成を説明するための模式図であって、(A)は平面図であり、(a)は(A)のX−X´線に沿う断面図である。
【符号の説明】
【0088】
1 半導体基板
2 活性領域
3 ゲート電極
4 保護膜(絶縁膜;樹脂膜)
5 ホール
6 空間(空洞)
6A 高さが低い部分
6B 高さが高い部分
7 封止膜
8 コンタクトホール
9 引き出し電極(配線金属)
10 開口(溶出口)
11 InP基板
12 i−InAlAsバッファ層
13 i−InGaAsチャネル層
14 n−InAlAs電子供給層
15 i−InPストッパ層
16 n−InGaAsキャップ層
17 ソース電極
18 ドレイン電極
19 SiN膜
20 リセス
21 ゲート開口
22 レジスト膜
23 エアギャップ
24 PMMA樹脂層(第1充填材層)
25 PMGI樹脂層(第2充填材層)
30 ゲート電極
30A ゲート電極のパッド部
31 SiC基板
32 i−GaNチャネル層
33 i−AlGaNスペーサ層
34 n−AlGaN電子供給層
35 n−GaNキャップ層
36 素子分離注入領域
37 ソース電極
38 ドレイン電極
39 ゲート電極
41 半絶縁性GaAs基板
42 i−GaAsバッファ層
43 i−InGaAsチャネル層
44 i−AlGaAsスペーサ層
45 n−AlGaAs供給層
45B n−InGaP供給層
46 n−GaAsキャップ層
47 素子分離注入領域
48 ソース電極
49 ドレイン電極
50 リセス
51 ゲート電極
60 SiN膜
61 SiN膜
70 金属膜(スパッタ膜)
90 配線(配線金属)
【特許請求の範囲】
【請求項1】
ゲート電極を形成し、
前記ゲート電極の近傍に第1充填材層を形成し、
前記第1充填材層に連なり、かつ、前記ゲート電極を覆う第2充填材層を形成し、
前記第1充填材層、前記第2充填材層、前記ゲート電極を覆う保護膜を形成し、
前記保護膜に前記第1充填材層に接する第1のホールを形成し、
前記第1のホールを介して前記第1充填材層及び前記第2充填材層を除去し、高さが低い部分と高さが高い部分とを有する階段状の空間を前記ゲート電極の周囲に形成することを特徴とする半導体装置の製造方法。
【請求項2】
更に、前記保護膜に、前記ゲート電極に接する第2のホールを形成し、
前記第2のホール内に金属膜を形成することを特徴とする、請求項1記載の半導体装置の製造方法。
【請求項3】
前記ホールは、前記ゲート電極に接して形成され、
前記高さが低い部分と前記ホールとが接している部分の開口が封止され、かつ、前記ゲート電極に接続されるように、金属膜を形成することを特徴とする、請求項1記載の半導体装置の製造方法。
【請求項4】
ゲート電極と、
高さが低い部分と高さが高い部分とを有する階段状の空間を前記ゲート電極の周囲に有する保護膜と、
前記高さが低い部分に接するように前記保護膜に形成されたホールとを備えることを特徴とする半導体装置。
【請求項5】
前記空間の高さが低い部分を封止する封止膜を備えることを特徴とする、請求項4記載の半導体装置。
【請求項6】
前記ホールが、前記ゲート電極に接するコンタクトホールであり、
前記封止膜が、金属膜であることを特徴とする、請求項4又は5記載の半導体装置。
【請求項1】
ゲート電極を形成し、
前記ゲート電極の近傍に第1充填材層を形成し、
前記第1充填材層に連なり、かつ、前記ゲート電極を覆う第2充填材層を形成し、
前記第1充填材層、前記第2充填材層、前記ゲート電極を覆う保護膜を形成し、
前記保護膜に前記第1充填材層に接する第1のホールを形成し、
前記第1のホールを介して前記第1充填材層及び前記第2充填材層を除去し、高さが低い部分と高さが高い部分とを有する階段状の空間を前記ゲート電極の周囲に形成することを特徴とする半導体装置の製造方法。
【請求項2】
更に、前記保護膜に、前記ゲート電極に接する第2のホールを形成し、
前記第2のホール内に金属膜を形成することを特徴とする、請求項1記載の半導体装置の製造方法。
【請求項3】
前記ホールは、前記ゲート電極に接して形成され、
前記高さが低い部分と前記ホールとが接している部分の開口が封止され、かつ、前記ゲート電極に接続されるように、金属膜を形成することを特徴とする、請求項1記載の半導体装置の製造方法。
【請求項4】
ゲート電極と、
高さが低い部分と高さが高い部分とを有する階段状の空間を前記ゲート電極の周囲に有する保護膜と、
前記高さが低い部分に接するように前記保護膜に形成されたホールとを備えることを特徴とする半導体装置。
【請求項5】
前記空間の高さが低い部分を封止する封止膜を備えることを特徴とする、請求項4記載の半導体装置。
【請求項6】
前記ホールが、前記ゲート電極に接するコンタクトホールであり、
前記封止膜が、金属膜であることを特徴とする、請求項4又は5記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2009−272433(P2009−272433A)
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願番号】特願2008−121519(P2008−121519)
【出願日】平成20年5月7日(2008.5.7)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度、総務省、「基幹用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「超高速InP HEMT素子技術の研究開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願日】平成20年5月7日(2008.5.7)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度、総務省、「基幹用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「超高速InP HEMT素子技術の研究開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]