【課題】成長時間を短縮してスループットを向上することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】基板２上に、電子供給層６，１０及びチャネル層８を有する高電子移動度トランジスタ構造層３を形成する工程と、高電子移動度トランジスタ構造層３上に、コレクタ層１４、ベース層１５、エミッタ層１６及びノンアロイ層１８を有するヘテロバイポーラトランジスタ構造層４を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、ヘテロバイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下で、かつ、一定の成長温度で成長するようにした。 （もっと読む）

【課題】充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層を得る。
【解決手段】ＧａＡｓ基板１０上に設けられた高電子移動度トランジスタ構造２０と、高電子移動度トランジスタ構造２０の上に設けられたヘテロ接合バイポーラトランジスタ構造４０と、を備え、高電子移動度トランジスタ構造２０とヘテロ接合バイポーラトランジスタ構造４０との間には、Ａｓ濃度が１．０×１０^１６ａｔｏｍｓ／ｃｃ以上１．０×１０^２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層３０を備える。 （もっと読む）

【課題】オン抵抗の低いストッパー層を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供する。
【解決手段】単結晶基板８上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層９、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層１０、ＩｎＧａＡｓ層からなるチャネル層１２、ノンドープ又は低濃度ｎ型不純物を含有するＧａＡｓ層又はＡｌＧａＡｓ層からなるショットキー層１４、ノンドープ又は低濃度ｎ型不純物を含有するＩｎＧａＰ層からなるストッパー層１５、ｎ型不純物を含有するＧａＡｓ層からなるキャップ層１６を積層したＨＥＭＴ構造１８を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１７において、ストッパー層１５におけるＩｎＧａＰ中のＡｓが占めるＶ族原子分率が１５％以下であるものである。 （もっと読む）

【課題】プレーナドープの高性能性を保持したまま特性変動を抑制できる化合物半導体装置を提供する。
【解決手段】化合物半導体からなるＨＥＭＴ構造の化合物半導体装置において、チャネル層へ電子を供給する電子供給層１４，１６，１８が、ｎ型不純物のプレーナドープ層で形成されており、同一の電子供給層におけるプレーナドープ層１５，１７が２分割以上に分割されている。 （もっと読む）

【課題】オン抵抗やリーク電流を低減したＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供する。
【解決手段】単結晶基板上に、少なくとも、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層、ＩｎＧａＡｓ層からなるチャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、ノンドープ又は低濃度ｎ型不純物を含有するＡｌＧａＡｓ層からなるショットキー層、Ｓｅ又はＴｅをドーパントとしたｎ型不純物を含有するＩｎ_xＧａ_(1-x)Ａｓ層（但し０＜ｘ＜１）からなるコンタクト層を積層したＨＥＭＴ構造を有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、その表面清浄度検査におけるＨａｚｅ値が５００ｐｐｍ以下であるものである。 （もっと読む）

【課題】基板面内のコンタクト抵抗を低く抑えることを可能とした化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板１上に有機金属原料化学気相成長法で化合物半導体層を形成する気相エピタキシャル成長装置１０によってｎ型不純物がドーピングされたｎ型コンタクト層を成長させる際に、原料ガスが供給される上流側に設けられた第１ヒータ１６のヒータ温度を５００℃以上とし、第１ヒータ１６より下流側に設けられた他のヒータ１７，１８のヒータ温度を第１ヒータ１６のヒータ温度よりも低く、かつ、３５０℃以上５００℃以下に調整する。 （もっと読む）

【課題】コンタクト層に不純物として供給するＴｅ、Ｓｅのメモリーの影響を小さくしつつ、コンタクト抵抗を低減し、かつ、特性変動や信頼性低下を抑制しつつ、電子供給層の不純物濃度を高め、オン抵抗を低減したＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供する。
【解決手段】単結晶基板１１上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層１２ａ，１２ｂ、ｎ型不純物を含有するＡｌＧａＡｓ層１３，１７又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、Ｉｎ_xＧａ_(1-x)Ａｓ層からなるチャネル層１５、アンドープ又は低濃度ｎ型不純物を含有するＡｌＧａＡｓ層からなるショットキー層１８、ｎ型不純物を含有するＩｎ_xＧａ_(1-x)Ａｓ層からなるコンタクト層２０ａ、２０ｂを積層したＨＥＭＴ構造を有し、チャネル層のｘを０．３≦ｘ≦０．３５とし、コンタクト層のｘを０．５５≦ｘ≦０．６０としたものである。 （もっと読む）

【課題】チャネル層をＩｎＡｓから構成するヘテロ構造の電界効果トランジスタで、高速で安定した動作ができるようにする。
【解決手段】第１障壁層１０２に形成されてＡｌＧａＳｂに対して浅いアクセプタとなる不純物が導入された第１不純物導入領域１１０と、第２障壁層１０４に形成されてＡｌＧａＳｂに対して浅いアクセプタとなる不純物が導入された第２不純物導入領域１１１とを備える。また、第１不純物導入領域１１０および第２不純物導入領域１１１は、チャネル層１０３の電子に不純物散乱を生じさせない範囲でチャネル層１０３より離間して形成されている。 （もっと読む）

【課題】ＨＥＭＴのチャンネル抵抗を小さくできる構造を有する化合物半導体エピタキシャルウエハ及び高周波半導体装置を提供する。
【解決手段】半絶縁性半導体基板１０と、結晶成長性を良好にするためのバッファ層１１と、一様にドープされた領域内にデルタドープされた領域を有する第１の電子供給層１２と、電子のポテンシャル障壁を形成する第１のスペーサ層１３と、２次元電子を発生させるチャネル層１４と、電子のポテンシャル障壁を形成する第２のスペーサ層１５と、一様にドープされた領域内にデルタドープされた領域を有する第２の電子供給層１６と、オーミックコンタクトをとるためのキャップ層１７と、を順次積層して形成してなることを特徴とする。 （もっと読む）

【課題】ＧａＡｓ基板上にＨＥＭＴ、ＨＢＴを順次積層してなるトランジスタ素子において、ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子において、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有する。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】トランジスタ中の電子移動度を向上させる上、デバイスの性能を向上させる高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタは、基板１１０と、基板１１０上に形成したバッファ層１２０と、複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層して形成した超格子構造を含み、バッファ層１２０上に形成したチャネル層１３０と、チャネル層１３０上に形成したスペーサ層１４０と、スペーサ層１４０上に形成したショットキー層１６０と、ショットキー層１６０上に形成したキャップ層１７０とを備える。 （もっと読む）

【課題】ＭＭＩＣのＳＰＤＴスイッチなど、半導体デバイスとして用いるのに適したＭＯＳ−ＰＨＥＭＴの構造及びその製造方法を開示する。
【解決手段】ＭＯＳ−ＰＨＥＭＴ構造は、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｌａ_２Ｏ_３及びＺｒＯ_２からなる群から選ばれる材料からなるゲート誘電体層107を有することを特徴とし、これにより、このＭＯＳ−ＰＨＥＭＴの構造を含む、高周波スイッチデバイスなどの半導体構造が、直流電流の損失及び挿入損失の低下を防ぎ、隔絶性を向上させることができる。 （もっと読む）

【課題】従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで提供すること。
【解決手段】ゲート電極を形成するための開口部を設ける工程において、投影露光装置を用いて、レジストを露光して前記開口部を作成する際に、露光されるレジストにおいて、該露光により形成される半導体基板上での開口部の幅が、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、ソース電極およびドレイン電極の厚さを、それぞれ所定の値に設定する。 （もっと読む）

半導体デバイスが、第１の閉じ込め層（３２）上に活性層（３１）を備える。活性層（３１）は厚さ２０ｎｍ未満のα−Ｓｎ層を備える。第１の閉じ込め層（３２）は、α−Ｓｎより広いバンドギャップの材料から形成され、α−Ｓｎとこの材料間のバンドギャップオフセットは活性層への電荷キャリアの閉じ込めを可能にし、活性層は量子井戸として作用する。類似の第２の閉じ込め層（３４）が活性層（３１）上に形成されてもよい。半導体デバイスはｐ−ＦＥＴであってもよい。このような半導体デバイスの製造方法もまた説明されている。
（もっと読む）

【課題】電極の接触抵抗の低減を図るようにした高周波特性の良い電界効果トランジスタ及びその製造方法を提供すること。
【解決手段】III−Ｖ族化合物半導体薄膜をエピタキシャル結晶成長させてなる多層膜半導体構造を有しており、多層膜半導体構造は、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成された電子走行層３と、電子走行層３上に形成されたスペーサ層４と、スペーサ層４上に形成された電子供給層５と、電子供給層５上に形成されたバリア層６と、バリア層６上に形成された高電子濃度キャップ層７とを備え、さらに、高電子濃度キャップ層７上に形成されたソース電極１０１及びドレイン電極１０３と、バリア層６の表面に形成されたゲート電極１０２とを備えている。 （もっと読む）

平行伝導を改善する量子井戸デバイスを提供する方法及び装置の実施形態が主に記載される。その他の実施形態についても、記載及び特許請求される。 （もっと読む）

【課題】小型化可能な、量子井戸デバイスおよびその製造方法を提供する。
【解決手段】量子井戸ＱＷデバイスは、基板１を覆う量子井戸領域ＱＷ、量子井戸領域の一部を覆うゲート領域Ｇ、ゲート領域に隣接するソース領域Ｓおよびドレイン領域Ｄを含む。量子井戸領域は、第１バンドギャップを有する半導体材料を含むバッファ構造２と、バッファ構造２を覆い、第２バンドギャップを有する半導体材料を含むチャネル構造３と、チャネル構造３と接する第３バンドギャップを有するアンドープの半導体材料を含むバリア構造４とを含み、第１バンドギャップと第３バンドギャップは、第２バンドギャップより広い。ソース領域Ｓとドレイン領域Ｄは、それぞれゲート領域Ｇに対してセルフアラインであり、第４バンドギャップを有する半導体材料を含み、第４バンドギャップは第２バンドギャップより広い。 （もっと読む）

【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極３と、高さが低い部分６Ａと高さが高い部分６Ｂとを有する階段状の空間６をゲート電極３の周囲に有する保護膜４と、高さが低い部分６Ａに接するように保護膜４に形成されたホール５とを備えるものとする。 （もっと読む）

【課題】絶縁膜をマスクとしてキャップ層をリセスエッチングするが、庇状絶縁膜は残らない化合物半導体装置とその製造方法を提供する。
【解決手段】ソース電極、ドレイン電極を覆って、キャップ層上に形成した第１の絶縁膜上に電子線レジスト層を形成し、リセス形成用開口を高ドーズ量で、庇除去用開口を低ドーズ量で、電子線露光し、低溶解度現像液で現像してリセス形成用開口を形成し、キャップ層を選択的にウェットエッチングして、リセス形成用開口より幅広のリセスＲＣを形成する。露出している第１の絶縁膜をエッチングして庇を消滅させた後、第１の絶縁膜を覆って、露出した半導体表面上に第２の絶縁膜を形成し、第２の絶縁膜の上にゲート電極用開口を有するレジストパターンを形成し、第２の絶縁膜をエッチングし、ゲート電極形成用金属層を形成し、リフトオフしてゲート電極を形成する。 （もっと読む）