半導体装置および半導体装置の製造方法
【課題】初期故障や偶発故障の発生を低減する。
【解決手段】HFET1は、下層のGaN層13およびGaN層13の一部を露出させるトレンチT1が形成された上層のAlGaN層14よりなるIII族窒化物半導体層と、III族窒化物半導体層上に形成されたゲート絶縁膜15と、ゲート絶縁膜15上に形成されたゲート電極16と、を備える。少なくともゲート絶縁膜15と接触するトレンチT1底部のGaN層13上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、0.2μm以上1μm未満である。
【解決手段】HFET1は、下層のGaN層13およびGaN層13の一部を露出させるトレンチT1が形成された上層のAlGaN層14よりなるIII族窒化物半導体層と、III族窒化物半導体層上に形成されたゲート絶縁膜15と、ゲート絶縁膜15上に形成されたゲート電極16と、を備える。少なくともゲート絶縁膜15と接触するトレンチT1底部のGaN層13上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、0.2μm以上1μm未満である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関し、特にIII族窒化物半導体を用いた半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、III族窒化物半導体を用いた横型MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)が開発されている。特にIII族窒化物半導体としてGaNを用いた横型MOSFET(以下、GaN系横型MOSFETという)では、ゲートとドレイン間にN−層が配置されたRESURF(Reduced Surface Field)−MOSFETでは、940Vの耐圧が実現されている(たとえば以下に示す非特許文献1参照)。RESURF−MOSFETは、ゲートからドレイン方向に形成されたp−n−−n+構造を備える。p−n−−n+構造ではp−n−接合部とn−−n+接合部とのそれぞれで段階的なポテンシャルの傾きが生じるため、電界集中を2箇所に分散することが可能となる。この結果、MOSFETの高耐圧化が実現される。
【0003】
また、III族窒化物半導体を用いたMOSFETとしては、縦型MOSFETも開発されている(たとえば以下に示す特許文献1、2参照)。GaN系縦型MOSFETは、GaNなどの導電性基板上にn−p−n構造が積層された構造を備える。n−p−n構造の一部には、上層のn層からp層の一部まで切削することによってトレンチ構造が形成される。切削により露出したp層上には、ゲート絶縁膜とゲート電極とが形成される。これにより、p層とゲート絶縁膜とゲート電極とからなるMOS構造が形成される。また、ドレイン電極は、導電性基板の裏面に形成される。
【0004】
さらに、III族窒化物半導体を用いた半導体素子としては、2端子のダイオードも存在する(たとえば以下に示す特許文献3参照)。さらにまた、近年では、アノードとカソードとの間にAlGaN/GaN/AlGaNの積層構造を有したナチュラルダイオードが開発されている(たとえば以下に示す非特許文献2参照)。
【0005】
このように、ゲート絶縁膜を金属と半導体でサンドイッチした構造を備えたMOSFETにおいては、ゲート絶縁膜に電圧が印加される。また、HEMT(High Electron Mobility Transistor)やダイオードにおいても、耐圧を向上させるために、電極を階段状にし、電極の一部の下と半導体表面との間に絶縁膜を配置する構造(フィールドプレート構造)が知られている(たとえば以下に示す非特許文献3参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2009−177110号公報
【特許文献2】特開2009−188041号公報
【特許文献3】特開2008−166639号公報
【非特許文献】
【0007】
【非特許文献1】Huang W, Khan T, Chow T P, “Enhancement-Mode n-Channel GaN MOFETs on p and n- GaN/Sapphire substrates”, 18th International Symposium on Power Semiconductor Devices and ICs (ISPSD), June 6th, 2006, Italy, 10-1
【非特許文献2】Panasonic, IEDM08, p.145
【非特許文献3】W. Saito et al., “Design Optimization of High Breakdown Voltage AlGaN-GaN Power HEMT on an Insulating Substrate for RonA-Vb Tradeoff Characteristics,” IEEE Trans. Elect. Dev. 52 (2005) 106.
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、GaNやAlGaNなどの半導体表面上に形成されたSiO2膜に電圧を印加すると、所望の耐圧条件を満たさず所望の電圧を印加した際に故障してしまう初期故障(Aモード)や実用レベルでの寿命を迎える前に故障してしまう偶発故障(Bモード)が多く発生するという問題が存在することが、長期信頼性試験であるTDDB(Time Dependence Dielectric Breakdown)試験やTZDB(Time Zero Dielectric Breakdown)試験から明らかになった。
【0009】
そこで本発明は、上記の問題に鑑みてなされたものであり、初期故障や偶発故障の発生を低減することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
かかる目的を達成するために、本発明による半導体装置は、III族窒化物半導体層と、前記III族窒化物半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を備え、少なくとも前記絶縁膜と接触する前記III族窒化物半導体層上面に、原子層ステップが形成されており、前記原子層ステップのテラス幅の平均値が、0.2μm以上1μm未満であることを特徴とする。
【0011】
上記した本発明による半導体装置は、前記平均値が、さらに0.3μm以下であることを特徴とする。
【0012】
上記した本発明による半導体装置は、前記III族窒化物半導体層に、底面が該III族窒化物半導体層の最上面よりも下方に位置するトレンチが形成され、前記絶縁膜と接触する前記III族窒化物半導体層上面が、前記トレンチの前記底面を含むことを特徴とする。
【0013】
上記した本発明による半導体装置は、前記絶縁膜と接触する前記III族窒化物半導体層上面が、該III族窒化物半導体層の結晶格子におけるC面であることを特徴とする。
【0014】
上記した本発明による半導体装置は、前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップのキンクの高さが、1原子層以上3原子層以下であることを特徴とする。
【0015】
上記した本発明による半導体装置は、前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップの曲率の最大値が、120R以上180R以下であることを特徴とする。
【0016】
上記した本発明による半導体装置は、前記絶縁膜が、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のいずれか、または、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のうち少なくとも1つを含む積層膜であることを特徴とする。
【0017】
上記した本発明による半導体装置は、前記III族窒化物半導体層が、接触面にヘテロ接合界面を形成する多層構造のIII族窒化物半導体層であることを特徴とする。
【0018】
上記した本発明による半導体装置は、HFET、MOSFET、ダイオードまたは縦型MOSFETのいずれかであることを特徴とする。
【0019】
また、本発明による半導体装置の製造方法は、III族窒化物半導体層表面を強アルカリ液に浸液することで該III族窒化物半導体層の上面における原子層ステップのテラス幅の平均値を0.2μm以上1μm未満とする工程と、前記III族窒化物半導体層上に絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【0020】
本発明によれば、絶縁膜と接触するIII族窒化物半導体層上面における原子層ステップのテラス幅の平均値を0.2μm以上1μm未満とするため、絶縁膜の薄い箇所に電界が集中することで生じる絶縁破壊を低減しつつ、絶縁膜とIII族窒化物半導体層との間の界面特性の劣化を低減することが可能となるため、初期故障や偶発故障の発生を低減することが可能な半導体装置および半導体装置の製造方法を実現することが可能となる。
【図面の簡単な説明】
【0021】
【図1】図1は、本発明の実施の形態1によるIII族窒化物半導体を用いたHFETの構成を示す断面図である。
【図2A】図2Aは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その1)。
【図2B】図2Bは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その2)。
【図2C】図2Cは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その3)。
【図2D】図2Dは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その4)。
【図2E】図2Eは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その5)。
【図2F】図2Fは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その6)。
【図3】図3は、本実施の形態1においてGaN層表面に形成されるステップ構造を示す模式図である。
【図4】図4は、本実施の形態1によるHFETのソース・ゲート間に電圧をステップ印加する様子を示す模式図である。
【図5】図5は、図4に示す測定の結果から得られた浸液時間に対するテラス幅とGaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditとの関係を示す相関図である。
【図6】図6は、図4に示す測定の結果から得られたテラス幅に対する界面トラップ密度Dit(装置性能)とAモードおよびBモードの合計の発生率との関係を示す相関図である。
【図7】図7は、本実施の形態1における浸液時間とHFETの累積故障率との関係を示すワイブル分布図である。
【図8】図8は、本実施の形態1における浸液時間とGaN層表面の粗さの自乗平均(自乗平均面粗さrms)との関係を示す図である。
【図9】図9は、本実施の形態1における浸液時間とGaN層表面に形成された原子層ステップの最大高低差PVとの関係を示す図である。
【図10】図10は、本実施の形態1における浸液時間と最大高低差PV/自乗平均面粗さrmsとの関係を示す図である。
【図11】図11は、本発明の実施の形態2によるIII族窒化物半導体を用いたMOSFETの構成を示す断面図である。
【図12A】図12Aは、本実施の形態2による半導体装置の製造方法を示すプロセス図である(その1)。
【図12B】図12Bは、本実施の形態2による半導体装置の製造方法を示すプロセス図である(その2)。
【図12C】図12Cは、本実施の形態2による半導体装置の製造方法を示すプロセス図である(その3)。
【図13】図13は、本発明の実施の形態3によるIII族窒化物半導体を用いたSBDの構成を示す断面図である。
【図14A】図14Aは、本実施の形態3による半導体装置の製造方法を示すプロセス図である(その1)。
【図14B】図14Bは、本実施の形態3による半導体装置の製造方法を示すプロセス図である(その2)。
【図15】図15は、本発明の実施の形態4によるIII族窒化物半導体を用いた縦型MOSFETの構成を示す断面図である。
【図16A】図16Aは、本実施の形態4による半導体装置の製造方法を示すプロセス図である(その1)。
【図16B】図16Bは、本実施の形態4による半導体装置の製造方法を示すプロセス図である(その2)。
【発明を実施するための形態】
【0022】
以下、本発明を実施するための形態を図面と共に詳細に説明する。なお、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。また、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらに、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。
【0023】
(実施の形態1)
以下、本発明の実施の形態1による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態1では、半導体装置としてHFET(Heterostructure Field Effect Transistor)1を例に挙げる。
【0024】
図1は、本実施の形態1によるIII族窒化物半導体を用いたHFETの構成を示す断面図である。図1に示すように、HFET1は、支持基板としてのシリコン基板11と、シリコン基板11上に形成された下層のGaN層13と上層のAlGaN層14とからなるHEMT(High Electron Mobility Transistor)構造と、シリコン基板11とGaN層13との間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層12と、を備える。HEMT構造の一部には、上層のAlGaN層14から下層のGaN層13の一部までを切削することでトレンチT1が形成される。少なくともトレンチT1の内側壁および底面には、酸化シリコン(SiO2)などの絶縁体で形成されたゲート絶縁膜15が形成される。ゲート絶縁膜15上には、ゲート電極16が形成される。また、HEMT構造における上層のAlGaN層14上には、トレンチT1を挟むように一対のソース電極17およびドレイン電極18が形成される。ドレイン電極18は、耐圧特性の向上を目的として、ソース・ゲート間よりも離間して形成される。また、HEMT構造におけるGaN層13とAlGaN層14との間には、2次元電子ガスが発生する。
【0025】
上記の構成において、トレンチT1の底面を形成するGaN層13の表面は、図3に示すようなステップ構造を有しており、平均のテラス幅が1μm未満である程度に平坦な面である。このため、この表面上に形成されるゲート絶縁膜15の膜厚が均一となる。この結果、ゲート絶縁膜15の薄い箇所に電界が集中することで生じる絶縁破壊を低減することが可能となるため、TDDBでの寿命が向上して、装置信頼性が向上する。さらに、本実施の形態1では、GaN層13表面の平均テラス幅を、0.3μm以下とすることが好ましい。これにより、GaN層13表面上に形成されるゲート絶縁膜15の膜厚をより均一化することが可能となるため、装置信頼性をより向上することができる。
【0026】
ただし、GaN層13表面の平均テラス幅を0.2μmよりも小さくすると、GaN層13表面における界面準位が増加してしまう場合がある。界面準位の増加は、キャリア移動度を低下させ、結果的に装置性能を劣化させるため、避けた方が好ましい。そこで、本発明者らは、GaN層13表面の平均テラス幅の下限を0.2μmとした。このように、GaN層13表面の平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、本実施の形態1では、装置性能の劣化を抑えつつ装置信頼性が向上されたHFET1が実現される。
【0027】
なお、本説明において、テラス幅とは、半導体層表面に形成された原子層ステップのうち、隣接する原子層ステップ間の垂直距離の一番広い箇所を指す。原子層ステップが曲成されている場合は、弧が隣接する原子層ステップで閉じている箇所を1つのテラスとする。また、平均テラス幅とは、たとえばAFM(原子間力顕微鏡)により得られた画像に基づいて観察された隣接する原子層ステップ間の垂直距離の一番広い箇所の幅の平均値である。ただし、これに限定されず、半導体層と絶縁膜との間に形成された原子層ステップの形状や配置を特定できる如何なる方法を用いても、本実施の形態1および以下の実施の形態にて有効なテラス幅および平均テラス幅を求めることが可能である。
【0028】
また、本発明者らは、GaN層13表面に形成された原子層ステップのキンクが高いと、C面以外の面方位成分の占有率が大きくなり、結果、界面準位が増加することを発見した。そこで、本実施の形態1では、SiO2膜(15)が形成される面(上面)を半導体層(GaN層13)の結晶格子におけるC面とし、このC面のキンクの高さを、原理的に最低値である1原子層以上とし且つ最大でも3原子層以下にとどめる。これにより、GaN層(13)とSiO2層(15)との間の界面準位の増加による装置性能劣化を防止することができる。
【0029】
さらに、本発明者らは、GaN層13表面における原子層ステップの曲率の最大値を120R以上180R以下とすることで、GaN層13表面と平行な面における電界集中を低減することが可能となり、結果、HFET1の耐圧特性が向上することを見出した。そこで、本実施の形態1では、GaN層13表面における原子層ステップの曲率の最大値を120R以上180R以下とする。これにより、GaN層13表面と平行な面における電界集中が低減され、結果、耐圧特性が向上されたHFET1を実現することができる。
【0030】
つぎに、本実施の形態1による半導体装置の製造方法について、図面を参照して詳細に説明する。図2A〜図2Fは、本実施の形態1による半導体装置の製造方法を示すプロセス図である。なお、以下の説明において、基板上面とは、基板(本実施の形態1ではシリコン基板11)に対して半導体素子を形成する側の面を指す。
【0031】
本製造方法では、まず、シリコン基板11上に、AlGaNの薄膜とGaNの薄膜との繰り返しよりなる積層構造のバッファ層12を、たとえばMOCVD法(有機金属気相成長法)にて成長する。つづいて、バッファ層12上に、マグネシウム(Mg)をドーパントとして含むGaN層13を、たとえばMOCVD法にて1.5μm程度成長する。この際、Mg濃度を1×1017/cm3程度に制御する。つづいて、GaN層13上に、AlGaN層14を、たとえばMOCVD法にて30μm程度成長する。ここで、AlGaN/GaNのようにヘテロ結合の場合、格子定数の違いに起因して、AlGaN層14の表面が荒れた状態になる。なお、シリコン基板11に代えて、サファイア基板やSiC基板やZrB2基板などを用いてもよい。また、バッファ層12、GaN層13およびAlGaN層14の成長には、MOCVD法に代えて、HVPE法(ハライド気相成長法)やMBE法(分子線エピタキシー法)などを用いても良い。
【0032】
つぎに、フォトリソグラフィ工程を経ることで、AlGaN層14上に半導体素子に対応した所定パターンのレジストM11を形成し、つづいてレジストM11をマスクとして用いつつ、AlGaN層14側からGaN層13の一部までをドライエッチングする。これにより、図2Aに示すように、AlGaN層14とGaN層13とを含む半導体層がAlGaN層14上面から200nm程度彫り込まれ、この結果、個々のHFET1の素子分離がなされる。なお、ドライエッチングには、たとえばRIE(反応性イオンエッチング)やICP(誘導結合方式)−RIEなどを用いることができる。
【0033】
つぎに、AlGaN層14上のレジストをたとえばアセトンなどの除去液を用いて除去した後、基板上面全体に、たとえばCVD(化学気相成長法)法にてSiO2を300nm程度堆積する。つづいて、形成されたSiO2膜M12をフォトリソグラフィにてパターニングすることで、これにゲートリセス用の開口パターンを転写する。つづいて、開口パターンが転写されたSiO2膜M12をマスクとして用いつつ、AlGaN層14側からGaN層13の一部までをドライエッチングする。これにより、図2Bに示すように、AlGaN層14とGaN層13とを含む半導体層がAlGaN層14上面から60nm程度彫り込まれ、この結果、ゲートリセス用のトレンチT1が形成される。なお、この段階でトレンチT1底面のGaN層13表面をAFMにて観察すると、GaN層13表面にはプロトリュージョンと呼ばれる無数の突起が存在する。
【0034】
つぎに、マスクとして用いたSiO2膜M12をたとえばフッ酸系水溶液にて除去した後、図2Cに示すように、トレンチT1が形成された基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S11に5分以上30分以下浸し(浸液処理)、その後、基板全体を超純粋でリンスする。この段階でトレンチT1底面のGaN層13表面をAFMにて観察すると、平均テラス幅が0.2μm以上0.3μm以下のステップ構造が見られる。
【0035】
つぎに、トレンチT1が形成された基板上面全体に、たとえばPECVD(Plasma Enhanced CVD)法にてSiO2膜よりなるゲート絶縁膜15を60nm程度成長する。ただし、SiO2膜に限らず、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜、GdOx膜などの絶縁膜、あるいはこれらのうちいずれかを含む積層膜であってもよい。つづいて、フォトリソグラフィ工程を経ることで、ゲート絶縁膜15上にソース電極17およびドレイン電極18に対応した所定パターンのレジストM13を形成し、さらに、このレジストM13をマスクとして用いつつ、ゲート絶縁膜15をエッチングすることで、図2Dに示すように、ゲート絶縁膜15に、AlGaN層14を露出するソース・ドレイン用の開口A11を形成する。
【0036】
つぎに、図2Eに示すように、ゲート絶縁膜15の開口A11から露出するAlGaN層14上に、AlGaN層14とオーミック接触するソース電極17およびドレイン電極18をそれぞれ形成する。このソース電極17およびドレイン電極18としては、たとえばTi/Alの積層金属膜を用いることができる。ただし、これに限定されず、AlGaN層14とオーミック接合あるいはオーミック接合に近い低抵抗の接合をする導体膜であれば如何なるものも適用することが可能である。また、ソース電極17およびドレイン電極18の形成には、リフトオフ法や選択成長法などを適用することが可能である。
【0037】
つぎに、ソース電極17およびドレイン電極18が形成された基板上面全体に、たとえばLPCVD法(減圧化学気相成長法)にてポリシリコン膜を形成する。つづいて、ポリシリコン膜が形成された基板を、POCl3ガスが封入された熱拡散炉内で、900℃に20分間過熱することで、ポリシリコン膜へドーパントとしてのリン(P)をドーピングする。これにより、ポリシリコン膜が導電性を示す。つぎに、フォトリソグラフィ工程を経ることで、ポリシリコン膜上にゲート電極16に対応した所定パターンのレジストM14を形成し、つづいてレジストM14をマスクとして用いつつ、ポリシリコン膜をエッチングすることで、図2Fに示すように、トレンチT1内のゲート絶縁膜15上にゲート電極16を形成する。その後、図2Aに示す素子分離の際に形成した溝にしたがって個片化することで、図1に示すHFET1が製造される。なお、ポリシリコン膜へのP原子のドーピングは、ポリシリコン膜表面にP原子を蒸着させ、その後、熱拡散によってポリシリコン膜内へP原子を拡散させる方法であってもよい。また、ゲート電極16には、P原子がドーピングされたポリシリコン膜の他に、金(Au)や白金(Pt)やニッケル(Ni)などの金属膜、またはこれらの合金膜なども適用することが可能である。
【0038】
ここで、図4は、本実施の形態1によるHFETのソース・ゲート間に電圧をステップ印加する様子を示す模式図である。図5は、図4に示す測定の結果から得られた浸液時間に対するテラス幅とGaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditとの関係を示す相関図である。図6は、図4に示す測定の結果から得られたテラス幅に対する界面トラップ密度Dit(装置性能)とAモードおよびBモードの合計の発生率との関係を示す相関図である。
【0039】
図5に示すように、浸液時間を長くすればするほど、GaN層表面のテラス幅は狭くなるものの、HFET1の装置性能に直結するGaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditは大きくなる。これは、浸液時間を長くすればするほど、装置性能が低下していることを示している。なお、図5では、実線がテラス幅を示し、破線が界面トラップ密度Ditを示している。
【0040】
次に、図6に示すように、テラス幅を狭くすると、AモードおよびBモードの合計の発生率が低下して装置信頼性は向上する。しかしながら、上述の通り、テラス幅を狭くすると、GaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditが大きくなり、装置性能が低下する。すなわち、装置信頼性と装置性能とは、テラス幅に対してトレードオフの関係にある。なお、図6では、実線がAモードおよびBモードの合計の発生率を示し、破線が界面トラップ密度Ditを示している。
【0041】
これらのことから、本実施の形態1では、上述したように、絶縁膜(ゲート絶縁膜15)が形成される半導体層(トレンチT1底部のGaN層13を含む)表面における平均のテラス幅を0.2μm以上1μm未満とする。これにより、本実施の形態1では、図7に示すTZDB試験の結果のように、強アルカリを用いた平坦化処理をしない場合(図7中、塗りつぶされた菱形)と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。ここで、AモードおよびBモードの発生率はについて説明する。図7に示すように、電流−電圧特性において、絶縁破壊が発生した電界と累積故障率をワイブルプロットで描画すると、通常、3つの傾きを有するグラフとなる。電界が低い側から、Aモード、Bモード、Cモードという名称が付いている。例えば、図7の黒点の場合、Aモードは0MV/cmから4MV/cm、Bモードは4MV/cmから7.5MV/cm、Cモードは7.5MV/cm以上となる。これらのAモード、Bモード、およびCモードは、通電試験(TDDB:Time Dependence Dielectric Breakdown)時の初期故障、偶発故障、および磨耗故障に該当する。さらに、本実施の形態1では、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(GaN層13)と絶縁膜(ゲート絶縁膜15)との間の界面準位の増加による装置性能劣化を防止することができる。
【0042】
また、図8は、本実施の形態1における浸液時間とGaN層表面の粗さの自乗平均(自乗平均面粗さrms)との関係を示す図であり、図9は、本実施の形態1における浸液時間とGaN層表面に形成された原子層ステップの最大高低差PVとの関係を示す図であり、図10は、本実施の形態1における浸液時間と最大高低差PV/自乗平均面粗さrmsとの関係を示す図である。なお、図8〜図10では、GaN層表面における0.5μm四方と1μm四方と3μm四方と5μm四方と10μm四方とのそれぞれの領域に対する測定により得られた結果を示す。
【0043】
GaN層表面における自乗平均面粗さ(rms)や最大高低差(PV)や最大高低差(PV)を自乗平均面粗さ(rms)で除算した値(PV/rms)は、それぞれGaN層表面がどの程度平坦であるかを示す指標である。すなわち、rms、PVおよびPV/rmsが小さいほど、GaN層表面が平坦である。平坦な表面では、ステップのキンクが低いため、上述したように、C面以外の面方位成分の占有率を小さくなり、結果、界面準位を低減できる。そこで、図8〜図10を参照すると明らかなように、TMAH溶液に長い時間浸液すればするほど、rms、PVおよびPV/rmsが小さくなる傾向にある。このことは、3μm四方に限らず、0.5μm四方〜10μm四方のいずれにおいても同様である。このことから、浸液時間を長くすればするほど、原子層ステップのキンクを低くしてC面以外の面方位成分の占有率を小さくし、結果、界面準位を低減できることが分かる。
【0044】
また、本実施の形態1は、例示したHFETに限らず、ゲート金属−酸化膜−半導体構造やダイオードやHFET等のフィールドプレート構造にも適用することができることは言うまでもない。これは、以下に示す他の実施の形態でも同様である。
【0045】
(実施の形態2)
以下、本発明の実施の形態2による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態2では、半導体装置としてMOSFET2を例に挙げる。
【0046】
図11は、本実施の形態2によるIII族窒化物半導体を用いたMOSFETの構成を示す断面図である。図11に示すように、MOSFET2は、支持基板としてのサファイア基板21と、サファイア基板21上に形成されたp−GaN層22と、を備える。p−GaNとは、p型のドーパントを含むGaNである。サファイア基板21とp−GaN層22との間には、これらの間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層を設けてもよい。p−GaN層22上には、ソース電極27およびドレイン電極28が互いに離間しつつ形成される。また、p−GaN層22上であってソース電極27およびドレイン電極28の間には、ゲート絶縁膜25が形成され、ゲート絶縁膜25上にはゲート電極が形成される。p−GaN層22の表面を含む上層には、ソース電極27下からゲート電極26下の一部にかけて、n型のドーパントが比較的高濃度にドープされたソース23が形成される。一方、ドレイン電極28下には、n型のドーパントが比較的高濃度にドープされたドレイン24が形成される。ソース23とソース電極27と、ならびにドレイン24とドレイン電極28とは、それぞれオーミック接触する。p−GaN層22の表面を含む上層であってドレイン24からゲート電極26下の一部にかけては、n型のドーパントが比較的低濃度にドープされたRESURF24Aが形成される。このRESURF24Aは、ゲート・ドレイン間においてゲートに集中する電界を分散するためのドープ領域である。したがって、このRESURF24Aを設けることによって、MOSFET2の耐圧特性が向上する。
【0047】
本実施の形態2においても、上述した実施の形態1と同様に、p−GaN層22表面における平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、装置性能の劣化を抑えつつ装置信頼性が向上されたMOSFET2が実現される。
【0048】
つぎに、本実施の形態2による半導体装置の製造方法について、図面を参照して詳細に説明する。図12A〜図12Cは、本実施の形態2による半導体装置の製造方法を示すプロセス図である。ただし、上述の実施の形態1による半導体装置の製造方法と同様の工程については、これを引用することで、その詳細な説明を省略する。
【0049】
本製造方法では、まず、サファイア基板21上に、p型のドーパントを含むp−GaN層22を、たとえばMOCVD法にて3μm程度成長する。なお、サファイア基板21に代えて、シリコン基板やSiC基板やZrB2基板などを用いてもよい。また、p−GaN層22の成長には、MOCVD法に代えて、HVPE法やMBE法などを用いてもよい。さらに、p型のドーパントとしては、BeやZnやCなどを用いることができる。つぎに、実施の形態1において図2Aを用いて説明した工程と同様の工程を経ることで、p−GaN層22よりなる半導体層を上面から200nm程度彫り込む。この結果、個々のMOSFET2の素子分離がなされる。
【0050】
つぎに、基板上面全体に、たとえばCVD法にてSiO2を1000nm程度堆積する。つづいて、形成されたSiO2膜M21をフォトリソグラフィにてパターニングすることで、ソース23およびドレイン24を形成する領域上に、p−GaN層22を露出させる開口23aおよび24aをそれぞれ形成する。つづいて、SiO2膜M21をマスクとして用いつつ、開口23aおよび24aによって露出されたp−GaN層22の上層にn型のドーパントであるSiイオンを注入することで、図12Aに示すように、ソース23およびドレイン24をそれぞれ形成する。なお、ソース23およびドレイン24にSiイオンを注入する際のドーズ量は、たとえば3×1015/cm2程度とする。
【0051】
つぎに、マスクとして用いたSiO2膜M21をたとえばフッ酸系水溶液にて除去した後、再度、基板上面全体に、たとえばCVD法にてSiO2を1000nm程度堆積する。つづいて、形成されたSiO2膜M22をフォトリソグラフィにてパターニングすることで、RESURF24Aを形成する領域上に、p−GaN層22を露出させる開口24bを形成する。つづいて、SiO2膜M22をマスクとして用いつつ、開口24bによって露出されたp−GaN層22の上層にn型のドーパントであるSiイオンを注入することで、図12Bに示すように、RESURF24Aを形成する。なお、RESURF24AにSiイオンを注入する際のドーズ量は、たとえば6×1013/cm2程度とする。
【0052】
つぎに、マスクとして用いたSiO2膜M22をたとえばフッ酸系水溶液にて除去した後、基板上面全体に、たとえばCVD法にてSiO2を500nm程度堆積する。その後、たとえばRTA(Rapid Thermal Annealing)装置を用いて、基板上面全体を、1260℃、30分間、活性化アニールすることで、ソース23およびドレイン24ならびにRESURF24Aに注入されたSiイオンを活性化させる。なお、この工程におけるSiO2膜は、p−GaN層22表面に注入したSiイオンが活性化アニールによってp−GaN層22から発散してしまうことを防止するための防止膜として機能する。
【0053】
つぎに、防止膜として用いたSiO2膜をたとえばフッ酸系水溶液にて除去した後、図12Cに示すように、ソース23、ドレイン24およびRESURF24Aが形成された基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S21にたとえば5分間浸し(浸液処理)、その後、基板全体を超純粋でリンスする。
【0054】
その後、上述の実施の形態1と同様に、PECVD法およびフォトリソグラフィ工程にてソース電極27およびドレイン電極28に対応した領域が開口されたSiO2膜よりなる60nm程度のゲート絶縁膜25を形成し、つづいて開口から露出するp−GaN層22上にこれとオーミック接触するソース電極27およびドレイン電極28をそれぞれ形成する。その後、ソース電極27およびドレイン電極28間のゲート絶縁膜25上にドーパントとしてPを含むポリシリコンよりなるゲート電極を形成した後、素子分離の際に形成した溝にしたがってこれを個片化することで、図11に示すMOSFET2を製造する。
【0055】
以上のように、本実施の形態2によれば、上述の実施の形態1と同様に、絶縁膜(ゲート絶縁膜25)が形成される半導体層(p−GaN層22)表面における平均のテラス幅が0.2μm以上1μm未満となるように、この表面をTMAH溶液などの強アルカリにて平坦化処理する。これにより、実施の形態1と同様に、TMAH処理をしない場合と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率(累積故障率)を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。さらに、本実施の形態2では、実施の形態1と同様に、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(p−GaN層22)と絶縁膜(ゲート絶縁膜25)との間の界面準位の増加による装置性能劣化を防止することができる。
【0056】
その他の構成および製造方法は、上述の実施の形態1と同様であるため、ここでは詳細な説明を省略する。
【0057】
(実施の形態3)
以下、本発明の実施の形態3による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態3では、半導体装置としてSBD(Schottky Barrier Diode)3を例に挙げる。
【0058】
図13は、本実施の形態3によるIII族窒化物半導体を用いたSBDの構成を示す断面図である。図13に示すように、SBD3は、支持基板としてのシリコン基板31と、シリコン基板31上に形成された下層のGaN層33と上層のAlGaN層34とからなるHEMT(High Electron Mobility Transistor)構造と、シリコン基板31とGaN層33との間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層32と、を備える。HEMT構造における上層のAlGaN層34上には、AlGaN層34とショットキー接触するカソード電極36とオーミック接触するアノード電極37とが離間して形成される。また、カソード電極36とアノード電極37との間には、パッシベーションとしての絶縁膜35が形成されている。カソード電極36は、一部が絶縁膜35上まで延在する、いわゆるフィールドプレート構造を有している。このフィールドプレート構造を採用することで、SBD3の耐圧特性が向上されている。
【0059】
本実施の形態3においても、上述した実施の形態1と同様に、AlGaN層34表面における平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、装置性能の劣化を抑えつつ装置信頼性が向上されたSBD3が実現される。
【0060】
つぎに、本実施の形態3による半導体装置の製造方法について、図面を参照して詳細に説明する。図14Aおよび図14Bは、本実施の形態3による半導体装置の製造方法を示すプロセス図である。ただし、上述の実施の形態1または2による半導体装置の製造方法と同様の工程については、これを引用することで、その詳細な説明を省略する。
【0061】
本製造方法では、まず、実施の形態1において図2Aを用いて説明した工程と同様の工程を経ることで、シリコン基板31上にバッファ層32、GaN層33およびAlGaN層34を形成するとともに、バッファ層32上のGaN層33およびAlGaN層34よりなる半導体層を上面から200nm程度彫り込む。この結果、個々のSBD3の素子分離がなされる。
【0062】
つぎに、素子分離の際にマスクとして使用したレジストをアセトンなどの除去液を用いて除去した後、図14Aに示すように、基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S31にたとえば5分間浸し(浸液処理)、その後、基板全体を超純粋でリンスする。
【0063】
つぎに、基板上面全体に、たとえばLPCVD法にてSiO2を300nm程度堆積する。つづいて、図14Bに示すように、形成されたSiO2よりなる絶縁膜35をフォトリソグラフィにてパターニングすることで、アノード電極37を形成する領域上に、AlGaN層34を露出させる開口を形成し、この開口内にAlGaN層34とオーミック接触するアノード電極37を形成する。このアノード電極37としては、たとえばTi/Alの積層金属膜を用いることができる。ただし、これに限定されず、AlGaN層34とオーミック接合あるいはオーミック接合に近い低抵抗の接合をする導体膜であれば如何なるものも適用することが可能である。また、アノード電極37の形成には、リフトオフ法や選択成長法などを適用することが可能である。
【0064】
つぎに、再度、絶縁膜35をフォトリソグラフィにてパターニングすることで、カソード電極36を形成する領域上に、AlGaN層34を露出させる開口を形成し、この開口内から絶縁膜35上の一部にかけて、AlGaN層34とショットキー接触するカソード電極36を形成する。このカソード電極36としては、たとえばNi/Auの積層金属膜を用いることができる。ただし、これに限定されず、AlGaN層34とショットキー接合する導体膜であれば如何なるものも適用することが可能である。また、カソード電極36の形成には、リフトオフ法や選択成長法などを適用することが可能である。その後、素子分離の際に形成した溝にしたがってこれを個片化することで、図13に示すSBD3を製造する。
【0065】
以上のように、本実施の形態3によれば、上述の実施の形態1と同様に、絶縁膜(絶縁膜35)が形成される半導体層(AlGaN層34)表面における平均のテラス幅が0.2μm以上1μm未満となるように、この表面をTMAH溶液などの強アルカリにて平坦化処理する。これにより、実施の形態1と同様に、TMAH処理をしない場合と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率(累積故障率)を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。さらに、本実施の形態3では、実施の形態1と同様に、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(AlGaN層34)と絶縁膜(絶縁膜35)との間の界面準位の増加による装置性能劣化を防止することができる。
【0066】
その他の構成および製造方法は、上述の実施の形態1と同様であるため、ここでは詳細な説明を省略する。
【0067】
(実施の形態4)
以下、本発明の実施の形態4による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態4では、半導体装置として縦型MOSFET4を例に挙げる。
【0068】
図15は、本実施の形態4によるIII族窒化物半導体を用いた縦型MOSFETの構成を示す断面図である。図15に示すように、縦型MOSFET4は、n型のドーパントがドープされたn−シリコン基板41と、n−シリコン基板41上に形成された下層のn−GaN層43と中層のp−GaN層44と上層のn−GaN層45とからなる半導体層と、n−シリコン基板41とn−GaN層43との間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層42と、を備える。半導体層の一部には、上層のn−GaN層45から下層のn−GaN層43の一部までを切削することでトレンチT41が形成される。少なくともトレンチT41の内側壁および底面には、酸化シリコン(SiO2)などの絶縁体で形成されたゲート絶縁膜46が形成される。ゲート絶縁膜46上には、ゲート電極49が形成される。また、半導体層における上層のn−GaN層45上には、トレンチT41を挟むように一対のソース電極47が形成される。一方、ドレイン電極48は、n−シリコン基板41の裏面に形成される。したがって、縦型MOSFET4では、駆動時に、上層のn−GaN層45からn−シリコン基板41にかけてチャネルが形成される。
【0069】
本実施の形態4においても、上述した実施の形態1と同様に、トレンチT41底面を形成するn−GaN層43表面における平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、装置性能の劣化を抑えつつ装置信頼性が向上された縦型MOSFET4が実現される。
【0070】
つぎに、本実施の形態4による半導体装置の製造方法について、図面を参照して詳細に説明する。図16Aおよび図16Bは、本実施の形態4による半導体装置の製造方法を示すプロセス図である。ただし、上述の実施の形態1〜3のいずれかによる半導体装置の製造方法と同様の工程については、これを引用することで、その詳細な説明を省略する。
【0071】
本製造方法では、まず、実施の形態1において図2Aを用いて説明した工程と略同様の工程を経ることで、n−シリコン基板41上にバッファ層42、下層に位置する500nm程度のn−GaN層43、中層に位置するMgがドープされた500nm程度のp−GaN層44、および上層に位置するn−GaN層45を順次形成するとともに、バッファ層42上のn−GaN層43、p−GaN層44およびn−GaN層45よりなる半導体層を上面から下層のn−GaN層43の一部にかけて200nm程度彫り込む。この結果、図16Aに示すように、個々の縦型MOSFET4の素子分離がなされる。なお、p−GaN層44のMg濃度は、たとえば1×1017/cm3程度とすることができる。
【0072】
つぎに、素子分離の際にマスクとして使用したレジストM41をアセトンなどの除去液を用いて除去した後、実施の形態1において図2Bを用いて説明した工程と同様の工程を経ることで、上層のn−GaN層45から下層のn−GaN層43の一部にかけて彫り込まれたゲートリセス用のトレンチT41を形成する。
【0073】
つぎに、トレンチT41形成時にマスクとして用いたSiO2膜をたとえばフッ酸系水溶液にて除去した後、図16Bに示すように、トレンチT41が形成された基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S41にたとえば5分間浸し(浸液処理)、その後、基板全体を超純粋でリンスする。
【0074】
その後、実施の形態1において図2D〜図2Fを用いて説明した工程と略同様の工程を経ることで、すくなくともトレンチT41の側面および底面を覆うゲート絶縁膜46と、ゲート絶縁膜46上のゲート電極49と、上層のn−GaN層45とオーミック接触する2つのソース電極47をそれぞれ形成する。つづいて、基板裏面にたとえばTi/Alの積層金属膜よりなるドレイン電極48を形成し、その後、図16Aに示す素子分離の際に形成した溝にしたがって個片化することで、図15に示す縦型MOSFET4が製造される。なお、ドレイン電極48には、Ti/Alの積層金属膜に代えて、P原子がドーピングされたポリシリコン膜や、AuやPtNiなどの金属膜、またはこれらの合金膜などを適用することが可能である。
【0075】
以上のように、本実施の形態4によれば、上述の実施の形態1と同様に、絶縁膜(ゲート絶縁膜46)が形成される半導体層(n−GaN層43)表面における平均のテラス幅が0.2μm以上1μm未満となるように、この表面をTMAH溶液などの強アルカリにて平坦化処理する。これにより、実施の形態1と同様に、TMAH処理をしない場合と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率(累積故障率)を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。さらに、本実施の形態4では、実施の形態1と同様に、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(n−GaN層43)と絶縁膜(ゲート絶縁膜46)との間の界面準位の増加による装置性能劣化を防止することができる。
【0076】
その他の構成および製造方法は、上述の実施の形態1と同様であるため、ここでは詳細な説明を省略する。
【0077】
また、上記実施の形態およびその変形例は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは上記記載から自明である。例えば各実施の形態に対して適宜例示した変形例は、他の実施の形態に対して適用することも可能であることは言うまでもない。
【符号の説明】
【0078】
1 HFET
2 MOSFET
3 SBD
4 縦型MOSFET
11、31 シリコン基板
12、32、42 バッファ層
13、33 GaN層
14、34 AlGaN層
15、25、46 ゲート絶縁膜
16、26、49 ゲート電極
17、27、47 ソース電極
18、28、48 ドレイン電極
21 サファイア基板
22 p−GaN層
23 ソース
24 ドレイン
24A RESURF
35 絶縁膜
36 カソード電極
37 アノード電極
41 n−シリコン基板
43、45 n−GaN層
44 p−GaN層
A11、23a、24a、24b 開口
M11、M13、M14 レジスト
M12、M21、M22 SiO2膜
T41 トレンチ
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関し、特にIII族窒化物半導体を用いた半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、III族窒化物半導体を用いた横型MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)が開発されている。特にIII族窒化物半導体としてGaNを用いた横型MOSFET(以下、GaN系横型MOSFETという)では、ゲートとドレイン間にN−層が配置されたRESURF(Reduced Surface Field)−MOSFETでは、940Vの耐圧が実現されている(たとえば以下に示す非特許文献1参照)。RESURF−MOSFETは、ゲートからドレイン方向に形成されたp−n−−n+構造を備える。p−n−−n+構造ではp−n−接合部とn−−n+接合部とのそれぞれで段階的なポテンシャルの傾きが生じるため、電界集中を2箇所に分散することが可能となる。この結果、MOSFETの高耐圧化が実現される。
【0003】
また、III族窒化物半導体を用いたMOSFETとしては、縦型MOSFETも開発されている(たとえば以下に示す特許文献1、2参照)。GaN系縦型MOSFETは、GaNなどの導電性基板上にn−p−n構造が積層された構造を備える。n−p−n構造の一部には、上層のn層からp層の一部まで切削することによってトレンチ構造が形成される。切削により露出したp層上には、ゲート絶縁膜とゲート電極とが形成される。これにより、p層とゲート絶縁膜とゲート電極とからなるMOS構造が形成される。また、ドレイン電極は、導電性基板の裏面に形成される。
【0004】
さらに、III族窒化物半導体を用いた半導体素子としては、2端子のダイオードも存在する(たとえば以下に示す特許文献3参照)。さらにまた、近年では、アノードとカソードとの間にAlGaN/GaN/AlGaNの積層構造を有したナチュラルダイオードが開発されている(たとえば以下に示す非特許文献2参照)。
【0005】
このように、ゲート絶縁膜を金属と半導体でサンドイッチした構造を備えたMOSFETにおいては、ゲート絶縁膜に電圧が印加される。また、HEMT(High Electron Mobility Transistor)やダイオードにおいても、耐圧を向上させるために、電極を階段状にし、電極の一部の下と半導体表面との間に絶縁膜を配置する構造(フィールドプレート構造)が知られている(たとえば以下に示す非特許文献3参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2009−177110号公報
【特許文献2】特開2009−188041号公報
【特許文献3】特開2008−166639号公報
【非特許文献】
【0007】
【非特許文献1】Huang W, Khan T, Chow T P, “Enhancement-Mode n-Channel GaN MOFETs on p and n- GaN/Sapphire substrates”, 18th International Symposium on Power Semiconductor Devices and ICs (ISPSD), June 6th, 2006, Italy, 10-1
【非特許文献2】Panasonic, IEDM08, p.145
【非特許文献3】W. Saito et al., “Design Optimization of High Breakdown Voltage AlGaN-GaN Power HEMT on an Insulating Substrate for RonA-Vb Tradeoff Characteristics,” IEEE Trans. Elect. Dev. 52 (2005) 106.
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、GaNやAlGaNなどの半導体表面上に形成されたSiO2膜に電圧を印加すると、所望の耐圧条件を満たさず所望の電圧を印加した際に故障してしまう初期故障(Aモード)や実用レベルでの寿命を迎える前に故障してしまう偶発故障(Bモード)が多く発生するという問題が存在することが、長期信頼性試験であるTDDB(Time Dependence Dielectric Breakdown)試験やTZDB(Time Zero Dielectric Breakdown)試験から明らかになった。
【0009】
そこで本発明は、上記の問題に鑑みてなされたものであり、初期故障や偶発故障の発生を低減することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
かかる目的を達成するために、本発明による半導体装置は、III族窒化物半導体層と、前記III族窒化物半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を備え、少なくとも前記絶縁膜と接触する前記III族窒化物半導体層上面に、原子層ステップが形成されており、前記原子層ステップのテラス幅の平均値が、0.2μm以上1μm未満であることを特徴とする。
【0011】
上記した本発明による半導体装置は、前記平均値が、さらに0.3μm以下であることを特徴とする。
【0012】
上記した本発明による半導体装置は、前記III族窒化物半導体層に、底面が該III族窒化物半導体層の最上面よりも下方に位置するトレンチが形成され、前記絶縁膜と接触する前記III族窒化物半導体層上面が、前記トレンチの前記底面を含むことを特徴とする。
【0013】
上記した本発明による半導体装置は、前記絶縁膜と接触する前記III族窒化物半導体層上面が、該III族窒化物半導体層の結晶格子におけるC面であることを特徴とする。
【0014】
上記した本発明による半導体装置は、前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップのキンクの高さが、1原子層以上3原子層以下であることを特徴とする。
【0015】
上記した本発明による半導体装置は、前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップの曲率の最大値が、120R以上180R以下であることを特徴とする。
【0016】
上記した本発明による半導体装置は、前記絶縁膜が、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のいずれか、または、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のうち少なくとも1つを含む積層膜であることを特徴とする。
【0017】
上記した本発明による半導体装置は、前記III族窒化物半導体層が、接触面にヘテロ接合界面を形成する多層構造のIII族窒化物半導体層であることを特徴とする。
【0018】
上記した本発明による半導体装置は、HFET、MOSFET、ダイオードまたは縦型MOSFETのいずれかであることを特徴とする。
【0019】
また、本発明による半導体装置の製造方法は、III族窒化物半導体層表面を強アルカリ液に浸液することで該III族窒化物半導体層の上面における原子層ステップのテラス幅の平均値を0.2μm以上1μm未満とする工程と、前記III族窒化物半導体層上に絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【0020】
本発明によれば、絶縁膜と接触するIII族窒化物半導体層上面における原子層ステップのテラス幅の平均値を0.2μm以上1μm未満とするため、絶縁膜の薄い箇所に電界が集中することで生じる絶縁破壊を低減しつつ、絶縁膜とIII族窒化物半導体層との間の界面特性の劣化を低減することが可能となるため、初期故障や偶発故障の発生を低減することが可能な半導体装置および半導体装置の製造方法を実現することが可能となる。
【図面の簡単な説明】
【0021】
【図1】図1は、本発明の実施の形態1によるIII族窒化物半導体を用いたHFETの構成を示す断面図である。
【図2A】図2Aは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その1)。
【図2B】図2Bは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その2)。
【図2C】図2Cは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その3)。
【図2D】図2Dは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その4)。
【図2E】図2Eは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その5)。
【図2F】図2Fは、本実施の形態1による半導体装置の製造方法を示すプロセス図である(その6)。
【図3】図3は、本実施の形態1においてGaN層表面に形成されるステップ構造を示す模式図である。
【図4】図4は、本実施の形態1によるHFETのソース・ゲート間に電圧をステップ印加する様子を示す模式図である。
【図5】図5は、図4に示す測定の結果から得られた浸液時間に対するテラス幅とGaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditとの関係を示す相関図である。
【図6】図6は、図4に示す測定の結果から得られたテラス幅に対する界面トラップ密度Dit(装置性能)とAモードおよびBモードの合計の発生率との関係を示す相関図である。
【図7】図7は、本実施の形態1における浸液時間とHFETの累積故障率との関係を示すワイブル分布図である。
【図8】図8は、本実施の形態1における浸液時間とGaN層表面の粗さの自乗平均(自乗平均面粗さrms)との関係を示す図である。
【図9】図9は、本実施の形態1における浸液時間とGaN層表面に形成された原子層ステップの最大高低差PVとの関係を示す図である。
【図10】図10は、本実施の形態1における浸液時間と最大高低差PV/自乗平均面粗さrmsとの関係を示す図である。
【図11】図11は、本発明の実施の形態2によるIII族窒化物半導体を用いたMOSFETの構成を示す断面図である。
【図12A】図12Aは、本実施の形態2による半導体装置の製造方法を示すプロセス図である(その1)。
【図12B】図12Bは、本実施の形態2による半導体装置の製造方法を示すプロセス図である(その2)。
【図12C】図12Cは、本実施の形態2による半導体装置の製造方法を示すプロセス図である(その3)。
【図13】図13は、本発明の実施の形態3によるIII族窒化物半導体を用いたSBDの構成を示す断面図である。
【図14A】図14Aは、本実施の形態3による半導体装置の製造方法を示すプロセス図である(その1)。
【図14B】図14Bは、本実施の形態3による半導体装置の製造方法を示すプロセス図である(その2)。
【図15】図15は、本発明の実施の形態4によるIII族窒化物半導体を用いた縦型MOSFETの構成を示す断面図である。
【図16A】図16Aは、本実施の形態4による半導体装置の製造方法を示すプロセス図である(その1)。
【図16B】図16Bは、本実施の形態4による半導体装置の製造方法を示すプロセス図である(その2)。
【発明を実施するための形態】
【0022】
以下、本発明を実施するための形態を図面と共に詳細に説明する。なお、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。また、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらに、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。
【0023】
(実施の形態1)
以下、本発明の実施の形態1による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態1では、半導体装置としてHFET(Heterostructure Field Effect Transistor)1を例に挙げる。
【0024】
図1は、本実施の形態1によるIII族窒化物半導体を用いたHFETの構成を示す断面図である。図1に示すように、HFET1は、支持基板としてのシリコン基板11と、シリコン基板11上に形成された下層のGaN層13と上層のAlGaN層14とからなるHEMT(High Electron Mobility Transistor)構造と、シリコン基板11とGaN層13との間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層12と、を備える。HEMT構造の一部には、上層のAlGaN層14から下層のGaN層13の一部までを切削することでトレンチT1が形成される。少なくともトレンチT1の内側壁および底面には、酸化シリコン(SiO2)などの絶縁体で形成されたゲート絶縁膜15が形成される。ゲート絶縁膜15上には、ゲート電極16が形成される。また、HEMT構造における上層のAlGaN層14上には、トレンチT1を挟むように一対のソース電極17およびドレイン電極18が形成される。ドレイン電極18は、耐圧特性の向上を目的として、ソース・ゲート間よりも離間して形成される。また、HEMT構造におけるGaN層13とAlGaN層14との間には、2次元電子ガスが発生する。
【0025】
上記の構成において、トレンチT1の底面を形成するGaN層13の表面は、図3に示すようなステップ構造を有しており、平均のテラス幅が1μm未満である程度に平坦な面である。このため、この表面上に形成されるゲート絶縁膜15の膜厚が均一となる。この結果、ゲート絶縁膜15の薄い箇所に電界が集中することで生じる絶縁破壊を低減することが可能となるため、TDDBでの寿命が向上して、装置信頼性が向上する。さらに、本実施の形態1では、GaN層13表面の平均テラス幅を、0.3μm以下とすることが好ましい。これにより、GaN層13表面上に形成されるゲート絶縁膜15の膜厚をより均一化することが可能となるため、装置信頼性をより向上することができる。
【0026】
ただし、GaN層13表面の平均テラス幅を0.2μmよりも小さくすると、GaN層13表面における界面準位が増加してしまう場合がある。界面準位の増加は、キャリア移動度を低下させ、結果的に装置性能を劣化させるため、避けた方が好ましい。そこで、本発明者らは、GaN層13表面の平均テラス幅の下限を0.2μmとした。このように、GaN層13表面の平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、本実施の形態1では、装置性能の劣化を抑えつつ装置信頼性が向上されたHFET1が実現される。
【0027】
なお、本説明において、テラス幅とは、半導体層表面に形成された原子層ステップのうち、隣接する原子層ステップ間の垂直距離の一番広い箇所を指す。原子層ステップが曲成されている場合は、弧が隣接する原子層ステップで閉じている箇所を1つのテラスとする。また、平均テラス幅とは、たとえばAFM(原子間力顕微鏡)により得られた画像に基づいて観察された隣接する原子層ステップ間の垂直距離の一番広い箇所の幅の平均値である。ただし、これに限定されず、半導体層と絶縁膜との間に形成された原子層ステップの形状や配置を特定できる如何なる方法を用いても、本実施の形態1および以下の実施の形態にて有効なテラス幅および平均テラス幅を求めることが可能である。
【0028】
また、本発明者らは、GaN層13表面に形成された原子層ステップのキンクが高いと、C面以外の面方位成分の占有率が大きくなり、結果、界面準位が増加することを発見した。そこで、本実施の形態1では、SiO2膜(15)が形成される面(上面)を半導体層(GaN層13)の結晶格子におけるC面とし、このC面のキンクの高さを、原理的に最低値である1原子層以上とし且つ最大でも3原子層以下にとどめる。これにより、GaN層(13)とSiO2層(15)との間の界面準位の増加による装置性能劣化を防止することができる。
【0029】
さらに、本発明者らは、GaN層13表面における原子層ステップの曲率の最大値を120R以上180R以下とすることで、GaN層13表面と平行な面における電界集中を低減することが可能となり、結果、HFET1の耐圧特性が向上することを見出した。そこで、本実施の形態1では、GaN層13表面における原子層ステップの曲率の最大値を120R以上180R以下とする。これにより、GaN層13表面と平行な面における電界集中が低減され、結果、耐圧特性が向上されたHFET1を実現することができる。
【0030】
つぎに、本実施の形態1による半導体装置の製造方法について、図面を参照して詳細に説明する。図2A〜図2Fは、本実施の形態1による半導体装置の製造方法を示すプロセス図である。なお、以下の説明において、基板上面とは、基板(本実施の形態1ではシリコン基板11)に対して半導体素子を形成する側の面を指す。
【0031】
本製造方法では、まず、シリコン基板11上に、AlGaNの薄膜とGaNの薄膜との繰り返しよりなる積層構造のバッファ層12を、たとえばMOCVD法(有機金属気相成長法)にて成長する。つづいて、バッファ層12上に、マグネシウム(Mg)をドーパントとして含むGaN層13を、たとえばMOCVD法にて1.5μm程度成長する。この際、Mg濃度を1×1017/cm3程度に制御する。つづいて、GaN層13上に、AlGaN層14を、たとえばMOCVD法にて30μm程度成長する。ここで、AlGaN/GaNのようにヘテロ結合の場合、格子定数の違いに起因して、AlGaN層14の表面が荒れた状態になる。なお、シリコン基板11に代えて、サファイア基板やSiC基板やZrB2基板などを用いてもよい。また、バッファ層12、GaN層13およびAlGaN層14の成長には、MOCVD法に代えて、HVPE法(ハライド気相成長法)やMBE法(分子線エピタキシー法)などを用いても良い。
【0032】
つぎに、フォトリソグラフィ工程を経ることで、AlGaN層14上に半導体素子に対応した所定パターンのレジストM11を形成し、つづいてレジストM11をマスクとして用いつつ、AlGaN層14側からGaN層13の一部までをドライエッチングする。これにより、図2Aに示すように、AlGaN層14とGaN層13とを含む半導体層がAlGaN層14上面から200nm程度彫り込まれ、この結果、個々のHFET1の素子分離がなされる。なお、ドライエッチングには、たとえばRIE(反応性イオンエッチング)やICP(誘導結合方式)−RIEなどを用いることができる。
【0033】
つぎに、AlGaN層14上のレジストをたとえばアセトンなどの除去液を用いて除去した後、基板上面全体に、たとえばCVD(化学気相成長法)法にてSiO2を300nm程度堆積する。つづいて、形成されたSiO2膜M12をフォトリソグラフィにてパターニングすることで、これにゲートリセス用の開口パターンを転写する。つづいて、開口パターンが転写されたSiO2膜M12をマスクとして用いつつ、AlGaN層14側からGaN層13の一部までをドライエッチングする。これにより、図2Bに示すように、AlGaN層14とGaN層13とを含む半導体層がAlGaN層14上面から60nm程度彫り込まれ、この結果、ゲートリセス用のトレンチT1が形成される。なお、この段階でトレンチT1底面のGaN層13表面をAFMにて観察すると、GaN層13表面にはプロトリュージョンと呼ばれる無数の突起が存在する。
【0034】
つぎに、マスクとして用いたSiO2膜M12をたとえばフッ酸系水溶液にて除去した後、図2Cに示すように、トレンチT1が形成された基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S11に5分以上30分以下浸し(浸液処理)、その後、基板全体を超純粋でリンスする。この段階でトレンチT1底面のGaN層13表面をAFMにて観察すると、平均テラス幅が0.2μm以上0.3μm以下のステップ構造が見られる。
【0035】
つぎに、トレンチT1が形成された基板上面全体に、たとえばPECVD(Plasma Enhanced CVD)法にてSiO2膜よりなるゲート絶縁膜15を60nm程度成長する。ただし、SiO2膜に限らず、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜、GdOx膜などの絶縁膜、あるいはこれらのうちいずれかを含む積層膜であってもよい。つづいて、フォトリソグラフィ工程を経ることで、ゲート絶縁膜15上にソース電極17およびドレイン電極18に対応した所定パターンのレジストM13を形成し、さらに、このレジストM13をマスクとして用いつつ、ゲート絶縁膜15をエッチングすることで、図2Dに示すように、ゲート絶縁膜15に、AlGaN層14を露出するソース・ドレイン用の開口A11を形成する。
【0036】
つぎに、図2Eに示すように、ゲート絶縁膜15の開口A11から露出するAlGaN層14上に、AlGaN層14とオーミック接触するソース電極17およびドレイン電極18をそれぞれ形成する。このソース電極17およびドレイン電極18としては、たとえばTi/Alの積層金属膜を用いることができる。ただし、これに限定されず、AlGaN層14とオーミック接合あるいはオーミック接合に近い低抵抗の接合をする導体膜であれば如何なるものも適用することが可能である。また、ソース電極17およびドレイン電極18の形成には、リフトオフ法や選択成長法などを適用することが可能である。
【0037】
つぎに、ソース電極17およびドレイン電極18が形成された基板上面全体に、たとえばLPCVD法(減圧化学気相成長法)にてポリシリコン膜を形成する。つづいて、ポリシリコン膜が形成された基板を、POCl3ガスが封入された熱拡散炉内で、900℃に20分間過熱することで、ポリシリコン膜へドーパントとしてのリン(P)をドーピングする。これにより、ポリシリコン膜が導電性を示す。つぎに、フォトリソグラフィ工程を経ることで、ポリシリコン膜上にゲート電極16に対応した所定パターンのレジストM14を形成し、つづいてレジストM14をマスクとして用いつつ、ポリシリコン膜をエッチングすることで、図2Fに示すように、トレンチT1内のゲート絶縁膜15上にゲート電極16を形成する。その後、図2Aに示す素子分離の際に形成した溝にしたがって個片化することで、図1に示すHFET1が製造される。なお、ポリシリコン膜へのP原子のドーピングは、ポリシリコン膜表面にP原子を蒸着させ、その後、熱拡散によってポリシリコン膜内へP原子を拡散させる方法であってもよい。また、ゲート電極16には、P原子がドーピングされたポリシリコン膜の他に、金(Au)や白金(Pt)やニッケル(Ni)などの金属膜、またはこれらの合金膜なども適用することが可能である。
【0038】
ここで、図4は、本実施の形態1によるHFETのソース・ゲート間に電圧をステップ印加する様子を示す模式図である。図5は、図4に示す測定の結果から得られた浸液時間に対するテラス幅とGaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditとの関係を示す相関図である。図6は、図4に示す測定の結果から得られたテラス幅に対する界面トラップ密度Dit(装置性能)とAモードおよびBモードの合計の発生率との関係を示す相関図である。
【0039】
図5に示すように、浸液時間を長くすればするほど、GaN層表面のテラス幅は狭くなるものの、HFET1の装置性能に直結するGaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditは大きくなる。これは、浸液時間を長くすればするほど、装置性能が低下していることを示している。なお、図5では、実線がテラス幅を示し、破線が界面トラップ密度Ditを示している。
【0040】
次に、図6に示すように、テラス幅を狭くすると、AモードおよびBモードの合計の発生率が低下して装置信頼性は向上する。しかしながら、上述の通り、テラス幅を狭くすると、GaN層とゲート絶縁膜(SiO2)との界面における界面トラップ密度Ditが大きくなり、装置性能が低下する。すなわち、装置信頼性と装置性能とは、テラス幅に対してトレードオフの関係にある。なお、図6では、実線がAモードおよびBモードの合計の発生率を示し、破線が界面トラップ密度Ditを示している。
【0041】
これらのことから、本実施の形態1では、上述したように、絶縁膜(ゲート絶縁膜15)が形成される半導体層(トレンチT1底部のGaN層13を含む)表面における平均のテラス幅を0.2μm以上1μm未満とする。これにより、本実施の形態1では、図7に示すTZDB試験の結果のように、強アルカリを用いた平坦化処理をしない場合(図7中、塗りつぶされた菱形)と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。ここで、AモードおよびBモードの発生率はについて説明する。図7に示すように、電流−電圧特性において、絶縁破壊が発生した電界と累積故障率をワイブルプロットで描画すると、通常、3つの傾きを有するグラフとなる。電界が低い側から、Aモード、Bモード、Cモードという名称が付いている。例えば、図7の黒点の場合、Aモードは0MV/cmから4MV/cm、Bモードは4MV/cmから7.5MV/cm、Cモードは7.5MV/cm以上となる。これらのAモード、Bモード、およびCモードは、通電試験(TDDB:Time Dependence Dielectric Breakdown)時の初期故障、偶発故障、および磨耗故障に該当する。さらに、本実施の形態1では、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(GaN層13)と絶縁膜(ゲート絶縁膜15)との間の界面準位の増加による装置性能劣化を防止することができる。
【0042】
また、図8は、本実施の形態1における浸液時間とGaN層表面の粗さの自乗平均(自乗平均面粗さrms)との関係を示す図であり、図9は、本実施の形態1における浸液時間とGaN層表面に形成された原子層ステップの最大高低差PVとの関係を示す図であり、図10は、本実施の形態1における浸液時間と最大高低差PV/自乗平均面粗さrmsとの関係を示す図である。なお、図8〜図10では、GaN層表面における0.5μm四方と1μm四方と3μm四方と5μm四方と10μm四方とのそれぞれの領域に対する測定により得られた結果を示す。
【0043】
GaN層表面における自乗平均面粗さ(rms)や最大高低差(PV)や最大高低差(PV)を自乗平均面粗さ(rms)で除算した値(PV/rms)は、それぞれGaN層表面がどの程度平坦であるかを示す指標である。すなわち、rms、PVおよびPV/rmsが小さいほど、GaN層表面が平坦である。平坦な表面では、ステップのキンクが低いため、上述したように、C面以外の面方位成分の占有率を小さくなり、結果、界面準位を低減できる。そこで、図8〜図10を参照すると明らかなように、TMAH溶液に長い時間浸液すればするほど、rms、PVおよびPV/rmsが小さくなる傾向にある。このことは、3μm四方に限らず、0.5μm四方〜10μm四方のいずれにおいても同様である。このことから、浸液時間を長くすればするほど、原子層ステップのキンクを低くしてC面以外の面方位成分の占有率を小さくし、結果、界面準位を低減できることが分かる。
【0044】
また、本実施の形態1は、例示したHFETに限らず、ゲート金属−酸化膜−半導体構造やダイオードやHFET等のフィールドプレート構造にも適用することができることは言うまでもない。これは、以下に示す他の実施の形態でも同様である。
【0045】
(実施の形態2)
以下、本発明の実施の形態2による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態2では、半導体装置としてMOSFET2を例に挙げる。
【0046】
図11は、本実施の形態2によるIII族窒化物半導体を用いたMOSFETの構成を示す断面図である。図11に示すように、MOSFET2は、支持基板としてのサファイア基板21と、サファイア基板21上に形成されたp−GaN層22と、を備える。p−GaNとは、p型のドーパントを含むGaNである。サファイア基板21とp−GaN層22との間には、これらの間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層を設けてもよい。p−GaN層22上には、ソース電極27およびドレイン電極28が互いに離間しつつ形成される。また、p−GaN層22上であってソース電極27およびドレイン電極28の間には、ゲート絶縁膜25が形成され、ゲート絶縁膜25上にはゲート電極が形成される。p−GaN層22の表面を含む上層には、ソース電極27下からゲート電極26下の一部にかけて、n型のドーパントが比較的高濃度にドープされたソース23が形成される。一方、ドレイン電極28下には、n型のドーパントが比較的高濃度にドープされたドレイン24が形成される。ソース23とソース電極27と、ならびにドレイン24とドレイン電極28とは、それぞれオーミック接触する。p−GaN層22の表面を含む上層であってドレイン24からゲート電極26下の一部にかけては、n型のドーパントが比較的低濃度にドープされたRESURF24Aが形成される。このRESURF24Aは、ゲート・ドレイン間においてゲートに集中する電界を分散するためのドープ領域である。したがって、このRESURF24Aを設けることによって、MOSFET2の耐圧特性が向上する。
【0047】
本実施の形態2においても、上述した実施の形態1と同様に、p−GaN層22表面における平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、装置性能の劣化を抑えつつ装置信頼性が向上されたMOSFET2が実現される。
【0048】
つぎに、本実施の形態2による半導体装置の製造方法について、図面を参照して詳細に説明する。図12A〜図12Cは、本実施の形態2による半導体装置の製造方法を示すプロセス図である。ただし、上述の実施の形態1による半導体装置の製造方法と同様の工程については、これを引用することで、その詳細な説明を省略する。
【0049】
本製造方法では、まず、サファイア基板21上に、p型のドーパントを含むp−GaN層22を、たとえばMOCVD法にて3μm程度成長する。なお、サファイア基板21に代えて、シリコン基板やSiC基板やZrB2基板などを用いてもよい。また、p−GaN層22の成長には、MOCVD法に代えて、HVPE法やMBE法などを用いてもよい。さらに、p型のドーパントとしては、BeやZnやCなどを用いることができる。つぎに、実施の形態1において図2Aを用いて説明した工程と同様の工程を経ることで、p−GaN層22よりなる半導体層を上面から200nm程度彫り込む。この結果、個々のMOSFET2の素子分離がなされる。
【0050】
つぎに、基板上面全体に、たとえばCVD法にてSiO2を1000nm程度堆積する。つづいて、形成されたSiO2膜M21をフォトリソグラフィにてパターニングすることで、ソース23およびドレイン24を形成する領域上に、p−GaN層22を露出させる開口23aおよび24aをそれぞれ形成する。つづいて、SiO2膜M21をマスクとして用いつつ、開口23aおよび24aによって露出されたp−GaN層22の上層にn型のドーパントであるSiイオンを注入することで、図12Aに示すように、ソース23およびドレイン24をそれぞれ形成する。なお、ソース23およびドレイン24にSiイオンを注入する際のドーズ量は、たとえば3×1015/cm2程度とする。
【0051】
つぎに、マスクとして用いたSiO2膜M21をたとえばフッ酸系水溶液にて除去した後、再度、基板上面全体に、たとえばCVD法にてSiO2を1000nm程度堆積する。つづいて、形成されたSiO2膜M22をフォトリソグラフィにてパターニングすることで、RESURF24Aを形成する領域上に、p−GaN層22を露出させる開口24bを形成する。つづいて、SiO2膜M22をマスクとして用いつつ、開口24bによって露出されたp−GaN層22の上層にn型のドーパントであるSiイオンを注入することで、図12Bに示すように、RESURF24Aを形成する。なお、RESURF24AにSiイオンを注入する際のドーズ量は、たとえば6×1013/cm2程度とする。
【0052】
つぎに、マスクとして用いたSiO2膜M22をたとえばフッ酸系水溶液にて除去した後、基板上面全体に、たとえばCVD法にてSiO2を500nm程度堆積する。その後、たとえばRTA(Rapid Thermal Annealing)装置を用いて、基板上面全体を、1260℃、30分間、活性化アニールすることで、ソース23およびドレイン24ならびにRESURF24Aに注入されたSiイオンを活性化させる。なお、この工程におけるSiO2膜は、p−GaN層22表面に注入したSiイオンが活性化アニールによってp−GaN層22から発散してしまうことを防止するための防止膜として機能する。
【0053】
つぎに、防止膜として用いたSiO2膜をたとえばフッ酸系水溶液にて除去した後、図12Cに示すように、ソース23、ドレイン24およびRESURF24Aが形成された基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S21にたとえば5分間浸し(浸液処理)、その後、基板全体を超純粋でリンスする。
【0054】
その後、上述の実施の形態1と同様に、PECVD法およびフォトリソグラフィ工程にてソース電極27およびドレイン電極28に対応した領域が開口されたSiO2膜よりなる60nm程度のゲート絶縁膜25を形成し、つづいて開口から露出するp−GaN層22上にこれとオーミック接触するソース電極27およびドレイン電極28をそれぞれ形成する。その後、ソース電極27およびドレイン電極28間のゲート絶縁膜25上にドーパントとしてPを含むポリシリコンよりなるゲート電極を形成した後、素子分離の際に形成した溝にしたがってこれを個片化することで、図11に示すMOSFET2を製造する。
【0055】
以上のように、本実施の形態2によれば、上述の実施の形態1と同様に、絶縁膜(ゲート絶縁膜25)が形成される半導体層(p−GaN層22)表面における平均のテラス幅が0.2μm以上1μm未満となるように、この表面をTMAH溶液などの強アルカリにて平坦化処理する。これにより、実施の形態1と同様に、TMAH処理をしない場合と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率(累積故障率)を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。さらに、本実施の形態2では、実施の形態1と同様に、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(p−GaN層22)と絶縁膜(ゲート絶縁膜25)との間の界面準位の増加による装置性能劣化を防止することができる。
【0056】
その他の構成および製造方法は、上述の実施の形態1と同様であるため、ここでは詳細な説明を省略する。
【0057】
(実施の形態3)
以下、本発明の実施の形態3による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態3では、半導体装置としてSBD(Schottky Barrier Diode)3を例に挙げる。
【0058】
図13は、本実施の形態3によるIII族窒化物半導体を用いたSBDの構成を示す断面図である。図13に示すように、SBD3は、支持基板としてのシリコン基板31と、シリコン基板31上に形成された下層のGaN層33と上層のAlGaN層34とからなるHEMT(High Electron Mobility Transistor)構造と、シリコン基板31とGaN層33との間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層32と、を備える。HEMT構造における上層のAlGaN層34上には、AlGaN層34とショットキー接触するカソード電極36とオーミック接触するアノード電極37とが離間して形成される。また、カソード電極36とアノード電極37との間には、パッシベーションとしての絶縁膜35が形成されている。カソード電極36は、一部が絶縁膜35上まで延在する、いわゆるフィールドプレート構造を有している。このフィールドプレート構造を採用することで、SBD3の耐圧特性が向上されている。
【0059】
本実施の形態3においても、上述した実施の形態1と同様に、AlGaN層34表面における平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、装置性能の劣化を抑えつつ装置信頼性が向上されたSBD3が実現される。
【0060】
つぎに、本実施の形態3による半導体装置の製造方法について、図面を参照して詳細に説明する。図14Aおよび図14Bは、本実施の形態3による半導体装置の製造方法を示すプロセス図である。ただし、上述の実施の形態1または2による半導体装置の製造方法と同様の工程については、これを引用することで、その詳細な説明を省略する。
【0061】
本製造方法では、まず、実施の形態1において図2Aを用いて説明した工程と同様の工程を経ることで、シリコン基板31上にバッファ層32、GaN層33およびAlGaN層34を形成するとともに、バッファ層32上のGaN層33およびAlGaN層34よりなる半導体層を上面から200nm程度彫り込む。この結果、個々のSBD3の素子分離がなされる。
【0062】
つぎに、素子分離の際にマスクとして使用したレジストをアセトンなどの除去液を用いて除去した後、図14Aに示すように、基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S31にたとえば5分間浸し(浸液処理)、その後、基板全体を超純粋でリンスする。
【0063】
つぎに、基板上面全体に、たとえばLPCVD法にてSiO2を300nm程度堆積する。つづいて、図14Bに示すように、形成されたSiO2よりなる絶縁膜35をフォトリソグラフィにてパターニングすることで、アノード電極37を形成する領域上に、AlGaN層34を露出させる開口を形成し、この開口内にAlGaN層34とオーミック接触するアノード電極37を形成する。このアノード電極37としては、たとえばTi/Alの積層金属膜を用いることができる。ただし、これに限定されず、AlGaN層34とオーミック接合あるいはオーミック接合に近い低抵抗の接合をする導体膜であれば如何なるものも適用することが可能である。また、アノード電極37の形成には、リフトオフ法や選択成長法などを適用することが可能である。
【0064】
つぎに、再度、絶縁膜35をフォトリソグラフィにてパターニングすることで、カソード電極36を形成する領域上に、AlGaN層34を露出させる開口を形成し、この開口内から絶縁膜35上の一部にかけて、AlGaN層34とショットキー接触するカソード電極36を形成する。このカソード電極36としては、たとえばNi/Auの積層金属膜を用いることができる。ただし、これに限定されず、AlGaN層34とショットキー接合する導体膜であれば如何なるものも適用することが可能である。また、カソード電極36の形成には、リフトオフ法や選択成長法などを適用することが可能である。その後、素子分離の際に形成した溝にしたがってこれを個片化することで、図13に示すSBD3を製造する。
【0065】
以上のように、本実施の形態3によれば、上述の実施の形態1と同様に、絶縁膜(絶縁膜35)が形成される半導体層(AlGaN層34)表面における平均のテラス幅が0.2μm以上1μm未満となるように、この表面をTMAH溶液などの強アルカリにて平坦化処理する。これにより、実施の形態1と同様に、TMAH処理をしない場合と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率(累積故障率)を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。さらに、本実施の形態3では、実施の形態1と同様に、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(AlGaN層34)と絶縁膜(絶縁膜35)との間の界面準位の増加による装置性能劣化を防止することができる。
【0066】
その他の構成および製造方法は、上述の実施の形態1と同様であるため、ここでは詳細な説明を省略する。
【0067】
(実施の形態4)
以下、本発明の実施の形態4による半導体装置および半導体装置の製造方法を、図面を参照して詳細に説明する。なお、本実施の形態4では、半導体装置として縦型MOSFET4を例に挙げる。
【0068】
図15は、本実施の形態4によるIII族窒化物半導体を用いた縦型MOSFETの構成を示す断面図である。図15に示すように、縦型MOSFET4は、n型のドーパントがドープされたn−シリコン基板41と、n−シリコン基板41上に形成された下層のn−GaN層43と中層のp−GaN層44と上層のn−GaN層45とからなる半導体層と、n−シリコン基板41とn−GaN層43との間に生じる内部応力を緩和して両者の接着強度を向上するバッファ層42と、を備える。半導体層の一部には、上層のn−GaN層45から下層のn−GaN層43の一部までを切削することでトレンチT41が形成される。少なくともトレンチT41の内側壁および底面には、酸化シリコン(SiO2)などの絶縁体で形成されたゲート絶縁膜46が形成される。ゲート絶縁膜46上には、ゲート電極49が形成される。また、半導体層における上層のn−GaN層45上には、トレンチT41を挟むように一対のソース電極47が形成される。一方、ドレイン電極48は、n−シリコン基板41の裏面に形成される。したがって、縦型MOSFET4では、駆動時に、上層のn−GaN層45からn−シリコン基板41にかけてチャネルが形成される。
【0069】
本実施の形態4においても、上述した実施の形態1と同様に、トレンチT41底面を形成するn−GaN層43表面における平均テラス幅を0.2μm以上1μm未満、より好ましくは0.2μm以上0.3μm以下とすることで、装置性能の劣化を抑えつつ装置信頼性が向上された縦型MOSFET4が実現される。
【0070】
つぎに、本実施の形態4による半導体装置の製造方法について、図面を参照して詳細に説明する。図16Aおよび図16Bは、本実施の形態4による半導体装置の製造方法を示すプロセス図である。ただし、上述の実施の形態1〜3のいずれかによる半導体装置の製造方法と同様の工程については、これを引用することで、その詳細な説明を省略する。
【0071】
本製造方法では、まず、実施の形態1において図2Aを用いて説明した工程と略同様の工程を経ることで、n−シリコン基板41上にバッファ層42、下層に位置する500nm程度のn−GaN層43、中層に位置するMgがドープされた500nm程度のp−GaN層44、および上層に位置するn−GaN層45を順次形成するとともに、バッファ層42上のn−GaN層43、p−GaN層44およびn−GaN層45よりなる半導体層を上面から下層のn−GaN層43の一部にかけて200nm程度彫り込む。この結果、図16Aに示すように、個々の縦型MOSFET4の素子分離がなされる。なお、p−GaN層44のMg濃度は、たとえば1×1017/cm3程度とすることができる。
【0072】
つぎに、素子分離の際にマスクとして使用したレジストM41をアセトンなどの除去液を用いて除去した後、実施の形態1において図2Bを用いて説明した工程と同様の工程を経ることで、上層のn−GaN層45から下層のn−GaN層43の一部にかけて彫り込まれたゲートリセス用のトレンチT41を形成する。
【0073】
つぎに、トレンチT41形成時にマスクとして用いたSiO2膜をたとえばフッ酸系水溶液にて除去した後、図16Bに示すように、トレンチT41が形成された基板全体を、たとえば濃度が25%で温度が80℃にコントロールされたTMAH溶液S41にたとえば5分間浸し(浸液処理)、その後、基板全体を超純粋でリンスする。
【0074】
その後、実施の形態1において図2D〜図2Fを用いて説明した工程と略同様の工程を経ることで、すくなくともトレンチT41の側面および底面を覆うゲート絶縁膜46と、ゲート絶縁膜46上のゲート電極49と、上層のn−GaN層45とオーミック接触する2つのソース電極47をそれぞれ形成する。つづいて、基板裏面にたとえばTi/Alの積層金属膜よりなるドレイン電極48を形成し、その後、図16Aに示す素子分離の際に形成した溝にしたがって個片化することで、図15に示す縦型MOSFET4が製造される。なお、ドレイン電極48には、Ti/Alの積層金属膜に代えて、P原子がドーピングされたポリシリコン膜や、AuやPtNiなどの金属膜、またはこれらの合金膜などを適用することが可能である。
【0075】
以上のように、本実施の形態4によれば、上述の実施の形態1と同様に、絶縁膜(ゲート絶縁膜46)が形成される半導体層(n−GaN層43)表面における平均のテラス幅が0.2μm以上1μm未満となるように、この表面をTMAH溶液などの強アルカリにて平坦化処理する。これにより、実施の形態1と同様に、TMAH処理をしない場合と比較して、界面特性の大幅な劣化を招くことなく、AモードおよびBモードの発生率(累積故障率)を大幅に改善することが可能となる。すなわち、装置信頼性と装置性能との両方を実用レベルに維持することが可能になる。また、より好ましくは、平均テラス幅を0.2μm以上0.3μm以下とする。これにより、装置性能を低下させることなく、装置信頼性を大幅に向上することが可能となる。さらに、本実施の形態4では、実施の形態1と同様に、キンクの高さを、原理的に最低値である1原子層以上とし、最大でも3原子層以下にとどめることで、半導体層(n−GaN層43)と絶縁膜(ゲート絶縁膜46)との間の界面準位の増加による装置性能劣化を防止することができる。
【0076】
その他の構成および製造方法は、上述の実施の形態1と同様であるため、ここでは詳細な説明を省略する。
【0077】
また、上記実施の形態およびその変形例は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは上記記載から自明である。例えば各実施の形態に対して適宜例示した変形例は、他の実施の形態に対して適用することも可能であることは言うまでもない。
【符号の説明】
【0078】
1 HFET
2 MOSFET
3 SBD
4 縦型MOSFET
11、31 シリコン基板
12、32、42 バッファ層
13、33 GaN層
14、34 AlGaN層
15、25、46 ゲート絶縁膜
16、26、49 ゲート電極
17、27、47 ソース電極
18、28、48 ドレイン電極
21 サファイア基板
22 p−GaN層
23 ソース
24 ドレイン
24A RESURF
35 絶縁膜
36 カソード電極
37 アノード電極
41 n−シリコン基板
43、45 n−GaN層
44 p−GaN層
A11、23a、24a、24b 開口
M11、M13、M14 レジスト
M12、M21、M22 SiO2膜
T41 トレンチ
【特許請求の範囲】
【請求項1】
III族窒化物半導体層と、
前記III族窒化物半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、
を備え、
少なくとも前記絶縁膜と接触する前記III族窒化物半導体層上面には、原子層ステップが形成されており、前記原子層ステップのテラス幅の平均値は、0.2μm以上1μm未満であることを特徴とする半導体装置。
【請求項2】
前記平均値は、さらに0.3μm以下であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記III族窒化物半導体層には、底面が該III族窒化物半導体層の最上面よりも下方に位置するトレンチが形成され、
前記絶縁膜と接触する前記III族窒化物半導体層上面は、前記トレンチの前記底面を含むことを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記絶縁膜と接触する前記III族窒化物半導体層上面は、該III族窒化物半導体層の結晶格子におけるC面であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
【請求項5】
前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップのキンクの高さは、1原子層以上3原子層以下であることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
【請求項6】
前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップの曲率の最大値は、120R以上180R以下であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
【請求項7】
前記絶縁膜は、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のいずれか、または、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のうち少なくとも1つを含む積層膜であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置。
【請求項8】
前記III族窒化物半導体層は、接触面にヘテロ接合界面を形成する多層構造のIII族窒化物半導体層であることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。
【請求項9】
HFET、MOSFET、ダイオードまたは縦型MOSFETのいずれかであることを特徴とする請求項1〜8のいずれか一つに記載の半導体装置。
【請求項10】
III族窒化物半導体層表面を強アルカリ液に浸液することで該III族窒化物半導体層の上面における原子層ステップのテラス幅の平均値を0.2μm以上1μm未満とする工程と、
前記III族窒化物半導体層上に絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項1】
III族窒化物半導体層と、
前記III族窒化物半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、
を備え、
少なくとも前記絶縁膜と接触する前記III族窒化物半導体層上面には、原子層ステップが形成されており、前記原子層ステップのテラス幅の平均値は、0.2μm以上1μm未満であることを特徴とする半導体装置。
【請求項2】
前記平均値は、さらに0.3μm以下であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記III族窒化物半導体層には、底面が該III族窒化物半導体層の最上面よりも下方に位置するトレンチが形成され、
前記絶縁膜と接触する前記III族窒化物半導体層上面は、前記トレンチの前記底面を含むことを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記絶縁膜と接触する前記III族窒化物半導体層上面は、該III族窒化物半導体層の結晶格子におけるC面であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
【請求項5】
前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップのキンクの高さは、1原子層以上3原子層以下であることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
【請求項6】
前記絶縁膜と接触する前記III族窒化物半導体層上面における原子層ステップの曲率の最大値は、120R以上180R以下であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
【請求項7】
前記絶縁膜は、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のいずれか、または、SiO2膜、SiNx膜、SiON膜、Al2O3膜、MgO膜、GaOx膜およびGdOx膜のうち少なくとも1つを含む積層膜であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置。
【請求項8】
前記III族窒化物半導体層は、接触面にヘテロ接合界面を形成する多層構造のIII族窒化物半導体層であることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。
【請求項9】
HFET、MOSFET、ダイオードまたは縦型MOSFETのいずれかであることを特徴とする請求項1〜8のいずれか一つに記載の半導体装置。
【請求項10】
III族窒化物半導体層表面を強アルカリ液に浸液することで該III族窒化物半導体層の上面における原子層ステップのテラス幅の平均値を0.2μm以上1μm未満とする工程と、
前記III族窒化物半導体層上に絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14A】
【図14B】
【図15】
【図16A】
【図16B】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14A】
【図14B】
【図15】
【図16A】
【図16B】
【公開番号】特開2011−192834(P2011−192834A)
【公開日】平成23年9月29日(2011.9.29)
【国際特許分類】
【出願番号】特願2010−58269(P2010−58269)
【出願日】平成22年3月15日(2010.3.15)
【出願人】(510035842)次世代パワーデバイス技術研究組合 (46)
【Fターム(参考)】
【公開日】平成23年9月29日(2011.9.29)
【国際特許分類】
【出願日】平成22年3月15日(2010.3.15)
【出願人】(510035842)次世代パワーデバイス技術研究組合 (46)
【Fターム(参考)】
[ Back to top ]