【課題】 電極を形成する工程が増えることを抑制することが可能な光電変換素子の製造方法を提供する。
【解決手段】 本発明の光電変換素子の製造方法は、受光面を有し、該受光面から入射した光を光電変換する光電変換層を有する基板を準備する工程と、該基板の前記受光面の上にアルミニウムを主成分とする被覆層を形成する工程と、該被覆層の一部の上に、アルミニウムと異なる材料を主成分とするマスクを形成する工程と、前記被覆層および前記マスクを酸性溶液に浸すとともに、該酸性溶液内に配置した陰極と前記基板との間に電界を印加して前記マスクから露出している前記被覆層を陽極酸化して、前記基板の前記受光面に到る多数の貫通孔を有する、陽極酸化された該被覆層を形成する工程と、前記被覆層の前記貫通孔を通して前記基板の前記受光面のうち対応する部分をエッチングする工程と、前記マスクを除去して、前記被覆層の前記一部を電極とする工程とを有する。 （もっと読む）

【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】多結晶シリコン及び／又はアモルファスシリコンについて、シリコン等を的確かつ高速に除去し、一方で残される電極部材等を損傷させずに維持することができるシリコンエッチング液及びこれを用いたエッチング方法、これを用いた半導体基板製品を提供する。
【解決手段】アニオン性基を有する炭素数３以上の化合物と硝酸とフッ化水素酸とを水性媒体中に含有するシリコンエッチング液を準備し、該シリコンエッチング液を多結晶シリコン及び／又はアモルファスシリコンからなるシリコン膜に適用して、キャパシタとなる凹凸形状を形成するエッチング方法。 （もっと読む）

【課題】発光素子の発光効率と信頼性を向上させる。
【解決手段】ｐ−型窒化物半導体層３０と、該ｐ−型窒化物半導体層３０上に位置する発光層２０と、該発光層２０上に位置するｎ−型窒化物半導体層１０と、該ｎ−型窒化物半導体層１０上に位置するエッチング障壁層４０と、該エッチング障壁層４０上に位置する光抽出構造５０と、を含んで構成され、前記エッチング障壁層４０は、前記ｎ−型窒化物半導体層１０よりも大きいエネルギーバンドギャップを有し、前記エッチング障壁層４０の少なくとも一部が前記光抽出構造５０と接している。 （もっと読む）

【課題】光利用効率が高く、光電変換効率に優れた太陽電池の製造方法を得ること。
【解決手段】複数の開口部を有するエッチングマスクを第１導電型の半導体基板の一面側に形成し、前記エッチングマスクを用いたウエットエッチングにより前記開口部の下部領域およびその周辺領域の前記半導体基板をエッチングしてテクスチャーを形成するテクスチャー形成工程と、前記半導体基板の一面側に第２導電型の不純物元素を拡散して不純物拡散層を形成する不純物拡散層形成工程と、前記半導体基板の一面側における電極形成領域および前記半導体基板の他面側に電極を形成する電極形成工程と、を含む太陽電池の製造方法であって、前記テクスチャー形成工程では、前記ウエットエッチングの途中において、前記ウエットエッチングにより発生した水素ガスを前記開口部から外部に放出した後に再度ウエットエッチングを実施する。 （もっと読む）

【課題】少なくとも無機アルカリ化合物、ヒドロキシルアミン化合物、及びアニオン性化合物を含むシリコンエッチング液を、多結晶シリコン膜またはアモルファスシリコン膜に適用して、該膜の少なくとも一部を除去するエッチング方法。
【解決手段】アモルファスシリコン又は多結晶シリコン膜を的確かつ効率よく除去して半導体基板に凹凸を形成するに当たり、ウエハの中央部から端部に至るまでバランスよくエッチングするシリコンエッチング液及びこれを用いたエッチング方法を提供する。 （もっと読む）

【課題】ＤＨＦ処理後に実施されるＨＰＭ処理またはＡＰＭ処理を、良好に行うことができる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、槽内で、シリコン基板を含むウエハを希フッ酸処理する工程と、槽内に水を導入して、槽内から希フッ酸を排出する工程と、槽内から希フッ酸が排出された後、温水の導入時点が、Ｈ_２Ｏ_２の導入時点と同時かＨ_２Ｏ_２の導入時点よりも遅くなるように、槽内に、Ｈ_２Ｏ_２と、上記水よりも温度の高い温水とを導入する工程とを有する。 （もっと読む）

【課題】オン電流が大きい半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、単結晶シリコンからなり、上面が（１００）面であり、前記上面にトレンチが形成された基板と、少なくとも前記トレンチの内部に設けられたゲート電極と、前記基板における前記トレンチを挟む領域に形成されたソース・ドレイン領域と、前記基板と前記ゲート電極との間に設けられたゲート絶縁膜と、を備える。前記トレンチは、シリコンの（１００）面からなる底面、前記底面に接し、シリコンの（１１１）面からなる一対の斜面、及び前記斜面に接し、シリコンの（１１０）面からなる一対の側面により構成されており、前記ソース・ドレイン領域は、前記側面及び前記斜面に接し、前記底面の中央部には接していない。 （もっと読む）

【課題】成長用基板に形成された窒化物半導体層を容易に剥離できる窒化物半導体発光素子の製造方法を提供する。
【解決手段】窒化物半導体発光素子の製造方法では、第１のサイズｄ１を有する第１基板３１に窒化物半導体層１１を形成する。窒化物半導体層１１上に第１のサイズｄ１より小さい第２のサイズｄ２を有する第１接着層１２ａを形成し、第２基板３２上に第２接着層１２ｂ形成する。第１および第２接着層１２ａ、１２ｂを重ね合わせ、第１および第２基板３１、３２を張り合わせる。第２のサイズｄ２より大きいまたは等しい第３のサイズｄ３を有する凹部３１ａを生じるように第１基板３１を除去する。凹部３１ａに薬液を注入し、窒化物半導体層１１が露出するまで第１基板３１をエッチングする。薬液で、露出した窒化物半導体層１１を更にエッチングし、窒化物半導体層１１の露出面を粗面化する。 （もっと読む）

【課題】実用上十分なプロセスマージンを備える状態で、リーク電流の増大およびキャリア濃度の低下を招くことなく、ゲート電極とチャネル層との距離が短縮できるようにする。
【解決手段】ＩｎＰからなる基板１０１の上に形成された電子供給層１０２と、電子供給層１０２の上に形成されたスペーサ層１０３と、スペーサ層１０３の上に形成されたチャネル層１０４と、チャネル層１０４の上に形成された障壁層１０５とを備え、障壁層１０５は、ＧａおよびＡｌの少なくとも１つと、Ｉｎと、Ｐとを含んだアンドープの化合物半導体から構成し、ＩｎＰよりショットキー障壁高さが高いものとされている。 （もっと読む）

【課題】放熱効率の高い発光ダイオードを低コストで製造する。
【解決手段】半導体層２０等がチップ間で分離された状態で金属板７０のウェットエッチングを行う（金属板切断工程）。このエッチングに際しては、放熱板３０の材料に応じたエッチング液を用いることができる。また、このウェットエッチングの際にフォトレジスト層５０が残存するような設定とされる。これにより、ダイシングシート１００上で放熱板３０も発光ダイオードチップ毎に分離され、図４（ｊ）の形態が得られる。分離後にフォトレジスト層５０を剥離液で除去することにより、最終的に図４（ｋ）のように、分離された個々の発光ダイオード１０が得られる。この製造方法において、最終的なチップの分離は、図４（ｊ）に示されるウェットエッチングにより行われる。 （もっと読む）

【課題】ＭＥＭＳデバイス等の基材となる基板を研削し、形成されるデバイスに適した所望の厚さに基材を研削する工程において、研削によって薄板化された基材の処理面に生じる研削キズの平滑化と、研削クズの溶解および除去とをエッチングする際に、処理面以外の基材がエッチングによって溶解されない基材表面処理方法を提供する。
【解決手段】第１基材面と当該第１基材面に基材表面処理を行う処理面を有する基材を備え、第１基材面の少なくとも外縁に沿って保護膜を形成する保護膜形成工程と、第１基材面に形成した保護膜の内縁となる処理面を研削することで基材を薄板化する薄板化工程と、薄板化工程によって研削された処理面を、エッチングによって平滑化するエッチング工程とを備える。 （もっと読む）

【課題】チャネル領域の低抵抗化を図りながら、ノーマリオフを実現する。
【解決手段】半導体装置を、キャリア走行層３及びキャリア供給層５を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられ、活性化領域１０と不活性領域１０Ａとを有するｐ型窒化物半導体層６と、ｐ型窒化物半導体層の不活性領域上に設けられたｎ型窒化物半導体層７と、ｐ型窒化物半導体層の活性化領域の上方に設けられたゲート電極１３とを備えるものとする。 （もっと読む）

【課題】光取り出し効率が高く、高出力、高効率で信頼性に優れた半導体発光素子の製造方法を提供する。
【解決手段】ＡｌＧａＩｎＰ多重量子井戸からなる活性層１３を有する発光ダイオードにおいて、光取り出し層であるｎ型ＡｌＧａＩｎＰクラッド層１２の表面に光取り出し効率向上のための凹凸構造を設ける。凹凸構造は臭化水素酸を含む水溶液をエッチャントとして用い、マスクを形成する工程を用いることなく異方性エッチングにより形成する。 （もっと読む）

【課題】レーザ光の照射を利用したエッチング加工による半導体装置の製造方法であって、複雑形状や深くて大きい除去領域等のエッチング加工が必要な広範囲の半導体装置の製造に適用可能で、高いエッチング速度が得られる半導体装置の製造方法を提供する。
【解決手段】単結晶シリコンからなる基板１０に対して、焦点位置を移動させてレーザ光Ｌをパルス照射し、前記単結晶シリコンを部分的に多結晶化して、前記単結晶シリコン中に連続した改質層１１を形成する改質層形成工程と、前記改質層１１をエッチングして除去するエッチング工程と、を備える半導体装置の製造方法とする。 （もっと読む）

【課題】本発明は、微細パターンの形成工程に関する。
【解決手段】微細パターンの形成方法は、ｃ面六方晶系半導体結晶を設ける段階から始まる。上記半導体結晶上に所定のパターンを有するマスクを形成する。次いで、上記マスクを用いて上記半導体結晶をドライエッチングすることで上記半導体結晶上に１次微細パターンを形成し、上記１次微細パターンが形成された半導体結晶をウェットエッチングすることで上記１次微細パターンが水平方向に延びた２次微細パターンを形成する。ここで、上記ウェットエッチング工程から得られた２次微細パターンの底面と側壁は夫々固有の結晶面を有することができる。本微細パターンの形成工程は、半導体発光素子に非常に有益に採用されることができる。特に微細パターンが求められるフォトニック結晶構造または表面プラズモン共鳴原理を用いた構造に有益に採用されることができる。 （もっと読む）

【課題】厚みのある半導体基板に対し、正確な位置でのへき開を可能とするような十分な深さのガイド溝を形成する半導体基板の製造方法を提供する。
【解決手段】本発明に係る半導体基板の製造方法は、インジウムリン化合物半導体またはガリウムヒ素化合物半導体からなる基板本体の表面に、開口幅が略４０ｕｍ以下である開口部が形成されたマスクを、その開口部が基板本体のへき開線に沿って延びるように転写する工程と、基板本体の表面に臭素系のエッチング液を用いてウエットエッチング処理を施すことによって、縦断面で略Ｖ字型を有するガイド溝を形成する工程と、ガイド溝に反応性ガスを用いてドライエッチング処理を施すことによって、底部の縦断面形状を略Ｖ字型に保持したままガイド溝の溝深さを深くする工程と、を含むものである。 （もっと読む）

【課題】層がその上に作製される基板に対して実質的に垂直な側面を有するＡｌＮ層を作製する方法を提案する。
【解決手段】基板（２）の表面（２’）に対して実質的に垂直な側面を有するＡｌＮ層を作製する方法において、基板（２）上にＡｌＮ成長層（４，４’）を形成する段階と、少なくとも前記成長層上にＡｌＮ層（３１）を堆積する段階と、その少なくとも１つの縁部が、前記基板（２）の表面（２’）または前記成長層（４）の表面（４’）に実質的に垂直な平面において少なくとも１つの縁部（１０，１２，１４）または前記成長層（４，４’）の側面（１０ａ，１０ｂ）と整列されるように、ＡｌＮ層を覆ってマスク層（４０，４０’）を形成する段階と、を有する方法が開示される。 （もっと読む）

【目的】シリコンウェハに形成する溝の深さを高精度に制御できる半導体装置の製造方法およびその製造装置を提供する。
【解決手段】シリコンウェハ２１に形成する溝の深さをモニタウェハ２２の貫通時間と追加エッチング時間により制御する。まず、所望の深さの溝をシリコンウェハ２１に形成する時間より短い時間で貫通するモニタウェハ２２を準備し、このモニタウェハ２２をシリコンウェハ２１と同時にエッチングする。続いて、モニタウェハ２２が貫通する時間（貫通時間）からエッチングレートを算出する。続いて、このエッチングレートから追加エッチング時間を割り出す。さらに、この追加エッチング時間でシリコンウェハ２１をエッチングすることで、実験によるエッチングレートに関する事前データに頼ることなく、リアルエッチングでシリコンウェハ２１に所望の深さの溝を正確に形成することができる。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）