半導体発光装置の製造方法
【課題】光取り出し効率が高く、高出力、高効率で信頼性に優れた半導体発光素子の製造方法を提供する。
【解決手段】ＡｌＧａＩｎＰ多重量子井戸からなる活性層１３を有する発光ダイオードにおいて、光取り出し層であるｎ型ＡｌＧａＩｎＰクラッド層１２の表面に光取り出し効率向上のための凹凸構造を設ける。凹凸構造は臭化水素酸を含む水溶液をエッチャントとして用い、マスクを形成する工程を用いることなく異方性エッチングにより形成する。
【解決手段】ＡｌＧａＩｎＰ多重量子井戸からなる活性層１３を有する発光ダイオードにおいて、光取り出し層であるｎ型ＡｌＧａＩｎＰクラッド層１２の表面に光取り出し効率向上のための凹凸構造を設ける。凹凸構造は臭化水素酸を含む水溶液をエッチャントとして用い、マスクを形成する工程を用いることなく異方性エッチングにより形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置の製造方法に関し、特に、光取り出し効率の高いＡｌＧａＩｎＰ系化合物半導体の発光ダイオード（ＬＥＤ）の製造方法に関する。
【背景技術】
【０００２】
（ＡｌｚＧａ１−ｚ）ｘＩｎ１−ｘＰ（０≦ｘ≦１，０≦ｚ≦１）系の化合物半導体（以下、単にAlGaInP系半導体とも称する。）は赤色から緑色の発光が可能であり、発光ダイオード（ＬＥＤ：Light Emitting Diode）や半導体レーザ（ＬＤ：Laser Diode）などの半導体発光素子等に幅広く利用されている。これらの化合物半導体層は、一般に、格子整合するＧａＡｓ基板上にＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法を用いてエピタキシャル成長される。
【０００３】
発光ダイオードの高輝度化を図るためには、素子からの光取り出し効率を向上させることが重要である。例えば、ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層して構造においては、活性層で発光した光のうち基板方向に放射された光はＧａＡｓ基板によって吸収され、光取り出し効率の低下を招く。
【０００４】
従来、例えば、仮基板上に成長した半導体発光層構造に反射金属層を設けた後、金属基板などの永久基板を貼り合わせ、光吸収基板である上記仮基板を除去する方法がある（例えば、特許文献１）。
【０００５】
また、発光素子の光取り出し面における全反射による光取り出し効率の低下を回避するために、光取り出し面に凹凸構造を形成して粗面化する方法がある。光取り出し面に凹凸構造を形成する方法としては、例えば塩酸、硫酸、過酸化水素、もしくはこれらの混合液を用いて粗面化する方法が知られている（例えば、特許文献２）。しかし、ウェットエッチングを用いる場合では、基板の結晶性の影響を受けるため、光取り出し面の面方位及びエッチャントの組成等にも左右され、良好な粗面化を行えるとは限らない。上記文献に記載されているＧａＰ層はＬＥＤの光取り出し層に広く用いられ、粗面化のための異方性エッチングも比較的容易である。しかしながら、Ａｌを含むＡｌＧａＩｎＰ系化合物半導体のエッチングにおいては、エッチング液等の条件による影響が大きく、その調整は難しい。従って、安定的に良好な粗面化を行うのが困難であるという問題があった。
【０００６】
また、ドライエッチングにより凹凸構造を形成する方法もある。例えば、ＳｉＯ2等の絶縁膜を成膜した後にフォトリソグラフィ等により所望のパターンを形成し、絶縁膜をエッチングし、それをマスクにして半導体層をエッチングする一連の工程を必要とする。従って、工程が複雑である等の問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−９８３３６号公報
【特許文献２】特開２０００−２９９４９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した点に鑑みてなされたものであり、その目的は、光取り出し効率が高く、高出力、高効率で信頼性に優れた半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の製造方法は、臭化水素酸を含む水溶液をエッチャントとして用い、III−V族化合物半導体層からなる半導体積層構造体の光取り出し面に凹凸構造を形成することを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】本実施例による発光ダイオード（ＬＥＤ）を示す断面図である。
【図２】本実施例による発光ダイオード１０を製造する方法を示す断面図である。
【図３】光取り出し面の凹凸構造のＳＥＭによる平面像（上面図）を示す図である。
【図４】光取り出し面の凹凸構造のＳＥＭによる斜視像（俯瞰図）を示す図である。
【図５】光取り出し面の凹凸構造のＳＥＭによる断面像を示す図である。
【図６】ｎ型クラッド層の表面（光取り出し面）に形成された凹凸構造を模式的に示す断面図である。
【図７】本実施例により作製したＬＥＤの光取り出し効率を示すグラフである。
【発明を実施するための形態】
【００１１】
以下においては、ＭＯＣＶＤ法を用いて、ＧａＡｓ基板上に第１導電型のクラッド層、ＡｌＧａＩｎＰ系半導体の活性層、第２導電型のクラッド層を含む半導体積層構造体を形成した半導体発光素子及びその製造方法について図面を参照して詳細に説明する。 また、半導体層の層構造、導電型（ｐ型、ｎ型）、キャリア濃度、組成、層厚等は例示であり、特に示さない限り、適宜改変して適用することができる。なお、以下に説明する図において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
【実施例】
【００１２】
図１は、本実施例による発光素子層を有する発光ダイオード（ＬＥＤ）１０を示す断面図である。図２は、本実施例による発光ダイオード１０を製造する方法を示す断面図である。
【００１３】
図２（ａ）に示すように、シリコン（Ｓｉ）がドープされたｎ型ＧａＡｓ基板１１上に、ｎ型（第１導電型）の(AlzGa1-z)0.5In0.5Pクラッド層１２（０≦ｚ≦１、層厚３．０μｍ）を成長した。ｎ型クラッド層１２上に、活性層（発光層）１３（層厚０．５μｍ）、ｐ型（第２導電型）の(AlzGa1-z)0.5In0.5Pクラッド層１４（０≦ｚ≦１、層厚１．０μｍ）を順次成長した。ここで、ｎ型クラッド層１２、活性層１３及びｐ型クラッド層１４はＧａＡｓ成長基板１１に格子整合するように成長した。
【００１４】
活性層１３には、多重量子井戸（ＭＱＷ：Multiple Quantum Well）を用いたが、単一量子井戸（ＳＱＷ：Single Quantum Well）又は単層で構成してもよい。さらには、活性層１３（量子井戸構造の場合は、ウエル層）のAl組成は０≦ｚ≦０．４、ｎ型クラッド層１２及びｐ型クラッド層１４のAl組成は０．４≦ｚ≦１．０が好適に用いられる。ここでは、ｎ型クラッド層１２にはｚ＝０．６、活性層１３のウエル層にはｚ＝０．１５、ｐ型クラッド層１４にはｚ＝０．７の(AlzGa1-z)0.5In0.5Pを用いた。そして、ｐ型クラッド層１４上にはｐ型GaP電流拡散層１５を成長した。
【００１５】
ＧａＡｓ基板１１には、表面モフォロジーや安定性の観点から、一般的に（１００）面もしくは（１００）から０〜１５°傾いた面が主面（成長面）として使用される。ここでは、ＧａＡｓ基板１１は、（１００）面が （０１１）Ａ方向に１５°傾いた基板、いわゆる１５°オフ基板を用いた。ＧａＡｓ基板１１上に成長された各半導体層の表面もＧａＡｓ基板と同じオフ角を有する。なお、本発明は、上記オフ角に限定されず、０〜２５°のオフ角のＧａＡｓ成長基板を用いることができる。
【００１６】
次に、図２（ｂ）に示すように、ｐ型GaP電流拡散層１５上に、ＳｉＯ2層１６を形成した。熱ＣＶＤ法によりＳｉＯ2を成膜後、フォトリソグラフィ及びバッファードフッ酸（BHF）を用いたエッチングにより所望の形状にパターニングした。なお、ＳｉＯ2層１６は熱ＣＶＤ法により形成したが、その他、プラズマＣＶＤ、スパッタ等により成膜することができる。また、ウェットエッチングの他、ドライエッチングを用いてＳｉＯ2膜のパターニングを行ってもよい。
【００１７】
ＳｉＯ2層１６は、後述する反射電極層１７とともに、活性層１３から出射される光のうち光取り出し側とは反対側に向かう光を反射し、光取り出し効率を向上させるための反射層を構成する。なお、反射層を金属膜のみで構成した場合には、オーミック接触を得るための合金化工程において、半導体と電極金属界面での合金層の形成によってモフォロジーの悪化を招来し、又は電極材料の拡散によって反射率の低下を招来する。ＳｉＯ2層１６の層厚は、高反射率が得られるようにシミュレーションにより求め、ここでは、９０ｎｍ（ナノメートル）とした。
【００１８】
ＳｉＯ2膜のパターニングによりＳｉＯ2層１６を形成後、反射電極層１７を形成した。上述したように、製造後の半導体発光素子において、反射電極層１７は電極としてのみならず、ＳｉＯ2層１６とともに反射層として機能する。
【００１９】
反射電極層１７は、電流拡散層１５とのオーミック接合を形成可能な金属を用い、スパッタ法により、ＡｕＺｎを厚さ３００ｎｍに成膜した。なお、スパッタ法に限らず、抵抗加熱蒸着法、ＥＢ（電子ビーム）蒸着法、などを用いて反射電極層１７を形成してもよい。
【００２０】
なお、ＳｉＯ2層１６は、Ａｌ2Ｏ3やＳｉＮxなどの他の透明な誘電体層で置き換えても良い。その場合は、反射率を考慮して、適宜層厚を決定する。また、反射電極層１７も、他の高反射性金属材料で形成してもよい。
【００２１】
次に、反射電極層１７上にバリア層１８を形成した。より詳細には、スパッタ法により、ＴａＮ，ＴｉＷ，ＴａＮを順次積層した。層厚は、例えばそれぞれ100ｎｍである。バリア層１８は、Ｔａ，Ｔｉ，Ｗ等の高融点金属もしくはそれらの窒化物（TaN等）からなる単層又は多層膜で構成することができる。成膜法としては、スパッタ法の他、ＥＢ蒸着法などを用いることができる。
【００２２】
バリア層１８は、ＡｕＺｎ中のＺｎが外方拡散するのを防ぐと同時に、後工程において共晶材料が反射電極層１７に拡散することを防止する。すなわち、共晶材料の拡散によって順方向電圧（Vf）の上昇等の電気特性の劣化や、反射率の低下による輝度の低下を招来する。
【００２３】
次に、窒素雰囲気下で約５００℃の温度で熱処理（合金工程）を行った。これにより、ＳｉＯ2層１６の開口部において電流拡散層１５と反射電極層１７間の良好なオーミック接合が形成された。
【００２４】
合金工程の後、接着層１９をＥＢ蒸着法により形成した。ここでは、接着層１９としてNi，Au（膜厚はそれぞれ３００ｎｍ、３０ｎｍ）を用いた。なお、抵抗加熱法、スパッタ法により蒸着してもよい。接着層１９は、半導体積層体２０Ａと導電性支持基板２０Ｂとを熱圧着する工程（後述する）において、導電性支持基板２０Ｂの共晶接合層２５との濡れ性を良くし、良好な接合層２９を形成するためのものである。なお、ここで、ＧａＡｓ成長基板１１、半導体積層構造１５Ａ（すなわち、ｎ型クラッド層１２、活性層１３、ｐ型クラッド層１４及び電流拡散層１５）、ＳｉＯ2層１６、反射電極層１７、バリア層１８及び接着層１９の積層構造を半導体積層体２０Ａと称する。
【００２５】
次に、図２（ｃ）に示すように、導電性支持基板２０Ｂを形成した。より詳細には、導電性基板２１の一方の主面にオーミック金属層２２Ａを蒸着し、もう一方の面にオーミック金属層２２Ｂ、密着層２３、接着層２４、共晶接合層２５を順次蒸着した。導電性基板２１としてｐ型不純物を高濃度にドープしたＳｉ基板を用い、オーミック金属層２２Ａ、２２ＢにはＰｔ（膜厚200ｎｍ）を用いた。オーミック金属層２２Ａ、２２Ｂの膜厚は、例えば25〜300ｎｍとすることができる。この組合せにおいては、オーミック金属層２２Ａ、２２Ｂを蒸着するのみでオーミック特性が得られるが、後述する熱圧着の工程で加熱されることにより導電性基板２１への密着性が向上する。
【００２６】
なお、導電性基板２１はＳｉ基板に限らず、導電性で熱伝導率が高い材料、例えばＡｌ，Ｃｕなどを用いることができる。また、オーミック金属層２２Ａ、２２ＢはＰｔの他に、Ａｕ，Ｎｉ，Ｔｉ等の導電性基板２１とのオーミック接合が形成可能な金属を用いることができる。その場合、導電性基板２１とのオーミック接合を得るため、窒素雰囲気下における合金化工程を行ってもよい。
【００２７】
密着層２３、接着層２４は、例えば、Ｔｉ、Ｎｉとし、膜厚はそれぞれ150ｎｍ、100ｎｍとした。尚、Ｔｉ及びＮｉの膜厚はそれぞれ100−200ｎｍ、50−150ｎｍとしてもよい。また、接着層２４は、Ｎｉに代えてＮｉＶ、Ｐｔ等を使用することができる。
【００２８】
これらの層を具備することにより、導電性基板２１の密着信頼性を高めるとともに、後述する半導体積層体２０Ａと熱圧着する工程において濡れ性を向上させ、ＡｕＳｎ層のボールアップを防止することができる。
【００２９】
また、共晶接合層２５にはＡｕＳｎを用い、膜厚は600ｎｍとしたが、300−3000ｎｍの範囲内であってもよい。ＡｕＳｎの組成は、Ａｕ：Ｓｎ＝80wt%：20wt%（＝約70at%：30at%）であることが好ましい。また、共晶接合層２５は、ＡｕＳｎを主成分として添加物が加えられていてもよく、あるいはＳｎを含まないＡｕのみでもよい。なお、蒸着法は、抵抗加熱法、ＥＢ蒸着法、スパッタ法などを用いることができる。
【００３０】
次に、図２（ｄ）に示すように、半導体積層体２０Ａと導電性支持基板２０Ｂとを、例えば熱圧着により接合する。熱圧着とは、共晶材料が溶融する温度と圧力を加えることにより、共晶接合層２５（ＡｕＳｎ層）と接着層１９（ＮｉＡｕ層）が新たな接合層２９（ＡｕＳｎＮｉ）を形成し、半導体積層体２０Ａと導電性支持基板２０Ｂとを接合する方法である。図２（ｄ）に示すように、接合は、半導体積層体２０Ａの接着層１９と導電性支持基板２０Ｂの共晶接合層２５を対向して密着させ、３３０℃、窒素雰囲気下で１ＭＰａ（Ｐａ：パスカル）の圧力で１０分間保持することにより行った。
【００３１】
なお、上記した接合材料、接合時の雰囲気、接合温度、及び接合時間は例示に過ぎず、これらに限定されない。すなわち、使用する共晶材料が溶融し、その特性に変化（例えば、酸化等による接合強度の低下）を及ぼすことが無く、半導体積層体２０Ａと導電性支持基板２０Ｂとを接合するのに十分であればよい。
【００３２】
次に、図２（ｅ）に示すように、半導体積層体２０Ａと導電性支持基板２０Ｂとを接合した後に成長基板１１を除去した。ここでは、アンモニア・過酸化水素混合エッチャントを用いたウェットエッチングにより除去した。なお、成長基板１１の除去はウェットエッチングに限らず、ドライエッチング、機械研磨法、化学機械研磨（ＣＭＰ）、又はこれらの組合せにより行うことができる。
【００３３】
次に、図２（ｆ）に示すように、成長基板１１を除去した後、ｎ型AlGaInPクラッド層１２の表面（すなわち、光取り出し面）に光取り出し効率向上のための凹凸構造３１を形成した。すなわち、本実施例の場合、ｎ型AlGaInPクラッド層１２を光取り出し層としてその表面に凹凸構造３１を形成した。
【００３４】
エッチャントとして臭化水素酸（ＨＢｒ：４８％）を含む水溶液を用いて粗面化を行った。臭化水素酸と水の配合比率（体積比）を、臭化水素酸：水＝１：４とし、２０℃で２５分間のエッチングを行った。
【００３５】
ＭＯＣＶＤ法で表面モフォロジー等を悪化させることなく成長可能なｎ型AlGaInPクラッド層１２の最大層厚（例えば、３μｍ）以上エッチングされない範囲で適宜エッチング時間を調整した。具体的には、エッチング量が少ないと凹凸構造３１の形状が不完全となり、エッチング量が多すぎるとｎ型AlGaInPクラッド層１２の層厚が薄くなり、電流拡散が悪くなる。例えば、エッチング量は０．５〜１．０μｍが好適に用いられる。なお、ＳｉＯ2を用いて、後述する電極が形成される領域に保護マスクを形成してエッチングを行った。
【００３６】
続いて、ｎ型AlGaInPクラッド層１２上に、オーミック接合を形成する表面電極（ｎ電極）３２を形成した。ここでは、ｎ型半導体とオーミック接合を形成する材料としてＡｕＧｅＮｉを用いた。なお、これに限らず、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を用いることもできる。より詳細には、表面電極３２の金属材料は、抵抗加熱法により蒸着した。なお、ＥＢ蒸着法、スパッタ法等により蒸着してもよい。次に、リフトオフ法を用いて、ｎ型AlGaInPクラッド層１２上の凹凸構造３１を形成していない領域に表面電極３２を形成した。さらに、窒素雰囲気下で約４００℃の熱処理による合金化を行い、ｎ型AlGaInPクラッド層１２と表面電極（ｎ電極）３２との間の良好なオーミック接合を形成した。上記工程を経て、半導体発光素子（ＬＥＤ）用ウエハを作製し、ダイシングにより個々の素子に分離してＬＥＤを作製した。
【００３７】
［粗面化による凹凸構造］
上記した本実施例の異方性エッチングにより形成された、ｎ型AlGaInPクラッド層１２の表面（すなわち、光取り出し面）上の凹凸構造３１の走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）像を図３−５に示す。図３は凹凸構造３１の平面像（上面図）であり、図４は４５°斜視像（俯瞰図）であり、図５は断面像である。さらに、図６はｎ型AlGaInPクラッド層１２の表面（光取り出し面）に形成された凹凸構造３１を模式的に示す断面図である。なお、図６は、半導体積層構造体の（０−１１）面に沿った断面を模式的に示している。
【００３８】
これらの図を参照して異方性エッチング及び凹凸構造３１について以下に説明する。化合物半導体結晶の表面に、ウェットエッチングにより凹凸構造３１が形成されるためには、用いるエッチング液が特定方位の結晶面と他の方位の結晶面とに対してエッチング速度が異なること、すなわちエッチング速度が面方位に依存した異方性エッチングが行われなければならない。異方性エッチングが進行した結晶表面は、結晶構造特有の幾何学に由来した凹凸構造を生じる。閃亜鉛鉱型（Zincblende）結晶構造を有するIII−V族化合物半導体の場合、異方性エッチングにより、一般的に｛１１１｝面が露出しやすい傾向にある。このようなエッチング液を用いて形成される凹凸構造は、エッチング液組成やエッチング条件（エッチング温度や時間）により異なる形状に形成される。
【００３９】
図３−５に示すように、前述のエッチング液を用いて光取り出し面に形成された凹凸構造３１の各凸部３３は、複数の平面から形成された多面体形状を有している。より詳細には、図６に模式的に示すように、凹凸構造３１の各凸部３３は、エッチングによって露出した２つの結晶面（ファセット）３３Ａ及び３３Ｂを含む複数の面からなっている。そして、当該２つのファセット３３Ａ及び３３Ｂは、光取り出し面である（−１００）オフ面（すなわち、（−１００）面からオフ角だけ傾斜した面。図中、（−１００）offと表記）とそれぞれφ１及びφ２の角度をなしている。なお、前述のエッチング液を用いて光取り出し面に形成された凹凸構造３１を構成する結晶格子面は主に｛１１１｝面であるが、｛２２１｝面等の高次面もしくは｛１１１｝と高次面との複合面であってもよい。
【００４０】
（−１００）オフ面とある角度φ１，φ２（すなわち、０°＜φ１，φ２＜９０°、φ１＜φ２）をなすように２つのファセット（斜面）３３Ａ及び３３Ｂが形成される場合、素子の主表面（光取り出し面）における全反射が低減されて、光取り出し効率が増加する。なお、図中において（−１００）ジャスト面（図中、（−１００）justと表記）を一点鎖線で示している。そして、（−１００）ジャスト面と（−１００）オフ面とのなす角度が基板のオフ角である。
【００４１】
図７は、本実施例により作製したＬＥＤの光取り出し効率を示すグラフである。より詳細には、前述のエッチャントの配合比率（すなわち、濃度）に対する光取り出し効率及び凸部３３のファセット３３Ａの（−１００）オフ面となす角度の関係を示している。なお、光取り出し効率は、光取り出し面が未加工（すなわち、凹凸構造を形成しない場合）の場合を１．０として示している。
【００４２】
より詳細には、臭化水素酸（４８％）と水との配合比率が１：２、１：３、１：４、１：５の場合、光取り出し面（素子の主表面）とのなす角φ１は、それぞれ１２．４°、１９．２°、１９．６°、２０．３°（deg）であった。臭化水素酸の濃度を低くするとφ１は増加し、配合比率が１：３ないし１：５の範囲では、一定となる。
【００４３】
図７に示すように、光取り出し効率についても、光取り出し面（素子の主表面）とのなす角φ１と同様な傾向を示している。臭化水素酸（４８％）と水との配合比率が１：２の場合、光取り出し効率は１．３５（すなわち、凹凸構造を形成しない場合より、３５％増加）であるが、配合比率を１：３ないし１：５（臭化水素酸（１００％に換算）では、配合比率が１：６〜１：１０）として濃度を低くすると光取り出し効率は増加し、この範囲で光取り出し効率は約１．５０とほぼ一定の値を示している。
【００４４】
従って、臭化水素酸（１００％）と水の比率は１：６〜１：１０が好ましい。また、エッチングによって露出したファセット３３Ａ又は３３Ｂが光取り出し面とのなす角φ１は１５°以上が好ましい。また、φ１の具体的な測定値は上記した通りであるが、測定誤差を考慮すると、φ１は１５°ないし２１°の範囲内であることがさらに好ましい。また、より一層好ましくは、φ１は１９°ないし２１°の範囲内である。
【００４５】
以上、詳細に説明したように、本発明によれば、Ａｌを含むＡｌＧａＩｎＰ系化合物半導体のエッチングにおいて、異方性エッチングにより、安定的に光取り出し効率の高い光取り出し構造を形成することが可能である。また、ＡｌＧａＩｎＰ系化合物半導体からなる半導体素子の表面に、異方性エッチングにより、特にマスクを形成する工程を必要とせず凹凸構造（光取り出し構造）を形成することが可能である。従って、高輝度の発光素子（ＬＥＤ）を提供することができる。製造工程も簡略であり、製造歩留まりも高く、低コスト化にも寄与する。
【符号の説明】
【００４６】
１１ 成長基板
１２ ｎ型クラッド層
１３ 活性層
１４ ｐ型クラッド層
１５ 電流拡散層
１５Ａ 半導体積層構造
２０Ａ 半導体積層体
２０Ｂ 支持基板
３１ 凹凸構造
３３ 凹凸構造の凸部
３３Ａ，３３Ｂ ファセット
【技術分野】
【０００１】
本発明は、半導体発光装置の製造方法に関し、特に、光取り出し効率の高いＡｌＧａＩｎＰ系化合物半導体の発光ダイオード（ＬＥＤ）の製造方法に関する。
【背景技術】
【０００２】
（ＡｌｚＧａ１−ｚ）ｘＩｎ１−ｘＰ（０≦ｘ≦１，０≦ｚ≦１）系の化合物半導体（以下、単にAlGaInP系半導体とも称する。）は赤色から緑色の発光が可能であり、発光ダイオード（ＬＥＤ：Light Emitting Diode）や半導体レーザ（ＬＤ：Laser Diode）などの半導体発光素子等に幅広く利用されている。これらの化合物半導体層は、一般に、格子整合するＧａＡｓ基板上にＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法を用いてエピタキシャル成長される。
【０００３】
発光ダイオードの高輝度化を図るためには、素子からの光取り出し効率を向上させることが重要である。例えば、ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層して構造においては、活性層で発光した光のうち基板方向に放射された光はＧａＡｓ基板によって吸収され、光取り出し効率の低下を招く。
【０００４】
従来、例えば、仮基板上に成長した半導体発光層構造に反射金属層を設けた後、金属基板などの永久基板を貼り合わせ、光吸収基板である上記仮基板を除去する方法がある（例えば、特許文献１）。
【０００５】
また、発光素子の光取り出し面における全反射による光取り出し効率の低下を回避するために、光取り出し面に凹凸構造を形成して粗面化する方法がある。光取り出し面に凹凸構造を形成する方法としては、例えば塩酸、硫酸、過酸化水素、もしくはこれらの混合液を用いて粗面化する方法が知られている（例えば、特許文献２）。しかし、ウェットエッチングを用いる場合では、基板の結晶性の影響を受けるため、光取り出し面の面方位及びエッチャントの組成等にも左右され、良好な粗面化を行えるとは限らない。上記文献に記載されているＧａＰ層はＬＥＤの光取り出し層に広く用いられ、粗面化のための異方性エッチングも比較的容易である。しかしながら、Ａｌを含むＡｌＧａＩｎＰ系化合物半導体のエッチングにおいては、エッチング液等の条件による影響が大きく、その調整は難しい。従って、安定的に良好な粗面化を行うのが困難であるという問題があった。
【０００６】
また、ドライエッチングにより凹凸構造を形成する方法もある。例えば、ＳｉＯ2等の絶縁膜を成膜した後にフォトリソグラフィ等により所望のパターンを形成し、絶縁膜をエッチングし、それをマスクにして半導体層をエッチングする一連の工程を必要とする。従って、工程が複雑である等の問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−９８３３６号公報
【特許文献２】特開２０００−２９９４９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した点に鑑みてなされたものであり、その目的は、光取り出し効率が高く、高出力、高効率で信頼性に優れた半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の製造方法は、臭化水素酸を含む水溶液をエッチャントとして用い、III−V族化合物半導体層からなる半導体積層構造体の光取り出し面に凹凸構造を形成することを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】本実施例による発光ダイオード（ＬＥＤ）を示す断面図である。
【図２】本実施例による発光ダイオード１０を製造する方法を示す断面図である。
【図３】光取り出し面の凹凸構造のＳＥＭによる平面像（上面図）を示す図である。
【図４】光取り出し面の凹凸構造のＳＥＭによる斜視像（俯瞰図）を示す図である。
【図５】光取り出し面の凹凸構造のＳＥＭによる断面像を示す図である。
【図６】ｎ型クラッド層の表面（光取り出し面）に形成された凹凸構造を模式的に示す断面図である。
【図７】本実施例により作製したＬＥＤの光取り出し効率を示すグラフである。
【発明を実施するための形態】
【００１１】
以下においては、ＭＯＣＶＤ法を用いて、ＧａＡｓ基板上に第１導電型のクラッド層、ＡｌＧａＩｎＰ系半導体の活性層、第２導電型のクラッド層を含む半導体積層構造体を形成した半導体発光素子及びその製造方法について図面を参照して詳細に説明する。 また、半導体層の層構造、導電型（ｐ型、ｎ型）、キャリア濃度、組成、層厚等は例示であり、特に示さない限り、適宜改変して適用することができる。なお、以下に説明する図において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
【実施例】
【００１２】
図１は、本実施例による発光素子層を有する発光ダイオード（ＬＥＤ）１０を示す断面図である。図２は、本実施例による発光ダイオード１０を製造する方法を示す断面図である。
【００１３】
図２（ａ）に示すように、シリコン（Ｓｉ）がドープされたｎ型ＧａＡｓ基板１１上に、ｎ型（第１導電型）の(AlzGa1-z)0.5In0.5Pクラッド層１２（０≦ｚ≦１、層厚３．０μｍ）を成長した。ｎ型クラッド層１２上に、活性層（発光層）１３（層厚０．５μｍ）、ｐ型（第２導電型）の(AlzGa1-z)0.5In0.5Pクラッド層１４（０≦ｚ≦１、層厚１．０μｍ）を順次成長した。ここで、ｎ型クラッド層１２、活性層１３及びｐ型クラッド層１４はＧａＡｓ成長基板１１に格子整合するように成長した。
【００１４】
活性層１３には、多重量子井戸（ＭＱＷ：Multiple Quantum Well）を用いたが、単一量子井戸（ＳＱＷ：Single Quantum Well）又は単層で構成してもよい。さらには、活性層１３（量子井戸構造の場合は、ウエル層）のAl組成は０≦ｚ≦０．４、ｎ型クラッド層１２及びｐ型クラッド層１４のAl組成は０．４≦ｚ≦１．０が好適に用いられる。ここでは、ｎ型クラッド層１２にはｚ＝０．６、活性層１３のウエル層にはｚ＝０．１５、ｐ型クラッド層１４にはｚ＝０．７の(AlzGa1-z)0.5In0.5Pを用いた。そして、ｐ型クラッド層１４上にはｐ型GaP電流拡散層１５を成長した。
【００１５】
ＧａＡｓ基板１１には、表面モフォロジーや安定性の観点から、一般的に（１００）面もしくは（１００）から０〜１５°傾いた面が主面（成長面）として使用される。ここでは、ＧａＡｓ基板１１は、（１００）面が （０１１）Ａ方向に１５°傾いた基板、いわゆる１５°オフ基板を用いた。ＧａＡｓ基板１１上に成長された各半導体層の表面もＧａＡｓ基板と同じオフ角を有する。なお、本発明は、上記オフ角に限定されず、０〜２５°のオフ角のＧａＡｓ成長基板を用いることができる。
【００１６】
次に、図２（ｂ）に示すように、ｐ型GaP電流拡散層１５上に、ＳｉＯ2層１６を形成した。熱ＣＶＤ法によりＳｉＯ2を成膜後、フォトリソグラフィ及びバッファードフッ酸（BHF）を用いたエッチングにより所望の形状にパターニングした。なお、ＳｉＯ2層１６は熱ＣＶＤ法により形成したが、その他、プラズマＣＶＤ、スパッタ等により成膜することができる。また、ウェットエッチングの他、ドライエッチングを用いてＳｉＯ2膜のパターニングを行ってもよい。
【００１７】
ＳｉＯ2層１６は、後述する反射電極層１７とともに、活性層１３から出射される光のうち光取り出し側とは反対側に向かう光を反射し、光取り出し効率を向上させるための反射層を構成する。なお、反射層を金属膜のみで構成した場合には、オーミック接触を得るための合金化工程において、半導体と電極金属界面での合金層の形成によってモフォロジーの悪化を招来し、又は電極材料の拡散によって反射率の低下を招来する。ＳｉＯ2層１６の層厚は、高反射率が得られるようにシミュレーションにより求め、ここでは、９０ｎｍ（ナノメートル）とした。
【００１８】
ＳｉＯ2膜のパターニングによりＳｉＯ2層１６を形成後、反射電極層１７を形成した。上述したように、製造後の半導体発光素子において、反射電極層１７は電極としてのみならず、ＳｉＯ2層１６とともに反射層として機能する。
【００１９】
反射電極層１７は、電流拡散層１５とのオーミック接合を形成可能な金属を用い、スパッタ法により、ＡｕＺｎを厚さ３００ｎｍに成膜した。なお、スパッタ法に限らず、抵抗加熱蒸着法、ＥＢ（電子ビーム）蒸着法、などを用いて反射電極層１７を形成してもよい。
【００２０】
なお、ＳｉＯ2層１６は、Ａｌ2Ｏ3やＳｉＮxなどの他の透明な誘電体層で置き換えても良い。その場合は、反射率を考慮して、適宜層厚を決定する。また、反射電極層１７も、他の高反射性金属材料で形成してもよい。
【００２１】
次に、反射電極層１７上にバリア層１８を形成した。より詳細には、スパッタ法により、ＴａＮ，ＴｉＷ，ＴａＮを順次積層した。層厚は、例えばそれぞれ100ｎｍである。バリア層１８は、Ｔａ，Ｔｉ，Ｗ等の高融点金属もしくはそれらの窒化物（TaN等）からなる単層又は多層膜で構成することができる。成膜法としては、スパッタ法の他、ＥＢ蒸着法などを用いることができる。
【００２２】
バリア層１８は、ＡｕＺｎ中のＺｎが外方拡散するのを防ぐと同時に、後工程において共晶材料が反射電極層１７に拡散することを防止する。すなわち、共晶材料の拡散によって順方向電圧（Vf）の上昇等の電気特性の劣化や、反射率の低下による輝度の低下を招来する。
【００２３】
次に、窒素雰囲気下で約５００℃の温度で熱処理（合金工程）を行った。これにより、ＳｉＯ2層１６の開口部において電流拡散層１５と反射電極層１７間の良好なオーミック接合が形成された。
【００２４】
合金工程の後、接着層１９をＥＢ蒸着法により形成した。ここでは、接着層１９としてNi，Au（膜厚はそれぞれ３００ｎｍ、３０ｎｍ）を用いた。なお、抵抗加熱法、スパッタ法により蒸着してもよい。接着層１９は、半導体積層体２０Ａと導電性支持基板２０Ｂとを熱圧着する工程（後述する）において、導電性支持基板２０Ｂの共晶接合層２５との濡れ性を良くし、良好な接合層２９を形成するためのものである。なお、ここで、ＧａＡｓ成長基板１１、半導体積層構造１５Ａ（すなわち、ｎ型クラッド層１２、活性層１３、ｐ型クラッド層１４及び電流拡散層１５）、ＳｉＯ2層１６、反射電極層１７、バリア層１８及び接着層１９の積層構造を半導体積層体２０Ａと称する。
【００２５】
次に、図２（ｃ）に示すように、導電性支持基板２０Ｂを形成した。より詳細には、導電性基板２１の一方の主面にオーミック金属層２２Ａを蒸着し、もう一方の面にオーミック金属層２２Ｂ、密着層２３、接着層２４、共晶接合層２５を順次蒸着した。導電性基板２１としてｐ型不純物を高濃度にドープしたＳｉ基板を用い、オーミック金属層２２Ａ、２２ＢにはＰｔ（膜厚200ｎｍ）を用いた。オーミック金属層２２Ａ、２２Ｂの膜厚は、例えば25〜300ｎｍとすることができる。この組合せにおいては、オーミック金属層２２Ａ、２２Ｂを蒸着するのみでオーミック特性が得られるが、後述する熱圧着の工程で加熱されることにより導電性基板２１への密着性が向上する。
【００２６】
なお、導電性基板２１はＳｉ基板に限らず、導電性で熱伝導率が高い材料、例えばＡｌ，Ｃｕなどを用いることができる。また、オーミック金属層２２Ａ、２２ＢはＰｔの他に、Ａｕ，Ｎｉ，Ｔｉ等の導電性基板２１とのオーミック接合が形成可能な金属を用いることができる。その場合、導電性基板２１とのオーミック接合を得るため、窒素雰囲気下における合金化工程を行ってもよい。
【００２７】
密着層２３、接着層２４は、例えば、Ｔｉ、Ｎｉとし、膜厚はそれぞれ150ｎｍ、100ｎｍとした。尚、Ｔｉ及びＮｉの膜厚はそれぞれ100−200ｎｍ、50−150ｎｍとしてもよい。また、接着層２４は、Ｎｉに代えてＮｉＶ、Ｐｔ等を使用することができる。
【００２８】
これらの層を具備することにより、導電性基板２１の密着信頼性を高めるとともに、後述する半導体積層体２０Ａと熱圧着する工程において濡れ性を向上させ、ＡｕＳｎ層のボールアップを防止することができる。
【００２９】
また、共晶接合層２５にはＡｕＳｎを用い、膜厚は600ｎｍとしたが、300−3000ｎｍの範囲内であってもよい。ＡｕＳｎの組成は、Ａｕ：Ｓｎ＝80wt%：20wt%（＝約70at%：30at%）であることが好ましい。また、共晶接合層２５は、ＡｕＳｎを主成分として添加物が加えられていてもよく、あるいはＳｎを含まないＡｕのみでもよい。なお、蒸着法は、抵抗加熱法、ＥＢ蒸着法、スパッタ法などを用いることができる。
【００３０】
次に、図２（ｄ）に示すように、半導体積層体２０Ａと導電性支持基板２０Ｂとを、例えば熱圧着により接合する。熱圧着とは、共晶材料が溶融する温度と圧力を加えることにより、共晶接合層２５（ＡｕＳｎ層）と接着層１９（ＮｉＡｕ層）が新たな接合層２９（ＡｕＳｎＮｉ）を形成し、半導体積層体２０Ａと導電性支持基板２０Ｂとを接合する方法である。図２（ｄ）に示すように、接合は、半導体積層体２０Ａの接着層１９と導電性支持基板２０Ｂの共晶接合層２５を対向して密着させ、３３０℃、窒素雰囲気下で１ＭＰａ（Ｐａ：パスカル）の圧力で１０分間保持することにより行った。
【００３１】
なお、上記した接合材料、接合時の雰囲気、接合温度、及び接合時間は例示に過ぎず、これらに限定されない。すなわち、使用する共晶材料が溶融し、その特性に変化（例えば、酸化等による接合強度の低下）を及ぼすことが無く、半導体積層体２０Ａと導電性支持基板２０Ｂとを接合するのに十分であればよい。
【００３２】
次に、図２（ｅ）に示すように、半導体積層体２０Ａと導電性支持基板２０Ｂとを接合した後に成長基板１１を除去した。ここでは、アンモニア・過酸化水素混合エッチャントを用いたウェットエッチングにより除去した。なお、成長基板１１の除去はウェットエッチングに限らず、ドライエッチング、機械研磨法、化学機械研磨（ＣＭＰ）、又はこれらの組合せにより行うことができる。
【００３３】
次に、図２（ｆ）に示すように、成長基板１１を除去した後、ｎ型AlGaInPクラッド層１２の表面（すなわち、光取り出し面）に光取り出し効率向上のための凹凸構造３１を形成した。すなわち、本実施例の場合、ｎ型AlGaInPクラッド層１２を光取り出し層としてその表面に凹凸構造３１を形成した。
【００３４】
エッチャントとして臭化水素酸（ＨＢｒ：４８％）を含む水溶液を用いて粗面化を行った。臭化水素酸と水の配合比率（体積比）を、臭化水素酸：水＝１：４とし、２０℃で２５分間のエッチングを行った。
【００３５】
ＭＯＣＶＤ法で表面モフォロジー等を悪化させることなく成長可能なｎ型AlGaInPクラッド層１２の最大層厚（例えば、３μｍ）以上エッチングされない範囲で適宜エッチング時間を調整した。具体的には、エッチング量が少ないと凹凸構造３１の形状が不完全となり、エッチング量が多すぎるとｎ型AlGaInPクラッド層１２の層厚が薄くなり、電流拡散が悪くなる。例えば、エッチング量は０．５〜１．０μｍが好適に用いられる。なお、ＳｉＯ2を用いて、後述する電極が形成される領域に保護マスクを形成してエッチングを行った。
【００３６】
続いて、ｎ型AlGaInPクラッド層１２上に、オーミック接合を形成する表面電極（ｎ電極）３２を形成した。ここでは、ｎ型半導体とオーミック接合を形成する材料としてＡｕＧｅＮｉを用いた。なお、これに限らず、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を用いることもできる。より詳細には、表面電極３２の金属材料は、抵抗加熱法により蒸着した。なお、ＥＢ蒸着法、スパッタ法等により蒸着してもよい。次に、リフトオフ法を用いて、ｎ型AlGaInPクラッド層１２上の凹凸構造３１を形成していない領域に表面電極３２を形成した。さらに、窒素雰囲気下で約４００℃の熱処理による合金化を行い、ｎ型AlGaInPクラッド層１２と表面電極（ｎ電極）３２との間の良好なオーミック接合を形成した。上記工程を経て、半導体発光素子（ＬＥＤ）用ウエハを作製し、ダイシングにより個々の素子に分離してＬＥＤを作製した。
【００３７】
［粗面化による凹凸構造］
上記した本実施例の異方性エッチングにより形成された、ｎ型AlGaInPクラッド層１２の表面（すなわち、光取り出し面）上の凹凸構造３１の走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）像を図３−５に示す。図３は凹凸構造３１の平面像（上面図）であり、図４は４５°斜視像（俯瞰図）であり、図５は断面像である。さらに、図６はｎ型AlGaInPクラッド層１２の表面（光取り出し面）に形成された凹凸構造３１を模式的に示す断面図である。なお、図６は、半導体積層構造体の（０−１１）面に沿った断面を模式的に示している。
【００３８】
これらの図を参照して異方性エッチング及び凹凸構造３１について以下に説明する。化合物半導体結晶の表面に、ウェットエッチングにより凹凸構造３１が形成されるためには、用いるエッチング液が特定方位の結晶面と他の方位の結晶面とに対してエッチング速度が異なること、すなわちエッチング速度が面方位に依存した異方性エッチングが行われなければならない。異方性エッチングが進行した結晶表面は、結晶構造特有の幾何学に由来した凹凸構造を生じる。閃亜鉛鉱型（Zincblende）結晶構造を有するIII−V族化合物半導体の場合、異方性エッチングにより、一般的に｛１１１｝面が露出しやすい傾向にある。このようなエッチング液を用いて形成される凹凸構造は、エッチング液組成やエッチング条件（エッチング温度や時間）により異なる形状に形成される。
【００３９】
図３−５に示すように、前述のエッチング液を用いて光取り出し面に形成された凹凸構造３１の各凸部３３は、複数の平面から形成された多面体形状を有している。より詳細には、図６に模式的に示すように、凹凸構造３１の各凸部３３は、エッチングによって露出した２つの結晶面（ファセット）３３Ａ及び３３Ｂを含む複数の面からなっている。そして、当該２つのファセット３３Ａ及び３３Ｂは、光取り出し面である（−１００）オフ面（すなわち、（−１００）面からオフ角だけ傾斜した面。図中、（−１００）offと表記）とそれぞれφ１及びφ２の角度をなしている。なお、前述のエッチング液を用いて光取り出し面に形成された凹凸構造３１を構成する結晶格子面は主に｛１１１｝面であるが、｛２２１｝面等の高次面もしくは｛１１１｝と高次面との複合面であってもよい。
【００４０】
（−１００）オフ面とある角度φ１，φ２（すなわち、０°＜φ１，φ２＜９０°、φ１＜φ２）をなすように２つのファセット（斜面）３３Ａ及び３３Ｂが形成される場合、素子の主表面（光取り出し面）における全反射が低減されて、光取り出し効率が増加する。なお、図中において（−１００）ジャスト面（図中、（−１００）justと表記）を一点鎖線で示している。そして、（−１００）ジャスト面と（−１００）オフ面とのなす角度が基板のオフ角である。
【００４１】
図７は、本実施例により作製したＬＥＤの光取り出し効率を示すグラフである。より詳細には、前述のエッチャントの配合比率（すなわち、濃度）に対する光取り出し効率及び凸部３３のファセット３３Ａの（−１００）オフ面となす角度の関係を示している。なお、光取り出し効率は、光取り出し面が未加工（すなわち、凹凸構造を形成しない場合）の場合を１．０として示している。
【００４２】
より詳細には、臭化水素酸（４８％）と水との配合比率が１：２、１：３、１：４、１：５の場合、光取り出し面（素子の主表面）とのなす角φ１は、それぞれ１２．４°、１９．２°、１９．６°、２０．３°（deg）であった。臭化水素酸の濃度を低くするとφ１は増加し、配合比率が１：３ないし１：５の範囲では、一定となる。
【００４３】
図７に示すように、光取り出し効率についても、光取り出し面（素子の主表面）とのなす角φ１と同様な傾向を示している。臭化水素酸（４８％）と水との配合比率が１：２の場合、光取り出し効率は１．３５（すなわち、凹凸構造を形成しない場合より、３５％増加）であるが、配合比率を１：３ないし１：５（臭化水素酸（１００％に換算）では、配合比率が１：６〜１：１０）として濃度を低くすると光取り出し効率は増加し、この範囲で光取り出し効率は約１．５０とほぼ一定の値を示している。
【００４４】
従って、臭化水素酸（１００％）と水の比率は１：６〜１：１０が好ましい。また、エッチングによって露出したファセット３３Ａ又は３３Ｂが光取り出し面とのなす角φ１は１５°以上が好ましい。また、φ１の具体的な測定値は上記した通りであるが、測定誤差を考慮すると、φ１は１５°ないし２１°の範囲内であることがさらに好ましい。また、より一層好ましくは、φ１は１９°ないし２１°の範囲内である。
【００４５】
以上、詳細に説明したように、本発明によれば、Ａｌを含むＡｌＧａＩｎＰ系化合物半導体のエッチングにおいて、異方性エッチングにより、安定的に光取り出し効率の高い光取り出し構造を形成することが可能である。また、ＡｌＧａＩｎＰ系化合物半導体からなる半導体素子の表面に、異方性エッチングにより、特にマスクを形成する工程を必要とせず凹凸構造（光取り出し構造）を形成することが可能である。従って、高輝度の発光素子（ＬＥＤ）を提供することができる。製造工程も簡略であり、製造歩留まりも高く、低コスト化にも寄与する。
【符号の説明】
【００４６】
１１ 成長基板
１２ ｎ型クラッド層
１３ 活性層
１４ ｐ型クラッド層
１５ 電流拡散層
１５Ａ 半導体積層構造
２０Ａ 半導体積層体
２０Ｂ 支持基板
３１ 凹凸構造
３３ 凹凸構造の凸部
３３Ａ，３３Ｂ ファセット
【特許請求の範囲】
【請求項１】
III−V族化合物半導体層の半導体積層構造体からなる発光素子の製造方法であって、
臭化水素酸を含む水溶液をエッチャントとして用い、前記半導体積層構造体の光取り出し面に凹凸構造を形成することを特徴とする製造方法。
【請求項２】
前記エッチャントにおける、臭化水素酸と水の比率が１：６〜１：１０の範囲内であることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記エッチャントによるエッチングによって露出したファセットが前記光取り出し面となす角が１５°以上であることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記III−V族化合物半導体はアルミニウム（Ａｌ）を組成として含むことを特徴とする請求項１ないし３のいずれか１に記載の製造方法。
【請求項５】
前記III−V族化合物半導体はＡｌＧａＩｎＰ系化合物半導体であることを特徴とする請求項１ないし４のいずれか１に記載の製造方法。
【請求項１】
III−V族化合物半導体層の半導体積層構造体からなる発光素子の製造方法であって、
臭化水素酸を含む水溶液をエッチャントとして用い、前記半導体積層構造体の光取り出し面に凹凸構造を形成することを特徴とする製造方法。
【請求項２】
前記エッチャントにおける、臭化水素酸と水の比率が１：６〜１：１０の範囲内であることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記エッチャントによるエッチングによって露出したファセットが前記光取り出し面となす角が１５°以上であることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記III−V族化合物半導体はアルミニウム（Ａｌ）を組成として含むことを特徴とする請求項１ないし３のいずれか１に記載の製造方法。
【請求項５】
前記III−V族化合物半導体はＡｌＧａＩｎＰ系化合物半導体であることを特徴とする請求項１ないし４のいずれか１に記載の製造方法。
【図１】
【図２】
【図６】
【図７】
【図３】
【図４】
【図５】
【図２】
【図６】
【図７】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１７５０５２（Ｐ２０１２−１７５０５２Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３８４５１（Ｐ２０１１−３８４５１）
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]