説明

Fターム[5F102GT07]の内容

Fターム[5F102GT07]の下位に属するFターム

Fターム[5F102GT07]に分類される特許

1 - 20 / 44


【課題】しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第1チャネル供給層と、チャネル層のデプリーション領域及び第1チャネル供給層の一部の領域上に形成されたデプリーション層と、第1チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第1チャネル供給層より分極率が小さい第2チャネル供給層を、チャネル層のデプリーション領域及び第1チャネル供給層の一部の領域上に備え、デプリーション層が第2チャネル供給層上に備えられる、高電子移動度トランジスタである。 (もっと読む)


【課題】第1の極性を有する第1の化合物半導体層と共にこれと逆極性(第2の極性)の第2の化合物半導体層を用い、化合物半導体層の再成長をすることなく、第2の極性に対応した導電型の含有量が実効的に、容易且つ確実に所期に制御された、複雑な動作を可能とする信頼性の高い高耐圧の化合物半導体装置を得る。
【解決手段】第1の極性を有する電子走行層2bと、電子走行層2bの上方に形成された第2の極性を有するp型キャップ層2eと、p型キャップ層2e上に形成された第1の極性を有するn型キャップ層2fとを有しており、n型キャップ層2fは、厚みの異なる部位2fa,2fbを有する。 (もっと読む)


【課題】薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】Si基板1上に化合物半導体積層構造2が形成され、化合物半導体積層構造2は、電子走行層2aと、電子走行層2aの上方に形成された電子供給層2cと、電子供給層2cの上方に形成されたキャップ層2dとを有しており、キャップ層2dは、電子走行層2a及び電子供給層2cと分極が同方向である第1の結晶2d1と、電子走行層2a及び電子供給層2cと分極が逆方向である第2の結晶2d2とが混在する。 (もっと読む)


【課題】内蔵する環流ダイオードの順方向電圧が低く、高耐圧で、低オン抵抗の、ノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置は、基板1、第1の窒化物半導体層3、第2の窒化物半導体層4、及び第2の窒化物半導体層上4に設けられた、ソース電極5、ドレイン電極6、第1のゲート電極9、ショットキー電極10、第2のゲート電極12、を備える。第2の窒化物半導体層4と第1の窒化物半導体層3との界面には、2次元電子ガスが形成される。第1のゲート電極9はノーマリオフ型FET20のゲート電極であり、ソース電極5とドレイン電極6との間に設けられる。ショットキー電極10は、第1のゲート電極9とドレイン電極6との間に設けられる。第2のゲート電極12はノーマリオン型FET21のゲート電極であり、ショットキー電極10とドレイン電極6との間に設けられる。 (もっと読む)


【課題】大電流かつ高耐圧な窒化物系半導体デバイスを提供する。
【解決手段】基板10と、基板10の上方に形成された電子走行層30と、電子走行層30上に形成された、電子走行層30とバンドギャップエネルギーの異なる電子供給層40と、電子供給層40上に形成されたドレイン電極80と、ドレイン電極80に流れる電流を制御するゲート電極70と、ゲート電極70をはさんでドレイン電極80の反対側に形成されたソース電極90とを備え、ゲート電極70とドレイン電極80との間の電子走行層30の表面には、2次元電子ガスの濃度が他の領域より低い複数の低濃度領域32が、互いに離れて形成されている、窒化物系半導体デバイス100。 (もっと読む)


【課題】トランジスタのチャネル部の異常を簡易且つ正確に検出できるスイッチ装置を提供する。
【解決手段】複数の半導体層で形成されて、ゲート電極にゲート電圧を印加されることによってドレイン電極−ソース電極間が導通し、ゲート電圧によって半導体層内で正孔と電子とが結合して発光する電界効果トランジスタ11,12と、ゲート電圧を制御する駆動部21と、トランジスタ11,12の発光量を検出する光検出部231,232とを備え、駆動部21は、光検出部231,232の検出結果に基づいて、トランジスタ11,12の異常を判定し、この判定結果に基づいてゲート電圧を制御する。 (もっと読む)


【課題】オン抵抗を十分なレベルにまで低減させる。
【解決手段】半導体装置は、半導体デバイス1と、制御装置2とを備える。半導体デバイス1において、本体部3では、半導体層33と第2の半導体層34とが積層し、半導体層33と第2の半導体層34との間の界面の半導体層33側にチャネル領域36が形成される。ソース電極41およびドレイン電極42は、チャネル領域36に電気的に接続されるように本体部3の上に離隔して設けられている。ゲート電極43は、ソース電極41とドレイン電極42との間であって第2の半導体層34の上方に設けられている。制御装置2は、ゲート電極43へのゲート電圧を調節してチャネル領域36において電子91を移動させるとともに、チャネル領域36において電子91を移動させているときに、チャネル領域36のバンドギャップより大きいエネルギーの光を光源5が半導体層33に照射するように光源5を制御する。 (もっと読む)


【課題】2DEGをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除する。
【解決手段】第1の半導体層である電子走行層11上に、第2の半導体層である電子供給層12が形成されている。これらの界面(ヘテロ接合界面)における電子走行層11側に、2次元電子ガス(2DEG)層13が形成される。ソース電極14からドレイン電極15の間の2DEG層13が形成された領域がこの半導体装置10におけるチャンネル領域となる。このチャンネル領域上の絶縁層17上において、第1のフィールドプレート18が形成されている。すなわち、第1のフィールドプレート18は、2つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。 (もっと読む)


【課題】本発明は、ゲート−ソース間において所定電圧を超えると急峻な電流が流れるダイオード特性を示す半導体素子の高負荷時の消費電力低減および駆動回路の低負荷時の損失低減を図るだけでなく、過電圧、過電流、過消費電力を防止する保護機能と、当該半導体素子の損失を低減する機能を有する駆動回路の提供を目的とする。
【解決手段】駆動回路におけるゲート制御手段(2,12,22,32)は、ゲート−ソース間において所定電圧を超えると急峻な電流が流れるダイオード特性を示す半導体素子(1)の動作状態を検出する動作状態検出手段(4,5,6)から入力された半導体素子の動作状態を示す信号に応じて、半導体素子のゲートに供給する電圧または電流を制御するよう構成されている。 (もっと読む)


【課題】インバータ等に適用される半導体デバイスとし単方向デバイスを適用した場合に、負荷からの還流電流が流れるタイミングは、還流ダイオードを通して流れるためダイオードにおける損失を取り除けないという課題があった。
【解決手段】第一ゲート端子2、第二ゲート端子3、ドレイン端子4、ソース端子5を備え、第一ゲート端子2、第二ゲート端子3を各オンオフすることで4つの動作モードを有する双方向スイッチ1を使用し、還流電流が流れるタイミングに応じて、第三モードで通電するように前記第一ゲート端子2、および第二ゲート端子3を駆動させる同期制御手段を備えるので、還流ダイオードによる損失を無くすことができ、損失が少なく効率の良いインバータを提供できる双方向スイッチの駆動方法を提供する。 (もっと読む)


【課題】インバータ等に適用される半導体デバイスとし単方向デバイスを適用した場合に、負荷からの還流電流が流れるタイミングは、還流ダイオードを通して流れるためダイオードにおける損失を取り除けないという課題があった。
【解決手段】第一ゲート端子2、第二ゲート端子3、ドレイン端子4、ソース端子5を備え、第一ゲート端子2、第二ゲート端子3を各オンオフすることで4つの動作モードを有する双方向スイッチ1を使用し、還流電流が流れるタイミングに応じて、第三モードで通電するように前記第一ゲート端子2、および第二ゲート端子3を駆動させる同期制御手段を備えるので、還流ダイオードによる損失を無くすことができ、損失が少なく効率の良いインバータを提供できる双方向スイッチの駆動方法を提供する。 (もっと読む)


【課題】オン抵抗の増加を抑制すると共にリーク電流を低減させることができる半導体装置を提供すること。
【解決手段】本発明の一態様に係る半導体装置は、ノンドープInGaAs層8と、ノンドープInGaAs層8上に形成された、第1リセス部を備えるSiドープGaAs層1と、ノンドープInGaAs層8とSiドープGaAs層1との間に形成され、第1リセス部内に設けられた第2リセス部を備える、ノンドープオーダ系InGaP層4とその上に形成されるノンドープGaAs層3からなる2層構造半導体層と、第2リセス部内において、ノンドープInGaAs層8上に設けられたCドープGaAs層13と、CドープGaAs層13と、ノンドープGaAs層3及びノンドープオーダ系InGaP層4の界面との間に設けられると共に、ノンドープオーダ系InGaP層4とCドープGaAs層13との間の一部には設けられていない側壁絶縁膜17とを備える。 (もっと読む)


【課題】ノーマリオフ動作を可能にし、かつしきい値電圧を自由に制御出来るGaN系MOSFETを提供する。
【解決手段】p−GaNからなる電子走行層13とゲート電極18との間にゲート絶縁膜15が形成されたGaN系MOSFET10である。ゲート電極18は、AlGaInP混晶からなる。ゲート電極18は、p型AlGaInP混晶からなる第1のゲート層19と、この上に形成されたp型GaAsからなる第2のゲート層20と、この上に形成された金属層(AuGe/Au電極)21とを有する。AlGaInP混晶の混晶比を変化させることにより、しきい値電圧を制御することが出来る。 (もっと読む)


【課題】 窒化物半導体表面の自然酸化や熱処理による表面劣化を防止し、良好なショットキー特性を有する半導体装置を提供する。
【解決手段】 基板101に、不純物を積極的に注入することなく形成されたGaN緩衝層102、GaN緩衝層102よりもバンドギャップが大きい第2の窒化物半導体を材料とするAlxGayIn1-x-yN障壁層103、AlxGayIn1-x-yN障壁層103の上面にあって、この上面にオーミックコンタクトするソース電極105、ドレイン電極107、ソース電極105、ドレイン電極107の間に設けられたゲート電極106を形成して半導体装置製造する。そして、ゲート電極106を、第2の窒化物半導体よりも小さなバンドギャップを有するn型不純物が積極的に注入された高濃度n型GaaIn1-aNゲート電極106a、ゲート電圧伝送用電極106bによって構成する。 (もっと読む)


【課題】電流コラプスを十分に緩和し、GaNトランジスタが本来有している低いオン抵抗を利用した高効率の電力変換装置を実現できるようにする。
【解決手段】電力変換装置は、電源が接続される入力端Vin1と、電源から供給された電力をスイッチングする第1のスイッチング素子10とを備えている。第1のスイッチング素子10は、基板11の上に形成された窒化物半導体からなる半導体層積層体13と、半導体層積層体13の上に形成されたゲート電極18、第1のオーミック電極16及び第2のオーミック電極17と、基板11の裏面に形成された裏面電極20とを有している。裏面電極20には第2のオーミック電極17との間の電位差が小さくなるように入力端Vin1に接続された電源から電位が供給される。第1のスイッチング素子10がオン状態の場合には、裏面電極20に正電圧のバイアスが印加される。 (もっと読む)


【課題】ウェットエッチングの際に所定の位置で確実にエッチストップすることができる構造を提供する。
【解決手段】電流狭窄層(窒化物半導体層3)と接しており、かつ電流狭窄層(窒化物半導体層3)よりも基板1側に位置する窒化物半導体層2に遷移金属を導入する。窒化物半導体層2がn型導電型の場合は正孔を捕獲する準位を形成する遷移金属(Ti)、またp型導電型の場合は電子を捕獲する準位を形成する遷移金属(Cu)を導入する。この構成に対して、PECエッチングを行うと、電流狭窄層(窒化物半導体層3)と窒化物半導体層2の界面近傍で確実なエッチストップが得られ、デバイス特性の安定化が可能である。 (もっと読む)


半導体デバイスが、第1の閉じ込め層(32)上に活性層(31)を備える。活性層(31)は厚さ20nm未満のα−Sn層を備える。第1の閉じ込め層(32)は、α−Snより広いバンドギャップの材料から形成され、α−Snとこの材料間のバンドギャップオフセットは活性層への電荷キャリアの閉じ込めを可能にし、活性層は量子井戸として作用する。類似の第2の閉じ込め層(34)が活性層(31)上に形成されてもよい。半導体デバイスはp−FETであってもよい。このような半導体デバイスの製造方法もまた説明されている。
(もっと読む)


エンハンスメントモードGaNトランジスタが提供される。当該トランジスタは、基板と、遷移層と、III族窒化物材料を有するバッファ層と、III族窒化物材料を有するバリア層と、ドレイン及びソースのコンタクトと、アクセプタ型ドーパント元素を含有するゲートと、前記ゲートと前記バッファ層との間の、III族窒化物材料を有する拡散バリアとを有する。
(もっと読む)


エンハンスメントモードGaNトランジスタ、及びその製造方法を提供する。エンハンスメントモードGaNトランジスタは、基板と、遷移層と、III族窒化物材料を有するバッファ層と、III族窒化物材料を有するバリア層と、ドレインコンタクト及びソースコンタクトと、アクセプタ型ドーパント元素を含有するゲートIII−V族化合物と、ゲートメタルとを含み、ゲートIII−V族化合物とゲートメタルとが、セルフアラインされるように単一のフォトマスクプロセスで形成され、ゲートメタルの底部とゲート化合物の頂部とが同じ寸法を有する。エンハンスメントモードGaNトランジスタはまた、オーミック金属からなるフィールドプレートを含んでいてもよく、ドレインのオーミック金属と、ソースのオーミック金属と、フィールドプレートとが、単一のフォトマスクプロセスによって形成され得る。
(もっと読む)


半導体結晶、及びそれを形成する方法を提供する。当該方法は、ドーパント及びIII族元素を含有するガスのフローを供給し、その後、ドーパント及びIII族元素を含有するガスのフローを停止し、温度を低下させ、III族元素を含有するガスのフローを再開し、そして、温度を上昇させることを含む。
(もっと読む)


1 - 20 / 44