半導体装置
【課題】2DEGをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除する。
【解決手段】第1の半導体層である電子走行層11上に、第2の半導体層である電子供給層12が形成されている。これらの界面(ヘテロ接合界面)における電子走行層11側に、2次元電子ガス(2DEG)層13が形成される。ソース電極14からドレイン電極15の間の2DEG層13が形成された領域がこの半導体装置10におけるチャンネル領域となる。このチャンネル領域上の絶縁層17上において、第1のフィールドプレート18が形成されている。すなわち、第1のフィールドプレート18は、2つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。
【解決手段】第1の半導体層である電子走行層11上に、第2の半導体層である電子供給層12が形成されている。これらの界面(ヘテロ接合界面)における電子走行層11側に、2次元電子ガス(2DEG)層13が形成される。ソース電極14からドレイン電極15の間の2DEG層13が形成された領域がこの半導体装置10におけるチャンネル領域となる。このチャンネル領域上の絶縁層17上において、第1のフィールドプレート18が形成されている。すなわち、第1のフィールドプレート18は、2つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、2次元電子ガスをチャンネルとして動作する半導体装置の構造に関する。
【背景技術】
【0002】
2次元電子ガス(2DEG)をチャンネルとして動作する半導体装置として、例えばHEMT(High Electron Mobility Transistor)が知られている。HEMTにおいては、電子走行層(例えばGaN)と電子供給層(例えばAlGaN)の界面における電子走行層側に2DEGが形成される。ソースとドレイン間におけるチャンネルはこの2DEGで構成され、このチャンネルがゲートによってオンオフされることによって、スイッチング動作する。
【0003】
特にGaN系のHEMTにおいては、GaNの禁制帯幅が広く、かつ電子の飽和速度が高いために、大電力での高速スイッチング動作が可能である。この場合には、低いオン抵抗が要求されると共に、500V以上の高電圧が用いられることもあるため、各電極間の高い耐圧が要求される。この耐圧には、オフ時のソース・ドレイン間において電界が局所的に高くなる箇所の影響が大きい。すなわち、この電界集中が発生する箇所が存在すると、この箇所でアバランシェ降伏が生じやすくなるため、耐圧が低くなる。このため、こうした局所的な電界集中が発生しない構造を採用することが、高耐圧化には有効である。
【0004】
局所的な電界集中を抑制する構造としては、絶縁層を介してチャンネル上に形成されたフィールドプレートを設けることが有効である。このフィールドプレートは、ソース電極やゲート電極と電気的に接続される。また、こうしたフィールドプレートは、電流コラプスと呼ばれる、表面の電子トラップに起因する異常特性に対しても有効であることが知られている。こうした複数のフィールドプレートが共に設けられた構造のHEMTが特許文献1に記載されている。この構成においては、複数のフィールドプレートが多層構造で設けられ、最上部のフィールドプレートがソースと接続され、その下側のフィールドプレートがゲートと接続されている。こうした構成により、HEMTにおける耐圧を向上させ、電流コラプスも抑制することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特表2007−537594号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、HEMTにおいては、耐圧向上や電流コラプス以外にも問題点がある。その一つは、外部からの不純物イオンの侵入による悪影響である。こうした不純物イオンは、実装プロセス中や実装後における表面から半導体層の表面にまで侵入する。これにより、半導体表面の電荷状態が不均一になり、HEMTの性能に悪影響が生ずる。例えば、低電位となるソース側にNa+等の正イオンが集まると、空乏層の広がりが抑制され、その結果、HEMTの耐圧が劣化する。こうした不純物イオンの侵入に対しても上記のフィールドプレートが、ある程度の効果を奏することは明らかであるが、特許文献1に記載の構造においても、フィールドプレート間の隙間から不純物イオンが侵入する。すなわち、不純物イオンの侵入抑制効果は不充分である。
【0007】
すなわち、2DEGをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除することは困難であった。
【0008】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第1の半導体層上に形成された第2の半導体層と前記第1の半導体層とのヘテロ接合界面の2次元電子ガスが前記第2の半導体層上に形成された2つの主電極間のチャンネルとして機能し、電流が前記2次元電子ガスを介して前記2つの主電極間で流れるチャンネル領域上において、前記第2の半導体層の表面及び前記2つの主電極上に形成された絶縁層を介して、前記2つの主電極の一方と接続された第1のフィールドプレートが形成された構成を具備する半導体装置であって、前記第1のフィールドプレートが、前記2つの主電極のうちの一方から、前記2つの主電極のうちの他方に達する前記チャンネル領域上を覆うように形成されたことを特徴とする。
本発明の半導体装置において、前記絶縁層はSiO2で構成され、前記第2の半導体層の表面と前記第1のフィールドプレートまでの距離が2μm以上とされたことを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの他方と接続され前記2つの主電極のうちの一方の側に向かって延伸する形態をもつ第2のフィールドプレートを具備することを特徴とする。
本発明の半導体装置において、前記2つの主電極のうちの一方は前記第2の半導体層とショットキー接合され、前記2つの主電極のうちの他方は前記第2の半導体層とオーミック接合され、前記2つの主電極間でダイオード動作することを特徴とする。
本発明の半導体装置において、前記2つの主電極は共に前記第2の半導体層とオーミック接合され、前記2つの主電極間の前記第2の半導体層上に、前記2次元電子ガスの制御を行うゲート電極が形成されたことを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記ゲート電極と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第3のフィールドプレートを具備することを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの一方と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第4のフィールドプレートを具備することを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記ゲート電極の側から前記2つの主電極のうちの他方の側に向かって、容量結合された複数のプレートが形成されたことを特徴とする。
【発明の効果】
【0010】
本発明は以上のように構成されているので、2DEGをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施の形態に係る半導体装置の上面図(a)及びそのA−A方向における断面図(b)である。
【図2】本発明の実施の形態に係る半導体装置の第1の変形例の断面図である。
【図3】本発明の実施の形態に係る半導体装置の第2の変形例の断面図である。
【図4】本発明の実施の形態に係る半導体装置の第3の変形例の断面図である。
【図5】本発明の実施の形態に係る半導体装置の第4の変形例の断面図である。
【図6】本発明の実施の形態に係る半導体装置の第5の変形例の断面図である。
【発明を実施するための形態】
【0012】
本発明の半導体装置は、2つの主電極間に形成された2次元電子ガス(2DEG)がチャンネルとして用いられるHEMT(High Electron Mobility Transistor)である。2つの主電極間には、絶縁層を介してチャンネル領域全体を覆った形態でフィールドプレートが形成されている。
【0013】
以下、本発明の実施の形態となる半導体装置につき説明する。図1は、この半導体装置10の上面図(a)、及びそのA−A方向の断面図(b)である。
【0014】
この半導体装置10においては、第1の半導体層である電子走行層11上に、第2の半導体層である電子供給層12が形成されている。これらの界面(ヘテロ接合界面)における電子走行層11側に、2次元電子ガス(2DEG)層13が形成される。この2DEGは、電子供給層12表面に形成された第1の主電極(2つの主電極のうちの一方)であるソース電極14と、同様にこの表面に形成された第2の主電極(2つの主電極のうちの他方)であるドレイン電極15との間を流れるチャンネルの主体となる。ソース電極14とドレイン電極15の間の電子供給層12表面には、ゲート電極16が形成されている。また、上記の構造を覆って絶縁層17が形成されている。なお、図1では省略されているが、電子走行層11は、基板上に形成されている。
【0015】
ソース電極14からドレイン電極15の間の2DEG層13が形成された領域がこの半導体装置10におけるチャンネル領域となる。このチャンネル領域上の絶縁層17上において、第1のフィールドプレート18が形成されている。すなわち、第1のフィールドプレート18は、2つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。第1のフィールドプレート18は、ビア配線19を介してソース電極14に接続されている。このため、第1のフィールドプレート18は、ソース電極14と同電位(通常は接地電位)とされる。
【0016】
電子走行層11は、ノンドープの単結晶GaN層であり、例えばシリコン基板上にエピタキシャル成長によって形成される。その厚さは例えば0.5〜10μm程度である。基板上に電子走行層11を直接成長させるのではなく、緩衝層を挟んで成長させてもよい。電子走行層11は、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法によって基板上に形成することができる。
【0017】
電子供給層12は、例えば混晶AlxGa1−xN(x=0.1〜0.4)であり、その厚さは5〜50nm程度である。AlGaNの格子定数はGaNよりも小さく、電子濃度が高い。周知のように、この構造においては、バンド構造の不連続性が発生するために、電子走行層11と電子供給層12の界面における電子走行層11側に電子が蓄積し、2次元電子ガス(2DEG)層13が形成される。電子供給層12も、例えばMOCVD法によって電子走行層11上に形成することができる。
【0018】
ソース電極14とドレイン電極15は、電子供給層12とオーミック接合できる金属として、例えばTi/Au等で構成される。これにより、電流は2DEGを介してソース電極14とドレイン電極15間を流れる。ゲート電極16は、電子供給層12とショットキー接合され、電子供給層12中に空乏層を形成する材料で構成され、例えばNi/Auが用いられる。また、この半導体装置10(HEMT)のゲート閾値を正の電圧としてノーマリーオフ動作させるためには、p型金属酸化物半導体(例えばNiOx)等を用いることもできる。この場合、p型金属酸化物半導体と金属との積層構造を用いることができる。
【0019】
絶縁層17は、例えばSiO2やSiNxで構成され、CVD(Chemical Vapor Deposition)法等によって、ソース電極14、ドレイン電極15、ゲート電極16上を被覆し、例えば3μm程度の厚さとすることができる。
【0020】
ビア配線19は、ソース電極14上の絶縁層17中に開口を形成し、この開口内部を金属材料で充填することによって形成される。第1のフィールドプレート18は、ソース電極14やドレイン電極15と同様の金属で構成することができ、ビア配線19を形成した後に形成する。
【0021】
この構成においては、第1のフィールドプレート18は、図1(b)中の上側から侵入する不純物イオンに対するシールドとして機能する。ただし、第1のフィールドプレート18は、特許文献1等に記載のフィールドプレートとは異なり、チャンネル内の電界集中の緩和に用いられるものではないため、チャンネル(半導体表面)までの距離を長くとることが好ましい。また、動作の安定化という観点からは、その電位は接地電位とすることが好ましいため、ソース電極14と電気的に接続することが好ましい。この場合、最大で600V程度の高圧が印加されるドレイン電極15と第1のフィールドプレート18との間の耐圧を高めることが必要になる。これらのために、絶縁層17の厚さは、その材料をSiO2とした場合には、2μm以上とすることが好ましい。
【0022】
また、図1の構造の上部に更に絶縁層を形成し、その上にボンディングワイヤを接続するための電極パッドを形成する場合もある。こうした場合においては、この電極パッドの電位がチャンネル領域に影響を与えることがあるが、上記の構成の第1のフィールドプレート18を用いることにより、この影響は除去される。
【0023】
すなわち、上記の構造においては、第1のフィールドプレート18によって、外部からの不純物イオンの影響や電極パッドの影響を除去することが可能となる。これにより、安定した動作をする半導体装置(HEMT)を得ることができる。
【0024】
なお、ソース電極に接続されたフィールドプレートを用いた場合には、例えばOKIテクニカルレビュー、第211号、Vol.74、No.3、90頁(2007年10月)に記載されているように、電界強度の最大値はフィールドプレートがない場合と比べて低くなるものの、ドレイン電極側のフィールドプレート端部直下に電界強度の高まった領域が形成される。この影響を緩和するためには、電子走行層11と電子供給層12との界面の2DEG層13における電子濃度を高めることが有効である。これは、電子供給層12を厚くする、電子供給層12中のドナー濃度を高める、等によって実現できる。この場合には、この半導体装置10のオン抵抗を低減することも可能である。
【0025】
上記の構成は、第1のフィールドプレート18をHEMTに用いた例である。しかしながら、同様の構成は、HEMT以外においても、2DEGをチャンネルとして動作する半導体装置に対しても適用できる。図2は、上記の形態の第1の変形例として、2DEGを用いたショットキーバリアダイオード(FESBD:Field Effect Scottky Barrier Diode)に対して同様の構成の第1のフィールドプレート18を適用した構成の断面図である。この半導体装置20においては、前記と同様の電子走行層11と電子供給層12が用いられるが、ゲート電極が用いられず、アノード電極21とカソード電極22間に2DEG層13からなるチャンネルが形成される。アノード電極21は電子供給層12とショットキー接合され、カソード電極22は電子供給層12とオーミック接合される。アノード電極21と電子供給層12との間がショットキーダイオードとして機能する。この場合においても、第1のフィールドプレート18によって、外部からの不純物イオンの影響や電極パッドの影響を除去するという、上記と同様の効果が得られることは明らかである。
【0026】
また、第1のフィールドプレート18と共に、特許文献1等に記載された従来のフィールドプレートを用いることもできる。この場合には、従来のフィールドプレートは第1のフィールドプレート18下の絶縁層17中に形成すればよい。図3は、この一例である第2の変形例となる半導体装置30の断面図である。この構成においては、第1のフィールドプレート18の下層に、第2のフィールドプレート(ドレインフィールドプレート)31が形成されている。第1のフィールドプレート18と半導体表面(電子供給層12)までの距離(絶縁層17の厚さ)を3μm程度とした場合には、第2のフィールドプレート31は、半導体表面から例えば1.3μm程度の位置に設置することが可能である。第2のフィールドプレート31は、ビア配線32を介してドレイン電極15に接続され、ドレインと同電位とされる。第2のフィールドプレート31は、第1のフィールドプレート18よりもチャンネルに近い位置に設置されるため、第2のフィールドプレート31の及ぼす電気的効果は第1のフィールドプレート18よりも大きい。また、第1のフィールドプレート18は、第2のフィールドプレート31の上層に形成されるため、第1のフィールドプレート18の存在によって第2のフィールドプレート31の及ぼす電気的効果が受ける影響はほとんどない。なお、この構成の場合には、第1のフィールドプレート18はドレイン電極15まで覆う必要はなく、第2のフィールドプレート31までの間を覆えばよいため、第1のフィールドプレート18の長さを短くすることができる。
【0027】
同様に、ゲートフィールドプレートが用いられた第3の変形例である半導体装置40、ソースフィールドプレートが用いられた第4の変形例である半導体装置50の断面図を図4、図5にそれぞれ示す。半導体装置40(図4)においては、第3のフィールドプレート(ゲートフィールドプレート)41はビア配線42を介してゲート電極16に、半導体装置50(図5)においては、第4のフィールドプレート(ソースフィールドプレート)51はビア配線52を介してソース電極14に接続されている。第3のフィールドプレート41、第4のフィールドプレート51が、特許文献1等に記載された効果である電界集中の緩和をもたらすことは明らかである。こうした場合においても、第1のフィールドプレート18は、上記と同様の効果を奏する。
【0028】
この他、第1のフィールドプレート18の下層の形態は、任意である。図6は、ソースフィールドプレートとドレインフィールドプレートとの間に容量結合された複数のプレートを設けた第5の変形例である半導体装置60の断面図である。ここでは、第2のフィールドプレート(ドレインフィールドプレート)31と第4のフィールドプレート(ソースフィールドプレート)51を設け、この間に容量結合ブレート61、62を複数配列している。各容量結合プレート61、62の間、及びこれらと第2のフィールドプレート31、第4のフィールドプレート51との間は絶縁層17によって絶縁されているため、これらは容量結合された形態となっている。この構成により、各容量結合プレート61、62の電位は、第4のフィールドプレート51の電位から第2のフィールドプレート31の電位までをこのプレートの数だけ均等に分割した電位とほぼ等しい。この際、各容量結合プレート61、62と半導体表面までの距離は、第2のフィールドプレート31、第4のフィールドプレート51と半導体表面までの距離と同等であるため、同様にチャンネル領域に電気的効果を及ぼす。このため、半導体表面の電位分布をより平滑化することができ、電界集中をより緩和することができる。
【0029】
第2〜第5の変形例において、第1のフィールドプレート18は、第2のフィールドプレート(ドレインフィールドプレート)31、第3のフィールドプレート(ゲートフィールドプレート)41、第4のフィールドプレート(ソースフィールドプレート)51、容量結合ブレート61、62の2μm以上上側に絶縁層17を介して形成することが好ましい。これによって、半導体表面における第1のフィールドプレート18の電気的影響を低減し、代わりに第2のフィールドプレート31、第3のフィールドプレート41、第4のフィールドプレート)51、容量結合ブレート61、62の電気的影響を高めることができる。こうした構成は、絶縁層17を、第2のフィールドプレート31、第3のフィールドプレート41、第4のフィールドプレート)51、容量結合ブレート61、62を形成する前と、その後の2回に分割して形成することによって容易に実現できる。
【0030】
その他、第1のフィールドプレートの下層の構成は、半導体装置(HEMT)における一般的な構成とすることができる。
【0031】
なお、上記の例においては、電子走行層としてGaN、電子供給層としてAlGaNを用いた例につき記載したが、2次元電子ガスが用いられる半導体装置であれば、同様の効果を奏することは明らかである。すなわち、上記の材料以外においても本願発明が適用できることは明らかである。
【0032】
また、絶縁層の材料等も、同様の構造を形成することができ、耐圧が維持できる限りにおいて任意である。第1のフィールドプレートと半導体層表面までの距離、第2〜第4のフィールドプレート、容量結合プレートと半導体表面までの距離、第1のフィールドプレートと第2〜第4のフィールドプレート、容量結合プレートとの距離は、絶縁層の特性(誘電率等)によって適宜設定される。また、第2〜第4のフィールドプレートや容量結合プレートを用いる場合には、第2〜第4のフィールドプレートや容量結合プレートと半導体表面の間の絶縁層(下層側)と、第1のフィールドプレートと第2〜第4のフィールドプレートや容量結合プレートの間の絶縁層(上層側)とで、異なる材料を用いることも可能である。
【符号の説明】
【0033】
10、20、30、40,50、60 半導体装置
11 電子走行層(第1の半導体層)
12 電子供給層(第2の半導体層)
13 2次元電子ガス(2DEG:2 Dimensional Electron Gas)層
14 ソース電極(2つの主電極のうちの一方)
15 ドレイン電極(2つの主電極のうちの他方)
16 ゲート電極
17 絶縁層
18 第1のフィールドプレート
19、32、42、52 ビア配線
21 アノード電極(2つの主電極のうちの一方)
22 カソード電極(2つの主電極のうちの他方)
31 第2のフィールドプレート
41 第3のフィールドプレート
51 第4のフィールドプレート
61、62 容量結合プレート
【技術分野】
【0001】
本発明は、2次元電子ガスをチャンネルとして動作する半導体装置の構造に関する。
【背景技術】
【0002】
2次元電子ガス(2DEG)をチャンネルとして動作する半導体装置として、例えばHEMT(High Electron Mobility Transistor)が知られている。HEMTにおいては、電子走行層(例えばGaN)と電子供給層(例えばAlGaN)の界面における電子走行層側に2DEGが形成される。ソースとドレイン間におけるチャンネルはこの2DEGで構成され、このチャンネルがゲートによってオンオフされることによって、スイッチング動作する。
【0003】
特にGaN系のHEMTにおいては、GaNの禁制帯幅が広く、かつ電子の飽和速度が高いために、大電力での高速スイッチング動作が可能である。この場合には、低いオン抵抗が要求されると共に、500V以上の高電圧が用いられることもあるため、各電極間の高い耐圧が要求される。この耐圧には、オフ時のソース・ドレイン間において電界が局所的に高くなる箇所の影響が大きい。すなわち、この電界集中が発生する箇所が存在すると、この箇所でアバランシェ降伏が生じやすくなるため、耐圧が低くなる。このため、こうした局所的な電界集中が発生しない構造を採用することが、高耐圧化には有効である。
【0004】
局所的な電界集中を抑制する構造としては、絶縁層を介してチャンネル上に形成されたフィールドプレートを設けることが有効である。このフィールドプレートは、ソース電極やゲート電極と電気的に接続される。また、こうしたフィールドプレートは、電流コラプスと呼ばれる、表面の電子トラップに起因する異常特性に対しても有効であることが知られている。こうした複数のフィールドプレートが共に設けられた構造のHEMTが特許文献1に記載されている。この構成においては、複数のフィールドプレートが多層構造で設けられ、最上部のフィールドプレートがソースと接続され、その下側のフィールドプレートがゲートと接続されている。こうした構成により、HEMTにおける耐圧を向上させ、電流コラプスも抑制することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特表2007−537594号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、HEMTにおいては、耐圧向上や電流コラプス以外にも問題点がある。その一つは、外部からの不純物イオンの侵入による悪影響である。こうした不純物イオンは、実装プロセス中や実装後における表面から半導体層の表面にまで侵入する。これにより、半導体表面の電荷状態が不均一になり、HEMTの性能に悪影響が生ずる。例えば、低電位となるソース側にNa+等の正イオンが集まると、空乏層の広がりが抑制され、その結果、HEMTの耐圧が劣化する。こうした不純物イオンの侵入に対しても上記のフィールドプレートが、ある程度の効果を奏することは明らかであるが、特許文献1に記載の構造においても、フィールドプレート間の隙間から不純物イオンが侵入する。すなわち、不純物イオンの侵入抑制効果は不充分である。
【0007】
すなわち、2DEGをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除することは困難であった。
【0008】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第1の半導体層上に形成された第2の半導体層と前記第1の半導体層とのヘテロ接合界面の2次元電子ガスが前記第2の半導体層上に形成された2つの主電極間のチャンネルとして機能し、電流が前記2次元電子ガスを介して前記2つの主電極間で流れるチャンネル領域上において、前記第2の半導体層の表面及び前記2つの主電極上に形成された絶縁層を介して、前記2つの主電極の一方と接続された第1のフィールドプレートが形成された構成を具備する半導体装置であって、前記第1のフィールドプレートが、前記2つの主電極のうちの一方から、前記2つの主電極のうちの他方に達する前記チャンネル領域上を覆うように形成されたことを特徴とする。
本発明の半導体装置において、前記絶縁層はSiO2で構成され、前記第2の半導体層の表面と前記第1のフィールドプレートまでの距離が2μm以上とされたことを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの他方と接続され前記2つの主電極のうちの一方の側に向かって延伸する形態をもつ第2のフィールドプレートを具備することを特徴とする。
本発明の半導体装置において、前記2つの主電極のうちの一方は前記第2の半導体層とショットキー接合され、前記2つの主電極のうちの他方は前記第2の半導体層とオーミック接合され、前記2つの主電極間でダイオード動作することを特徴とする。
本発明の半導体装置において、前記2つの主電極は共に前記第2の半導体層とオーミック接合され、前記2つの主電極間の前記第2の半導体層上に、前記2次元電子ガスの制御を行うゲート電極が形成されたことを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記ゲート電極と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第3のフィールドプレートを具備することを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの一方と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第4のフィールドプレートを具備することを特徴とする。
本発明の半導体装置は、前記第1のフィールドプレート下の前記絶縁層中に、前記ゲート電極の側から前記2つの主電極のうちの他方の側に向かって、容量結合された複数のプレートが形成されたことを特徴とする。
【発明の効果】
【0010】
本発明は以上のように構成されているので、2DEGをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施の形態に係る半導体装置の上面図(a)及びそのA−A方向における断面図(b)である。
【図2】本発明の実施の形態に係る半導体装置の第1の変形例の断面図である。
【図3】本発明の実施の形態に係る半導体装置の第2の変形例の断面図である。
【図4】本発明の実施の形態に係る半導体装置の第3の変形例の断面図である。
【図5】本発明の実施の形態に係る半導体装置の第4の変形例の断面図である。
【図6】本発明の実施の形態に係る半導体装置の第5の変形例の断面図である。
【発明を実施するための形態】
【0012】
本発明の半導体装置は、2つの主電極間に形成された2次元電子ガス(2DEG)がチャンネルとして用いられるHEMT(High Electron Mobility Transistor)である。2つの主電極間には、絶縁層を介してチャンネル領域全体を覆った形態でフィールドプレートが形成されている。
【0013】
以下、本発明の実施の形態となる半導体装置につき説明する。図1は、この半導体装置10の上面図(a)、及びそのA−A方向の断面図(b)である。
【0014】
この半導体装置10においては、第1の半導体層である電子走行層11上に、第2の半導体層である電子供給層12が形成されている。これらの界面(ヘテロ接合界面)における電子走行層11側に、2次元電子ガス(2DEG)層13が形成される。この2DEGは、電子供給層12表面に形成された第1の主電極(2つの主電極のうちの一方)であるソース電極14と、同様にこの表面に形成された第2の主電極(2つの主電極のうちの他方)であるドレイン電極15との間を流れるチャンネルの主体となる。ソース電極14とドレイン電極15の間の電子供給層12表面には、ゲート電極16が形成されている。また、上記の構造を覆って絶縁層17が形成されている。なお、図1では省略されているが、電子走行層11は、基板上に形成されている。
【0015】
ソース電極14からドレイン電極15の間の2DEG層13が形成された領域がこの半導体装置10におけるチャンネル領域となる。このチャンネル領域上の絶縁層17上において、第1のフィールドプレート18が形成されている。すなわち、第1のフィールドプレート18は、2つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。第1のフィールドプレート18は、ビア配線19を介してソース電極14に接続されている。このため、第1のフィールドプレート18は、ソース電極14と同電位(通常は接地電位)とされる。
【0016】
電子走行層11は、ノンドープの単結晶GaN層であり、例えばシリコン基板上にエピタキシャル成長によって形成される。その厚さは例えば0.5〜10μm程度である。基板上に電子走行層11を直接成長させるのではなく、緩衝層を挟んで成長させてもよい。電子走行層11は、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法によって基板上に形成することができる。
【0017】
電子供給層12は、例えば混晶AlxGa1−xN(x=0.1〜0.4)であり、その厚さは5〜50nm程度である。AlGaNの格子定数はGaNよりも小さく、電子濃度が高い。周知のように、この構造においては、バンド構造の不連続性が発生するために、電子走行層11と電子供給層12の界面における電子走行層11側に電子が蓄積し、2次元電子ガス(2DEG)層13が形成される。電子供給層12も、例えばMOCVD法によって電子走行層11上に形成することができる。
【0018】
ソース電極14とドレイン電極15は、電子供給層12とオーミック接合できる金属として、例えばTi/Au等で構成される。これにより、電流は2DEGを介してソース電極14とドレイン電極15間を流れる。ゲート電極16は、電子供給層12とショットキー接合され、電子供給層12中に空乏層を形成する材料で構成され、例えばNi/Auが用いられる。また、この半導体装置10(HEMT)のゲート閾値を正の電圧としてノーマリーオフ動作させるためには、p型金属酸化物半導体(例えばNiOx)等を用いることもできる。この場合、p型金属酸化物半導体と金属との積層構造を用いることができる。
【0019】
絶縁層17は、例えばSiO2やSiNxで構成され、CVD(Chemical Vapor Deposition)法等によって、ソース電極14、ドレイン電極15、ゲート電極16上を被覆し、例えば3μm程度の厚さとすることができる。
【0020】
ビア配線19は、ソース電極14上の絶縁層17中に開口を形成し、この開口内部を金属材料で充填することによって形成される。第1のフィールドプレート18は、ソース電極14やドレイン電極15と同様の金属で構成することができ、ビア配線19を形成した後に形成する。
【0021】
この構成においては、第1のフィールドプレート18は、図1(b)中の上側から侵入する不純物イオンに対するシールドとして機能する。ただし、第1のフィールドプレート18は、特許文献1等に記載のフィールドプレートとは異なり、チャンネル内の電界集中の緩和に用いられるものではないため、チャンネル(半導体表面)までの距離を長くとることが好ましい。また、動作の安定化という観点からは、その電位は接地電位とすることが好ましいため、ソース電極14と電気的に接続することが好ましい。この場合、最大で600V程度の高圧が印加されるドレイン電極15と第1のフィールドプレート18との間の耐圧を高めることが必要になる。これらのために、絶縁層17の厚さは、その材料をSiO2とした場合には、2μm以上とすることが好ましい。
【0022】
また、図1の構造の上部に更に絶縁層を形成し、その上にボンディングワイヤを接続するための電極パッドを形成する場合もある。こうした場合においては、この電極パッドの電位がチャンネル領域に影響を与えることがあるが、上記の構成の第1のフィールドプレート18を用いることにより、この影響は除去される。
【0023】
すなわち、上記の構造においては、第1のフィールドプレート18によって、外部からの不純物イオンの影響や電極パッドの影響を除去することが可能となる。これにより、安定した動作をする半導体装置(HEMT)を得ることができる。
【0024】
なお、ソース電極に接続されたフィールドプレートを用いた場合には、例えばOKIテクニカルレビュー、第211号、Vol.74、No.3、90頁(2007年10月)に記載されているように、電界強度の最大値はフィールドプレートがない場合と比べて低くなるものの、ドレイン電極側のフィールドプレート端部直下に電界強度の高まった領域が形成される。この影響を緩和するためには、電子走行層11と電子供給層12との界面の2DEG層13における電子濃度を高めることが有効である。これは、電子供給層12を厚くする、電子供給層12中のドナー濃度を高める、等によって実現できる。この場合には、この半導体装置10のオン抵抗を低減することも可能である。
【0025】
上記の構成は、第1のフィールドプレート18をHEMTに用いた例である。しかしながら、同様の構成は、HEMT以外においても、2DEGをチャンネルとして動作する半導体装置に対しても適用できる。図2は、上記の形態の第1の変形例として、2DEGを用いたショットキーバリアダイオード(FESBD:Field Effect Scottky Barrier Diode)に対して同様の構成の第1のフィールドプレート18を適用した構成の断面図である。この半導体装置20においては、前記と同様の電子走行層11と電子供給層12が用いられるが、ゲート電極が用いられず、アノード電極21とカソード電極22間に2DEG層13からなるチャンネルが形成される。アノード電極21は電子供給層12とショットキー接合され、カソード電極22は電子供給層12とオーミック接合される。アノード電極21と電子供給層12との間がショットキーダイオードとして機能する。この場合においても、第1のフィールドプレート18によって、外部からの不純物イオンの影響や電極パッドの影響を除去するという、上記と同様の効果が得られることは明らかである。
【0026】
また、第1のフィールドプレート18と共に、特許文献1等に記載された従来のフィールドプレートを用いることもできる。この場合には、従来のフィールドプレートは第1のフィールドプレート18下の絶縁層17中に形成すればよい。図3は、この一例である第2の変形例となる半導体装置30の断面図である。この構成においては、第1のフィールドプレート18の下層に、第2のフィールドプレート(ドレインフィールドプレート)31が形成されている。第1のフィールドプレート18と半導体表面(電子供給層12)までの距離(絶縁層17の厚さ)を3μm程度とした場合には、第2のフィールドプレート31は、半導体表面から例えば1.3μm程度の位置に設置することが可能である。第2のフィールドプレート31は、ビア配線32を介してドレイン電極15に接続され、ドレインと同電位とされる。第2のフィールドプレート31は、第1のフィールドプレート18よりもチャンネルに近い位置に設置されるため、第2のフィールドプレート31の及ぼす電気的効果は第1のフィールドプレート18よりも大きい。また、第1のフィールドプレート18は、第2のフィールドプレート31の上層に形成されるため、第1のフィールドプレート18の存在によって第2のフィールドプレート31の及ぼす電気的効果が受ける影響はほとんどない。なお、この構成の場合には、第1のフィールドプレート18はドレイン電極15まで覆う必要はなく、第2のフィールドプレート31までの間を覆えばよいため、第1のフィールドプレート18の長さを短くすることができる。
【0027】
同様に、ゲートフィールドプレートが用いられた第3の変形例である半導体装置40、ソースフィールドプレートが用いられた第4の変形例である半導体装置50の断面図を図4、図5にそれぞれ示す。半導体装置40(図4)においては、第3のフィールドプレート(ゲートフィールドプレート)41はビア配線42を介してゲート電極16に、半導体装置50(図5)においては、第4のフィールドプレート(ソースフィールドプレート)51はビア配線52を介してソース電極14に接続されている。第3のフィールドプレート41、第4のフィールドプレート51が、特許文献1等に記載された効果である電界集中の緩和をもたらすことは明らかである。こうした場合においても、第1のフィールドプレート18は、上記と同様の効果を奏する。
【0028】
この他、第1のフィールドプレート18の下層の形態は、任意である。図6は、ソースフィールドプレートとドレインフィールドプレートとの間に容量結合された複数のプレートを設けた第5の変形例である半導体装置60の断面図である。ここでは、第2のフィールドプレート(ドレインフィールドプレート)31と第4のフィールドプレート(ソースフィールドプレート)51を設け、この間に容量結合ブレート61、62を複数配列している。各容量結合プレート61、62の間、及びこれらと第2のフィールドプレート31、第4のフィールドプレート51との間は絶縁層17によって絶縁されているため、これらは容量結合された形態となっている。この構成により、各容量結合プレート61、62の電位は、第4のフィールドプレート51の電位から第2のフィールドプレート31の電位までをこのプレートの数だけ均等に分割した電位とほぼ等しい。この際、各容量結合プレート61、62と半導体表面までの距離は、第2のフィールドプレート31、第4のフィールドプレート51と半導体表面までの距離と同等であるため、同様にチャンネル領域に電気的効果を及ぼす。このため、半導体表面の電位分布をより平滑化することができ、電界集中をより緩和することができる。
【0029】
第2〜第5の変形例において、第1のフィールドプレート18は、第2のフィールドプレート(ドレインフィールドプレート)31、第3のフィールドプレート(ゲートフィールドプレート)41、第4のフィールドプレート(ソースフィールドプレート)51、容量結合ブレート61、62の2μm以上上側に絶縁層17を介して形成することが好ましい。これによって、半導体表面における第1のフィールドプレート18の電気的影響を低減し、代わりに第2のフィールドプレート31、第3のフィールドプレート41、第4のフィールドプレート)51、容量結合ブレート61、62の電気的影響を高めることができる。こうした構成は、絶縁層17を、第2のフィールドプレート31、第3のフィールドプレート41、第4のフィールドプレート)51、容量結合ブレート61、62を形成する前と、その後の2回に分割して形成することによって容易に実現できる。
【0030】
その他、第1のフィールドプレートの下層の構成は、半導体装置(HEMT)における一般的な構成とすることができる。
【0031】
なお、上記の例においては、電子走行層としてGaN、電子供給層としてAlGaNを用いた例につき記載したが、2次元電子ガスが用いられる半導体装置であれば、同様の効果を奏することは明らかである。すなわち、上記の材料以外においても本願発明が適用できることは明らかである。
【0032】
また、絶縁層の材料等も、同様の構造を形成することができ、耐圧が維持できる限りにおいて任意である。第1のフィールドプレートと半導体層表面までの距離、第2〜第4のフィールドプレート、容量結合プレートと半導体表面までの距離、第1のフィールドプレートと第2〜第4のフィールドプレート、容量結合プレートとの距離は、絶縁層の特性(誘電率等)によって適宜設定される。また、第2〜第4のフィールドプレートや容量結合プレートを用いる場合には、第2〜第4のフィールドプレートや容量結合プレートと半導体表面の間の絶縁層(下層側)と、第1のフィールドプレートと第2〜第4のフィールドプレートや容量結合プレートの間の絶縁層(上層側)とで、異なる材料を用いることも可能である。
【符号の説明】
【0033】
10、20、30、40,50、60 半導体装置
11 電子走行層(第1の半導体層)
12 電子供給層(第2の半導体層)
13 2次元電子ガス(2DEG:2 Dimensional Electron Gas)層
14 ソース電極(2つの主電極のうちの一方)
15 ドレイン電極(2つの主電極のうちの他方)
16 ゲート電極
17 絶縁層
18 第1のフィールドプレート
19、32、42、52 ビア配線
21 アノード電極(2つの主電極のうちの一方)
22 カソード電極(2つの主電極のうちの他方)
31 第2のフィールドプレート
41 第3のフィールドプレート
51 第4のフィールドプレート
61、62 容量結合プレート
【特許請求の範囲】
【請求項1】
第1の半導体層上に形成された第2の半導体層と前記第1の半導体層とのヘテロ接合界面の2次元電子ガスが前記第2の半導体層上に形成された2つの主電極間のチャンネルとして機能し、電流が前記2次元電子ガスを介して前記2つの主電極間で流れるチャンネル領域上において、前記第2の半導体層の表面及び前記2つの主電極上に形成された絶縁層を介して、前記2つの主電極の一方と接続された第1のフィールドプレートが形成された構成を具備する半導体装置であって、
前記第1のフィールドプレートが、前記2つの主電極のうちの一方から、前記2つの主電極のうちの他方に達する前記チャンネル領域上を覆うように形成されたことを特徴とする半導体装置。
【請求項2】
前記絶縁層はSiO2で構成され、前記第2の半導体層の表面と前記第1のフィールドプレートまでの距離が2μm以上とされたことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの他方と接続され前記2つの主電極のうちの一方の側に向かって延伸する形態をもつ第2のフィールドプレートを具備することを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記2つの主電極のうちの一方は前記第2の半導体層とショットキー接合され、前記2つの主電極のうちの他方は前記第2の半導体層とオーミック接合され、
前記2つの主電極間でダイオード動作することを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
【請求項5】
前記2つの主電極は共に前記第2の半導体層とオーミック接合され、前記2つの主電極間の前記第2の半導体層上に、前記2次元電子ガスの制御を行うゲート電極が形成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
【請求項6】
前記第1のフィールドプレート下の前記絶縁層中に、前記ゲート電極と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第3のフィールドプレートを具備することを特徴とする請求項5に記載の半導体装置。
【請求項7】
前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの一方と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第4のフィールドプレートを具備することを特徴とする請求項5又は6に記載の半導体装置。
【請求項8】
前記第1のフィールドプレート下の前記絶縁層中に、
前記ゲート電極の側から前記2つの主電極のうちの他方の側に向かって、容量結合された複数のプレートが形成されたことを特徴とする請求項5から請求項7までのいずれか1項に記載の半導体装置。
【請求項1】
第1の半導体層上に形成された第2の半導体層と前記第1の半導体層とのヘテロ接合界面の2次元電子ガスが前記第2の半導体層上に形成された2つの主電極間のチャンネルとして機能し、電流が前記2次元電子ガスを介して前記2つの主電極間で流れるチャンネル領域上において、前記第2の半導体層の表面及び前記2つの主電極上に形成された絶縁層を介して、前記2つの主電極の一方と接続された第1のフィールドプレートが形成された構成を具備する半導体装置であって、
前記第1のフィールドプレートが、前記2つの主電極のうちの一方から、前記2つの主電極のうちの他方に達する前記チャンネル領域上を覆うように形成されたことを特徴とする半導体装置。
【請求項2】
前記絶縁層はSiO2で構成され、前記第2の半導体層の表面と前記第1のフィールドプレートまでの距離が2μm以上とされたことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの他方と接続され前記2つの主電極のうちの一方の側に向かって延伸する形態をもつ第2のフィールドプレートを具備することを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記2つの主電極のうちの一方は前記第2の半導体層とショットキー接合され、前記2つの主電極のうちの他方は前記第2の半導体層とオーミック接合され、
前記2つの主電極間でダイオード動作することを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
【請求項5】
前記2つの主電極は共に前記第2の半導体層とオーミック接合され、前記2つの主電極間の前記第2の半導体層上に、前記2次元電子ガスの制御を行うゲート電極が形成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
【請求項6】
前記第1のフィールドプレート下の前記絶縁層中に、前記ゲート電極と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第3のフィールドプレートを具備することを特徴とする請求項5に記載の半導体装置。
【請求項7】
前記第1のフィールドプレート下の前記絶縁層中に、前記2つの主電極のうちの一方と接続され前記2つの主電極のうちの他方に向かって延伸する形態をもつ第4のフィールドプレートを具備することを特徴とする請求項5又は6に記載の半導体装置。
【請求項8】
前記第1のフィールドプレート下の前記絶縁層中に、
前記ゲート電極の側から前記2つの主電極のうちの他方の側に向かって、容量結合された複数のプレートが形成されたことを特徴とする請求項5から請求項7までのいずれか1項に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図2】
【図3】
【図4】
【図5】
【図6】
【公開番号】特開2012−18972(P2012−18972A)
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願番号】特願2010−153961(P2010−153961)
【出願日】平成22年7月6日(2010.7.6)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】
【公開日】平成24年1月26日(2012.1.26)
【国際特許分類】
【出願日】平成22年7月6日(2010.7.6)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】
[ Back to top ]