トランジスタ素子
【課題】ＧａＡｓ基板上にＨＥＭＴ、ＨＢＴを順次積層してなるトランジスタ素子において、ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子において、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子において、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＡｓ基板上に高電子移動度トランジスタ、ヘテロバイポーラトランジスタを順次積層したトランジスタ素子に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量かつ多様な情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応、消費電力の低減などが要求されている。
【０００３】
このような通信端末機器用のパワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（Hetero Bipolar Transistor；以下、ＨＢＴという）や高電子移動度トランジスタ（High Electron Mobility Transistor；以下、ＨＥＭＴという）が用いられている。
【０００４】
まず、ヘテロバイポーラトランジスタ（ＨＢＴ）について説明する。
【０００５】
ＨＢＴの動作は、基本的には通常のバイポーラトランジスタ（Bipolar Junction Transistor；以下、ＢＪＴという）と同様である。
【０００６】
ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。
【０００７】
これに対し、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベース・エミッタ界面に障壁ができ、ホールがエミッタに漏れるのを抑えることができる。これによりＨＢＴでは、電流増幅率を低下させずにコレクタ電流を大きくできる利点を有する。
【０００８】
図２に示すように、従来のＨＢＴ素子２１は、半絶縁性ＧａＡｓ基板２２上に、サブコレクタ層２３となるｎ型ＧａＡｓ層、コレクタ層２４となるｎ型ＧａＡｓ層、ベース層２５となるｐ型ＧａＡｓ層、エミッタ層２６となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）、エミッタコンタクト層２７となるｎ型ＧａＡｓ層、グレーデッド・ノンアロイ層２８となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０→０．５）、均一組成ノンアロイ層２９となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）、を順に積層したものである。
【０００９】
次に、高電子移動度トランジスタ（ＨＥＭＴ）について説明する。
【００１０】
ＨＥＭＴは、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有する。ヘテロ接合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【００１１】
図３に示すように、従来のＨＥＭＴ素子３１は、半絶縁性ＧａＡｓ基板３２上に、バッファ層３３となるアンドープＡｌＧａＡｓ層、電子供給層３４となるｎ型ＡｌxＧａ1-xＡｓ層、スペーサ層３５となるアンドープＡｌxＧａ1-xＡｓ層、チャネル層３６となるアンドープＩｎxＧａ1-xＡｓ層、スペーサ層３７となるアンドープＡｌxＧａ1-xＡｓ層、電子供給層３８となるｎ型ＡｌxＧａ1-xＡｓ層、ショットキー層３９となるアンドープＧａＡｓ層、を順に積層したものである。
【００１２】
なお、図中、キャリア濃度を示す表記として、ｎ+、ｎ、ｎ-が使用されているが、これらはキャリア濃度の一例を示すものであり、＋が付いたものは高キャリア濃度で１０18以上、無印が１０17台、−が付いたものは低キャリア濃度で１０14以上１０17未満を表す。また、ｉの表記は、アンドープであることを意味する。
【００１３】
ＨＥＭＴでは、増幅効率を上げることにより、低電圧での動作及び消費電力の低減への要求に応えることができる。しかし、従来のＨＥＭＴでは、増幅率を高増幅率にして動作させた場合に、出力信号に歪みが生じるという問題がある。
【００１４】
そこで、電流駆動能力の高いＨＢＴと、低消費電力かつ高周波雑音特性のよいＨＥＭＴを１つのパワー増幅器モジュールとして用いることで、出力信号の歪みを抑え、消費電力の低減を図ることが行われている。
【００１５】
図４に示すパワー増幅器モジュール４１では、入力信号を駆動用ＨＢＴ４２により増幅し、その増幅信号を後段の出力用ＨＥＭＴ４３でさらに増幅して、出力信号とするように構成されている。
【００１６】
しかしながら、図４のパワー増幅器モジュール４１のようにＨＢＴ４２とＨＥＭＴ４３とを配線で接続した場合、配線によるＲＣ遅延、素子の発熱が問題となってしまう。
【００１７】
そこで、この配線をなくし、これらの問題を解決するのが、図５に示したトランジスタ素子５１である。このトランジスタ素子５１は、ＧａＡｓ基板５２上にエピタキシャル成長によりＨＥＭＴ５３を設け、ＨＥＭＴ５３の上にＨＢＴ５４を設けた２段トランジスタ構造となっている。すなわち、トランジスタ素子５１は、半絶縁性ＧａＡｓ基板５２上に、バッファ層５５となるアンドープＡｌＧａＡｓ層、電子供給層５６となるｎ型ＡｌxＧａ1-xＡｓ層、スペーサ層５７となるアンドープＡｌxＧａ1-xＡｓ層、チャネル層５８となるアンドープＩｎxＧａ1-xＡｓ層、スペーサ層５９となるアンドープＡｌxＧａ1-xＡｓ層、電子供給層６０となるｎ型ＡｌxＧａ1-xＡｓ層、ショットキー層６１となるアンドープＧａＡｓ層、サブコレクタ層６２となるｎ型ＧａＡｓ層、コレクタ層６３となるｎ型ＧａＡｓ層、ベース層６４となるｐ型ＧａＡｓ層、エミッタ層６５となるｎ型ＩｎxＧａ1-xＰ層、バラスト層６６となるｎ型ＧａＡｓ層、グレーデッド・ノンアロイ層６７となるｎ型ＩｎxＧａ1-xＡｓ層、均一組成ノンアロイ層６８となるｎ型ＩｎxＧａ1-xＡｓ層、を順に積層したものである（特許文献１）。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平９−８２８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、図５のトランジスタ素子５１では、ＨＥＭＴ５３を構成する複数のエピタキシャル層の上に、ＨＢＴ５４を構成する複数のエピタキシャル層を成長させるため、ＨＢＴ５４を構成する複数のエピタキシャル層を成長させる際に、ＨＥＭＴ５３の移動度が低下してしまうという問題があった。
【００２０】
そこで、本発明の目的は、上記課題を解決し、ＧａＡｓ基板上にＨＥＭＴ、ＨＢＴを順次積層してなるトランジスタ素子において、ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ素子を提供することにある。
【課題を解決するための手段】
【００２１】
本発明は上記目的を達成するために創案されたものであり、ＧａＡｓ基板上に高電子移動度トランジスタ（ＨＥＭＴ）が形成され、該ＨＥＭＴ上にヘテロバイポーラトランジスタ（ＨＢＴ）が形成されたトランジスタ素子において、前記ＨＥＭＴがアンドープＩｎＧａＡｓＰからなるバリア層を有するトランジスタ素子である。
【００２２】
前記ＨＥＭＴは、前記ＧａＡｓ基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、前記バリア層、ショットキー層が順に積層され形成され、前記電子供給層は、Ｓｉのδドープ層からなってもよい。
【００２３】
前記ＨＢＴは、前記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、ノンアロイ層が順に積層され形成されてもよい。
【発明の効果】
【００２４】
本発明によれば、ＨＥＭＴの移動度の低下を抑制できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施の形態に係るトランジスタ素子の積層構造図である。
【図２】ＨＢＴ素子の積層構造図である。
【図３】ＨＥＭＴ素子の積層構造図である。
【図４】従来のパワー増幅器モジュールの回路図である。
【図５】従来のトランジスタ素子の積層構造図である。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２７】
図１は、本実施の形態に係るトランジスタ素子の積層構造図である。
【００２８】
図１に示すように、トランジスタ素子１は、ＧａＡｓ基板２上にＨＥＭＴ３が形成され、ＨＥＭＴ３上にＨＢＴ４が形成された構造（Ｂｉ−ＦＥＴ構造）を有する。
【００２９】
トランジスタ素子１では、まず、半絶縁性のＧａＡｓ基板２上に、エピタキシャル成長により、バッファ層５となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．２８）、電子供給層６となるｎ型ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）、スペーサ層７となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．３）、チャネル層８となるＩｎxＧａ1-xＡｓ層（ｘ＝０．１８）、スペーサ層９となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．３）、バリア層１０となるアンドープＩｎxＧａ1-xＡｓyＰ1-y層（ｘ＝０．６、ｙ＝０．６）、ショットキー層１１となるアンドープＧａＡｓ層、を順に積層することにより、ＨＥＭＴ（ＨＥＭＴ構造層）３が形成される。
【００３０】
さらに、そのＨＥＭＴ３の上には、エピタキシャル成長により、ストッパ層１２となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）、及びバッファ層１３となるアンドープＧａＡｓ層が形成され、これらストッパ層１２とバッファ層１３を介して、サブコレクタ層１４となるｎ型ＧａＡｓ層、コレクタ層１５となるｎ型ＧａＡｓ層、ベース層１６となるｐ型ＧａＡｓ層、エミッタ層１７となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）、バラスト層１８となるｎ型ＧａＡｓ層、グレーデッド・ノンアロイ層１９となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０→０．５）、均一組成ノンアロイ層２０となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）、を順に積層することにより、ＨＢＴ（ＨＢＴ構造層）４が形成される。なお、グレーデッドノンアロイ層１９は、バラスト層１８から離れるにしたがってＩｎ組成が０から０．５に徐々に変化するように形成され、均一組成ノンアロイ層２０は、Ｉｎ組成が一定（ｘ＝０．５）となるように形成される。
【００３１】
このように、トランジスタ素子１では、ＨＥＭＴ３がバリア層１０を有する。このバリア層１０は、ＨＥＭＴ３の移動度を低下させないために設けられる層であり、本実施の形態では、アンドープＩｎＧａＡｓＰからなる。
【００３２】
また、本実施の形態では、ＨＥＭＴ３の電子供給層６は、Ｓｉのδドープ層からなる。なお、δドープ層とは局所的にドーパント（ここではＳｉ）が高濃度に含まれた領域であり、図１に示すような縮尺の層として存在していない。つまり、図１では、便宜上各層の縮尺を変更し、トランジスタ素子１の構造を概略的に示している。
【００３３】
本実施の形態に係るトランジスタ素子１は、図５で説明した従来のトランジスタ素子５１と比較すると、従来のトランジスタ素子５１ではＨＥＭＴ５３のスペーサ層５９とショットキー層６１の間に電子供給層６０があるのに対し、トランジスタ素子１では、スペーサ層９とショットキー層１１との間に、バリア層１０がある。
【００３４】
また、従来のトランジスタ素子５１では、ＨＥＭＴ５３のショットキー層６１の直ぐ上がＨＢＴ５４のサブコレクタ層６２となっているのに対し、トランジスタ素子１では、ＨＥＭＴ３のショットキー層１１とＨＢＴ４のサブコレクタ層１４との間に、ストッパ層１２とバッファ層１３がある。
【００３５】
本実施の形態の作用を説明する。
【００３６】
本実施の形態に係るトランジスタ素子１では、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有している。バリア層のない図５の従来のトランジスタ素子５１では、ＨＥＭＴ５３の移動度が２０００ｃｍ／Ｖ・ｓと低いが、バリア層１０を有するトランジスタ素子１によれば、ＨＥＭＴ３の移動度が４０００ｃｍ／Ｖ・ｓであり、従来に比べて移動度が高い。
【００３７】
これは、従来のトランジスタ素子５１では、ＨＥＭＴ５３の上にＨＢＴ５４を成長させる際にＨＥＭＴ５３の移動度が劣化していたのに対し、本実施の形態では、ＨＥＭＴ３の移動度を劣化させないためのバリア層１０を有することにより、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しないことによる。
【００３８】
このように、本発明のトランジスタ素子１は、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しないため、従来より移動度が高いＨＥＭＴ３が作製可能になるという利点がある。
【００３９】
また、トランジスタ素子１では、バリア層１０をアンドープＩｎＧａＡｓＰで形成している。バリア層１０をアンドープＩｎＧａＡｓＰで形成することにより、移動度の低下を抑えることができ、また、移動度の経時劣化を抑えることができる。
【００４０】
また、トランジスタ素子１では、ＨＥＭＴ３のショットキー層１１とＨＢＴ４のサブコレクタ層１４との間に、ストッパ層１２とバッファ層１３を有する。従来は、ＨＥＭＴ素子を作製する場合、ＨＢＴを除かなければならなかったが、本発明はストッパ層１２があることにより、ＨＥＭＴ３の表面を露出させるのが簡単になる。
【００４１】
本発明によれば、送信用パワー増幅器として使用する際に、低電圧で動作し、出力信号の歪みを抑え、消費電力を低減でき、かつ、高移動度のトランジスタ素子１を実現できる。
【００４２】
本発明は、図１の構成に限定されない。例えば、トランジスタ素子１のＨＢＴ４では、サブコレクタ層１４、コレクタ層１５、ベース層１６、エミッタ層１７、バラスト層１８、ノンアロイ層１９，２０を順に積層してなるが、ＨＢＴ４からバラスト層１８をなくし、ＨＢＴ４がサブコレクタ層１４、コレクタ層１５、ベース層１６、エミッタ層１７、ノンアロイ層１９，２０を順に積層したものであってもよい。この構成においても、ＨＥＭＴ３にバリア層１０を有することにより、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しない。
【００４３】
また、上記実施の形態では、ＨＥＭＴ３の電子供給層６のドーパントとしてＳｉを用いたが、ドーパントとしてＳｅ、Ｔｅを用いてもよい。
【００４４】
さらに、上記実施の形態では、基板として半絶縁性ＧａＡｓ基板２を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。
【符号の説明】
【００４５】
１ トランジスタ素子
２ ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）
３ ＨＥＭＴ（高電子移動度トランジスタ）
４ ＨＢＴ（ヘテロバイポーラトランジスタ）
５ バッファ層
６ 電子供給層
７，９ スペーサ層
８ チャネル層
１０ バリア層
１１ ショットキー層
１２ ストッパ層
１３ バッファ層
１４ サブコレクタ層
１５ コレクタ層
１６ ベース層
１７ エミッタ層
１８ バラスト層
１９ グレーデッドノンアロイ層
２０ 均一組成ノンアロイ層
【技術分野】
【０００１】
本発明は、ＧａＡｓ基板上に高電子移動度トランジスタ、ヘテロバイポーラトランジスタを順次積層したトランジスタ素子に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量かつ多様な情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応、消費電力の低減などが要求されている。
【０００３】
このような通信端末機器用のパワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（Hetero Bipolar Transistor；以下、ＨＢＴという）や高電子移動度トランジスタ（High Electron Mobility Transistor；以下、ＨＥＭＴという）が用いられている。
【０００４】
まず、ヘテロバイポーラトランジスタ（ＨＢＴ）について説明する。
【０００５】
ＨＢＴの動作は、基本的には通常のバイポーラトランジスタ（Bipolar Junction Transistor；以下、ＢＪＴという）と同様である。
【０００６】
ｎｐｎ型ＢＪＴでは、エミッタからコレクタに向かって流れる電子量をベース電流（ホール電流）により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。
【０００７】
これに対し、エミッタにバンドギャップの大きな半導体材料を用いて構成されるｎｐｎ型ＨＢＴでは、ベース・エミッタ界面に障壁ができ、ホールがエミッタに漏れるのを抑えることができる。これによりＨＢＴでは、電流増幅率を低下させずにコレクタ電流を大きくできる利点を有する。
【０００８】
図２に示すように、従来のＨＢＴ素子２１は、半絶縁性ＧａＡｓ基板２２上に、サブコレクタ層２３となるｎ型ＧａＡｓ層、コレクタ層２４となるｎ型ＧａＡｓ層、ベース層２５となるｐ型ＧａＡｓ層、エミッタ層２６となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）、エミッタコンタクト層２７となるｎ型ＧａＡｓ層、グレーデッド・ノンアロイ層２８となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０→０．５）、均一組成ノンアロイ層２９となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）、を順に積層したものである。
【０００９】
次に、高電子移動度トランジスタ（ＨＥＭＴ）について説明する。
【００１０】
ＨＥＭＴは、ＩｎＧａＡｓ層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有する。ヘテロ接合ＨＥＭＴは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。
【００１１】
図３に示すように、従来のＨＥＭＴ素子３１は、半絶縁性ＧａＡｓ基板３２上に、バッファ層３３となるアンドープＡｌＧａＡｓ層、電子供給層３４となるｎ型ＡｌxＧａ1-xＡｓ層、スペーサ層３５となるアンドープＡｌxＧａ1-xＡｓ層、チャネル層３６となるアンドープＩｎxＧａ1-xＡｓ層、スペーサ層３７となるアンドープＡｌxＧａ1-xＡｓ層、電子供給層３８となるｎ型ＡｌxＧａ1-xＡｓ層、ショットキー層３９となるアンドープＧａＡｓ層、を順に積層したものである。
【００１２】
なお、図中、キャリア濃度を示す表記として、ｎ+、ｎ、ｎ-が使用されているが、これらはキャリア濃度の一例を示すものであり、＋が付いたものは高キャリア濃度で１０18以上、無印が１０17台、−が付いたものは低キャリア濃度で１０14以上１０17未満を表す。また、ｉの表記は、アンドープであることを意味する。
【００１３】
ＨＥＭＴでは、増幅効率を上げることにより、低電圧での動作及び消費電力の低減への要求に応えることができる。しかし、従来のＨＥＭＴでは、増幅率を高増幅率にして動作させた場合に、出力信号に歪みが生じるという問題がある。
【００１４】
そこで、電流駆動能力の高いＨＢＴと、低消費電力かつ高周波雑音特性のよいＨＥＭＴを１つのパワー増幅器モジュールとして用いることで、出力信号の歪みを抑え、消費電力の低減を図ることが行われている。
【００１５】
図４に示すパワー増幅器モジュール４１では、入力信号を駆動用ＨＢＴ４２により増幅し、その増幅信号を後段の出力用ＨＥＭＴ４３でさらに増幅して、出力信号とするように構成されている。
【００１６】
しかしながら、図４のパワー増幅器モジュール４１のようにＨＢＴ４２とＨＥＭＴ４３とを配線で接続した場合、配線によるＲＣ遅延、素子の発熱が問題となってしまう。
【００１７】
そこで、この配線をなくし、これらの問題を解決するのが、図５に示したトランジスタ素子５１である。このトランジスタ素子５１は、ＧａＡｓ基板５２上にエピタキシャル成長によりＨＥＭＴ５３を設け、ＨＥＭＴ５３の上にＨＢＴ５４を設けた２段トランジスタ構造となっている。すなわち、トランジスタ素子５１は、半絶縁性ＧａＡｓ基板５２上に、バッファ層５５となるアンドープＡｌＧａＡｓ層、電子供給層５６となるｎ型ＡｌxＧａ1-xＡｓ層、スペーサ層５７となるアンドープＡｌxＧａ1-xＡｓ層、チャネル層５８となるアンドープＩｎxＧａ1-xＡｓ層、スペーサ層５９となるアンドープＡｌxＧａ1-xＡｓ層、電子供給層６０となるｎ型ＡｌxＧａ1-xＡｓ層、ショットキー層６１となるアンドープＧａＡｓ層、サブコレクタ層６２となるｎ型ＧａＡｓ層、コレクタ層６３となるｎ型ＧａＡｓ層、ベース層６４となるｐ型ＧａＡｓ層、エミッタ層６５となるｎ型ＩｎxＧａ1-xＰ層、バラスト層６６となるｎ型ＧａＡｓ層、グレーデッド・ノンアロイ層６７となるｎ型ＩｎxＧａ1-xＡｓ層、均一組成ノンアロイ層６８となるｎ型ＩｎxＧａ1-xＡｓ層、を順に積層したものである（特許文献１）。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平９−８２８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、図５のトランジスタ素子５１では、ＨＥＭＴ５３を構成する複数のエピタキシャル層の上に、ＨＢＴ５４を構成する複数のエピタキシャル層を成長させるため、ＨＢＴ５４を構成する複数のエピタキシャル層を成長させる際に、ＨＥＭＴ５３の移動度が低下してしまうという問題があった。
【００２０】
そこで、本発明の目的は、上記課題を解決し、ＧａＡｓ基板上にＨＥＭＴ、ＨＢＴを順次積層してなるトランジスタ素子において、ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ素子を提供することにある。
【課題を解決するための手段】
【００２１】
本発明は上記目的を達成するために創案されたものであり、ＧａＡｓ基板上に高電子移動度トランジスタ（ＨＥＭＴ）が形成され、該ＨＥＭＴ上にヘテロバイポーラトランジスタ（ＨＢＴ）が形成されたトランジスタ素子において、前記ＨＥＭＴがアンドープＩｎＧａＡｓＰからなるバリア層を有するトランジスタ素子である。
【００２２】
前記ＨＥＭＴは、前記ＧａＡｓ基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、前記バリア層、ショットキー層が順に積層され形成され、前記電子供給層は、Ｓｉのδドープ層からなってもよい。
【００２３】
前記ＨＢＴは、前記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、ノンアロイ層が順に積層され形成されてもよい。
【発明の効果】
【００２４】
本発明によれば、ＨＥＭＴの移動度の低下を抑制できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施の形態に係るトランジスタ素子の積層構造図である。
【図２】ＨＢＴ素子の積層構造図である。
【図３】ＨＥＭＴ素子の積層構造図である。
【図４】従来のパワー増幅器モジュールの回路図である。
【図５】従来のトランジスタ素子の積層構造図である。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２７】
図１は、本実施の形態に係るトランジスタ素子の積層構造図である。
【００２８】
図１に示すように、トランジスタ素子１は、ＧａＡｓ基板２上にＨＥＭＴ３が形成され、ＨＥＭＴ３上にＨＢＴ４が形成された構造（Ｂｉ−ＦＥＴ構造）を有する。
【００２９】
トランジスタ素子１では、まず、半絶縁性のＧａＡｓ基板２上に、エピタキシャル成長により、バッファ層５となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．２８）、電子供給層６となるｎ型ＡｌxＧａ1-xＡｓ層（ｘ＝０．３）、スペーサ層７となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．３）、チャネル層８となるＩｎxＧａ1-xＡｓ層（ｘ＝０．１８）、スペーサ層９となるアンドープＡｌxＧａ1-xＡｓ層（ｘ＝０．３）、バリア層１０となるアンドープＩｎxＧａ1-xＡｓyＰ1-y層（ｘ＝０．６、ｙ＝０．６）、ショットキー層１１となるアンドープＧａＡｓ層、を順に積層することにより、ＨＥＭＴ（ＨＥＭＴ構造層）３が形成される。
【００３０】
さらに、そのＨＥＭＴ３の上には、エピタキシャル成長により、ストッパ層１２となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）、及びバッファ層１３となるアンドープＧａＡｓ層が形成され、これらストッパ層１２とバッファ層１３を介して、サブコレクタ層１４となるｎ型ＧａＡｓ層、コレクタ層１５となるｎ型ＧａＡｓ層、ベース層１６となるｐ型ＧａＡｓ層、エミッタ層１７となるｎ型ＩｎxＧａ1-xＰ層（ｘ＝０．４８）、バラスト層１８となるｎ型ＧａＡｓ層、グレーデッド・ノンアロイ層１９となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０→０．５）、均一組成ノンアロイ層２０となるｎ型ＩｎxＧａ1-xＡｓ層（ｘ＝０．５）、を順に積層することにより、ＨＢＴ（ＨＢＴ構造層）４が形成される。なお、グレーデッドノンアロイ層１９は、バラスト層１８から離れるにしたがってＩｎ組成が０から０．５に徐々に変化するように形成され、均一組成ノンアロイ層２０は、Ｉｎ組成が一定（ｘ＝０．５）となるように形成される。
【００３１】
このように、トランジスタ素子１では、ＨＥＭＴ３がバリア層１０を有する。このバリア層１０は、ＨＥＭＴ３の移動度を低下させないために設けられる層であり、本実施の形態では、アンドープＩｎＧａＡｓＰからなる。
【００３２】
また、本実施の形態では、ＨＥＭＴ３の電子供給層６は、Ｓｉのδドープ層からなる。なお、δドープ層とは局所的にドーパント（ここではＳｉ）が高濃度に含まれた領域であり、図１に示すような縮尺の層として存在していない。つまり、図１では、便宜上各層の縮尺を変更し、トランジスタ素子１の構造を概略的に示している。
【００３３】
本実施の形態に係るトランジスタ素子１は、図５で説明した従来のトランジスタ素子５１と比較すると、従来のトランジスタ素子５１ではＨＥＭＴ５３のスペーサ層５９とショットキー層６１の間に電子供給層６０があるのに対し、トランジスタ素子１では、スペーサ層９とショットキー層１１との間に、バリア層１０がある。
【００３４】
また、従来のトランジスタ素子５１では、ＨＥＭＴ５３のショットキー層６１の直ぐ上がＨＢＴ５４のサブコレクタ層６２となっているのに対し、トランジスタ素子１では、ＨＥＭＴ３のショットキー層１１とＨＢＴ４のサブコレクタ層１４との間に、ストッパ層１２とバッファ層１３がある。
【００３５】
本実施の形態の作用を説明する。
【００３６】
本実施の形態に係るトランジスタ素子１では、ＨＥＭＴ３がアンドープＩｎＧａＡｓＰからなるバリア層１０を有している。バリア層のない図５の従来のトランジスタ素子５１では、ＨＥＭＴ５３の移動度が２０００ｃｍ／Ｖ・ｓと低いが、バリア層１０を有するトランジスタ素子１によれば、ＨＥＭＴ３の移動度が４０００ｃｍ／Ｖ・ｓであり、従来に比べて移動度が高い。
【００３７】
これは、従来のトランジスタ素子５１では、ＨＥＭＴ５３の上にＨＢＴ５４を成長させる際にＨＥＭＴ５３の移動度が劣化していたのに対し、本実施の形態では、ＨＥＭＴ３の移動度を劣化させないためのバリア層１０を有することにより、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しないことによる。
【００３８】
このように、本発明のトランジスタ素子１は、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しないため、従来より移動度が高いＨＥＭＴ３が作製可能になるという利点がある。
【００３９】
また、トランジスタ素子１では、バリア層１０をアンドープＩｎＧａＡｓＰで形成している。バリア層１０をアンドープＩｎＧａＡｓＰで形成することにより、移動度の低下を抑えることができ、また、移動度の経時劣化を抑えることができる。
【００４０】
また、トランジスタ素子１では、ＨＥＭＴ３のショットキー層１１とＨＢＴ４のサブコレクタ層１４との間に、ストッパ層１２とバッファ層１３を有する。従来は、ＨＥＭＴ素子を作製する場合、ＨＢＴを除かなければならなかったが、本発明はストッパ層１２があることにより、ＨＥＭＴ３の表面を露出させるのが簡単になる。
【００４１】
本発明によれば、送信用パワー増幅器として使用する際に、低電圧で動作し、出力信号の歪みを抑え、消費電力を低減でき、かつ、高移動度のトランジスタ素子１を実現できる。
【００４２】
本発明は、図１の構成に限定されない。例えば、トランジスタ素子１のＨＢＴ４では、サブコレクタ層１４、コレクタ層１５、ベース層１６、エミッタ層１７、バラスト層１８、ノンアロイ層１９，２０を順に積層してなるが、ＨＢＴ４からバラスト層１８をなくし、ＨＢＴ４がサブコレクタ層１４、コレクタ層１５、ベース層１６、エミッタ層１７、ノンアロイ層１９，２０を順に積層したものであってもよい。この構成においても、ＨＥＭＴ３にバリア層１０を有することにより、ＨＥＭＴ３の上にＨＢＴ４を成長させる際にＨＥＭＴ３の移動度が劣化しない。
【００４３】
また、上記実施の形態では、ＨＥＭＴ３の電子供給層６のドーパントとしてＳｉを用いたが、ドーパントとしてＳｅ、Ｔｅを用いてもよい。
【００４４】
さらに、上記実施の形態では、基板として半絶縁性ＧａＡｓ基板２を用いたが、Ｓｉ基板、ＩｎＰ基板に対しても本発明は適用できる。
【符号の説明】
【００４５】
１ トランジスタ素子
２ ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）
３ ＨＥＭＴ（高電子移動度トランジスタ）
４ ＨＢＴ（ヘテロバイポーラトランジスタ）
５ バッファ層
６ 電子供給層
７，９ スペーサ層
８ チャネル層
１０ バリア層
１１ ショットキー層
１２ ストッパ層
１３ バッファ層
１４ サブコレクタ層
１５ コレクタ層
１６ ベース層
１７ エミッタ層
１８ バラスト層
１９ グレーデッドノンアロイ層
２０ 均一組成ノンアロイ層
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に高電子移動度トランジスタ（ＨＥＭＴ）が形成され、該ＨＥＭＴ上にヘテロバイポーラトランジスタ（ＨＢＴ）が形成されたトランジスタ素子において、
前記ＨＥＭＴがアンドープＩｎＧａＡｓＰからなるバリア層を有することを特徴とするトランジスタ素子。
【請求項２】
前記ＨＥＭＴは、前記ＧａＡｓ基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、前記バリア層、ショットキー層が順に積層され形成され、
前記電子供給層は、Ｓｉのδドープ層からなる請求項１記載のトランジスタ素子。
【請求項３】
前記ＨＢＴは、前記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、ノンアロイ層が順に積層され形成される請求項１または２記載のトランジスタ素子。
【請求項１】
ＧａＡｓ基板上に高電子移動度トランジスタ（ＨＥＭＴ）が形成され、該ＨＥＭＴ上にヘテロバイポーラトランジスタ（ＨＢＴ）が形成されたトランジスタ素子において、
前記ＨＥＭＴがアンドープＩｎＧａＡｓＰからなるバリア層を有することを特徴とするトランジスタ素子。
【請求項２】
前記ＨＥＭＴは、前記ＧａＡｓ基板上に、バッファ層、電子供給層、スペーサ層、チャネル層、スペーサ層、前記バリア層、ショットキー層が順に積層され形成され、
前記電子供給層は、Ｓｉのδドープ層からなる請求項１記載のトランジスタ素子。
【請求項３】
前記ＨＢＴは、前記ＨＥＭＴ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、ノンアロイ層が順に積層され形成される請求項１または２記載のトランジスタ素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１９２７３４（Ｐ２０１１−１９２７３４Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５６１６０（Ｐ２０１０−５６１６０）
【出願日】平成２２年３月１２日（２０１０．３．１２）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１２日（２０１０．３．１２）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]