化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハ
【課題】基板面内のコンタクト抵抗を低く抑えることを可能とした化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板１上に有機金属原料化学気相成長法で化合物半導体層を形成する気相エピタキシャル成長装置１０によってｎ型不純物がドーピングされたｎ型コンタクト層を成長させる際に、原料ガスが供給される上流側に設けられた第１ヒータ１６のヒータ温度を５００℃以上とし、第１ヒータ１６より下流側に設けられた他のヒータ１７，１８のヒータ温度を第１ヒータ１６のヒータ温度よりも低く、かつ、３５０℃以上５００℃以下に調整する。
【解決手段】基板１上に有機金属原料化学気相成長法で化合物半導体層を形成する気相エピタキシャル成長装置１０によってｎ型不純物がドーピングされたｎ型コンタクト層を成長させる際に、原料ガスが供給される上流側に設けられた第１ヒータ１６のヒータ温度を５００℃以上とし、第１ヒータ１６より下流側に設けられた他のヒータ１７，１８のヒータ温度を第１ヒータ１６のヒータ温度よりも低く、かつ、３５０℃以上５００℃以下に調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族化合物半導体からなるエピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハに関する。
【背景技術】
【０００２】
近年、携帯電話などの通信端末機器は、音声テストやテキストデータだけでなく、大容量の多様な動画像情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応や消費電力の低減などが要求されている。このような端末機器用の送受信パワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ）が用いられている。
【０００３】
この種のＨＥＭＴ、例えばＧａＡｓを中心とするＩＩＩ−Ｖ族化合物半導体（特許文献１参照）を用いた高電子移動度トランジスタは、超高・高周波動作の観点から光通信システムの信号処理回路等の高速デジタル回路、携帯電話、又は無線ＬＡＮなどの無線通信機器の送信／受信信号の切り替えや内蔵アンテナと外部アンテナの切り替えに使用されている。また、低雑音の観点からマイクロ波又はミリ波帯で使用される低雑音増幅器への使用も期待されている。
【０００４】
このＨＥＭＴの基本構造は、図１に示すように、半絶縁性の基板１上に、電流リークを防止し、歪を緩衝するためのバッファ層２と、電子が走行する電子走行層（チャネル層）３と、電子を供給する電子供給層４と、ショットキー電極と接し、耐圧をとるためのショットキー層５とを順に積層して形成し、ショットキー層５の上に更に、電極となる金属との接触抵抗を小さくするためにｎ型のキャリアを高濃度にドープしたコンタクト層６を積層形成している。
【０００５】
バッファ層２は、ノンドープのＧａＡｓとＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を交互に数ｎｍ〜数１０ｎｍの範囲で積層する。
【０００６】
チャネル層３は、ＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を積層する。但し、ＩｎＧａＡｓ層は、ＧａＡｓとの格子整合が不可能であるため、格子緩和が発生しない程度の組成と膜厚が用いられる。
【０００７】
電子供給層４は、高濃度のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）を数１０ｎｍ、もしくはＳｉプレナードープ層を積層する。
【０００８】
ショットキー層５は、ノンドープ又は低濃度のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）を数１０ｎｍ程度に積層する。
【０００９】
コンタクト層６は、高濃度にＳｉをドーパントしたｎ型ＧａＡｓ層を積層する。接触抵抗を下げるために、Ｔｅ又はＳｅをドーパントしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を用いることもある。
【００１０】
この種の化合物半導体エピタキシャルウェハの製法にあっては、固体又は液状の有機金属原料をガス化して供給し、昇温した基板上で熱分解、化学反応させ、その昇温した基板上に薄膜結晶をエピタキシャル成長させる化学気相成長法（例えば、ＭＯＣＶＤ法）、あるいは超真空中で結晶の構成元素をそれぞれ別々のルツボから蒸発させ、分子線の形で、昇温させた基板上に供給し、その昇温した基板上に薄膜結晶をエピタキシャル成長させる分子線エピタキシー法（ＭＢＥ法）などにより製造されるのが一般的である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−３２９２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
トランジスタ素子においては、コンタクト層のコンタクト抵抗を下げるためにＴｅ又はＳｅをドーパントしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を用いている。このとき、ウェハ面内のドーピング均一性が悪いため、ウェハ面内のコンタクト抵抗がばらついてしまう。また、コンタクト層中のｎ型ドーパントであるＳｅ又はＴｅ濃度を制御しても、コンタクト抵抗を低く抑えることはできない場合がある。
【００１３】
本発明の目的は、上記課題を解決することができる化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【００１４】
［１］第１の発明は、基板を設置する成長室内に複数のヒータを設け、前記成長室内に原料ガスを供給して、前記基板上に化学気相成長法により化合物半導体層を形成するにあたり、前記化合物半導体層のうち、Ｔｅ又はＳｅを含有するｎ型不純物がドーピングされたｎ型のＩｎＧａＡｓコンタクト層は、前記原料ガスが供給される上流側に設けられた第１ヒータのヒータ温度を５００℃以上とし、前記第１ヒータより下流側に設けられた他のヒータのヒータ温度を前記第１ヒータのヒータ温度よりも低くし、かつ、基板温度を３５０℃以上５００℃以下に調整して成長させることを特徴とする化合物半導体エピタキシャルウェハの製造方法にある。
【００１５】
［２］第２の発明は、上記［１］記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるように成長させることを特徴とする。
【００１６】
［３］第３の発明は、上記［１］又は［２］記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成し、グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴としている。
【００１７】
［４］第４の発明は、上記［１］〜［３］のいずれかに記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記他のヒータは、前記基板の上方に設けられる第２ヒータと、前記第１及び第２ヒータより下流側に設けられる第３ヒータとからなり、前記第３ヒータは、前記第２ヒータよりもヒータ温度を高くすることを特徴としている。
【００１８】
［５］第５の発明は、上記［４］記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記第１ヒータと前記第２ヒータとの温度差は、前記第２ヒータと前記第３ヒータとの温度差よりも大きくすることを特徴としている。
【００１９】
［６］第６の発明は、基板と、前記基板上に設けられるトランジスタ機能層を含む化合物半導体層と、前記半導体層上に設けられるｎ型コンタクト層とを有し、前記ｎ型コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされ、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層からなり、前記ＩｎＧａＡｓ層におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であり、前記ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度の面内バラツキが６．０％以下であり、前記ＩｎＧａＡｓ層は、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下であることを特徴とするトランジスタ用エピタキシャルウェハを提供する。
【００２０】
［７］第７の発明は、上記［６］記載の発明にあって、前記ｎ型コンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に設けられ、前記グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴としている。
【００２１】
［８］第８の発明は、上記［６］又は［７］記載の発明にあって、前記化合物半導体層は、前記基板側に０．８μｍ以上１．５μｍ以下のバッファ層を有し、前記バッファ層のＴｅ濃度又はＳｅ濃度が２．０Ｅ１５ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上５．０Ｅ１７ｃｍ−３以下であることを特徴としている。
【発明の効果】
【００２２】
第１ヒータをコンタクト成長温度上限である５００℃以上の高い温度で制御することで、ｐ型不純物である炭素濃度を低減することができるようになり、ｎ型コンタクト層のドーピング濃度が均一になり、基板面内のコンタクト抵抗のバラツキを小さく抑えることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の典型的な実施の形態であるＨＥＭＴの縦断面図である。
【図２】本発明の典型的な実施の形態である反応炉を横から見た構造図である。
【図３】ヒータ温度とコンタクト抵抗のバラツキの関係を示す図である。
【図４】従来の反応炉を横から見た構造図である。
【発明を実施するための形態】
【００２４】
（ＨＥＭＴエピ層の構成）
この実施の形態に係る高電子移動度トランジスタ（ＨＥＭＴ）用の化合物半導体エピタキシャルウェハの基本構造にあっても、図１に示すように、従来と同様に、基板１上に薄膜結晶をエピタキシャル成長させる。このエピタキシャル層（以下、「エピ層」という。）は、半絶縁性の基板１上に、バッファ層２と、電子走行層（チャネル層）３と、電子供給層４と、ショットキー層５と、ｎ型コンタクト層６とを順に積層して構成されている。
【００２５】
図示例によれば、バッファ層２は、ノンドープのＧａＡｓとＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を交互に積層して構成されている。チャネル層３は、ＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層により構成されている。電子供給層４は、５．０Ｅ１７ｃｍ−３以上１．０Ｅ１９ｃｍ−３以下のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）、又はＳｉプレナードープ層により構成されている。ショットキー層５は、ノンドープもしくは１．０Ｅ１７ｃｍ−３以下のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）により構成されている。ｎ型コンタクト層６は、Ｔｅ又はＳｅをドーパントしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層により構成されている。
【００２６】
（ＭＯＣＶＤ装置の構成）
この実施の形態に係る主要な構成は、原料ガスの供給側から排気側にわたって分割した複数のヒータを用い、ｎ型コンタクト層６が成長する際に、原料ガスの供給側である上流側のヒータ温度をｎ型コンタクト層６の成長温度上限である所定温度以上に設定することで、ｎ型コンタクト層６における抵抗の面内バラツキを小さく抑制することにある。
【００２７】
図２を参照すると、図２には、原料ガスを炉内の成長室に導入して化合物半導体結晶を成長させるＭＯＣＶＤ装置１０の一例が模式的に示されている。図示例では、このＭＯＣＶＤ装置１０は、複数の基板１が図示しない均熱板を介してサセプタ１１の開口部内にフェイスダウンで設けられた自転公転型に構成されている。
【００２８】
成長室１２の内部の中央上部には、図示しないアクチュエータにより回転自在に支持された回転軸１３を介して円盤状のサセプタ１１が取り付けられている。成長室１２の中央下部には、原料ガスを図示しないガス供給源から成長室内部へ導入するガス配管１４と、成長室１２の内部の原料ガスを外部へ排気するガス排気管１５とがそれぞれ設置されている。
【００２９】
このサセプタ１１の上側には、所定の間隔をもってサセプタ１１を加熱するための第１〜第３ヒータ１６，１７，１８が原料ガスを供給する上流側から下流側にわたって分割して配置されている。図示例によれば、第１及び第３ヒータ１６，１８は、基板１と対向しない部位に設置されており、一方の第２ヒータ１７は、基板１と対向する部位に設置されている。
【００３０】
原料ガスは、回転しているサセプタ１１の中央下部にガス配管１４を介して流れ、そのサセプタ１１の中央下部から半径方向両側に向けて放射状に流れ、第１〜第３ヒータ１６，１７，１８によって加熱分解され、基板１上にエピ層が成長する。サセプタ１１の中央下部から半径方向両側に向けて放射状に流れる原料ガスは、ガス排気管１５を介して外部へ排気される。
【００３１】
原料ガスを供給する上流側においてヒータ温度を高くすることができれば、ヒータ配置位置は、図示例に限定されるものではないが、ｎ型コンタクト層６の成長時において、第３ヒータ１８を第２ヒータ１７よりもヒータ温度を高く設定することが好適であり、第１ヒータ１６と第２ヒータ１７との温度差を第２ヒータ１７と第３ヒータ１８との温度差よりも大きく設定することが好適である。
【００３２】
（ＨＥＭＴエピ層の製造方法）
以上のように構成されたＭＯＣＶＤ装置１０を用いて、所期の目的を達成するエピ層を効果的に得ることができる。
【００３３】
この実施の形態では、上記ヒータ温度条件で、サセプタ１１の中心下部から基板１までの領域を加熱する第１ヒータ１６のヒータ温度をｎ型コンタクト層６の成長温度上限である５００℃以上の高い温度に制御するとともに、第１ヒータ１６より下流側に設けられた第２及び第３ヒータ１７，１８のヒータ温度を第１ヒータ１６よりも低く制御しながら、基板１の温度を３５０℃以上５００℃以下に制御することが肝要である。
【００３４】
エピ層のうち、ｎ型コンタクト層６の成長時においては、炉内の成長室１２の第１ヒータ１６のヒータ温度を５００℃以上に制御し、原料ガスを加熱分解し、エピ層を形成するための基板温度が３５０℃以上５００℃以下となるように他の第２及び第３ヒータ１７，１８のヒータ温度を制御し、Ｔｅ又はＳｅの不純物濃度とともに、炭素濃度を制御する。
【００３５】
ｎ型コンタクト層６としては、ＩｎＧａＡｓにより形成し、ｎ型不純物としてＴｅ又はＳｅをドーピングする。ｎ型コンタクト層６におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるように成長させる。
【００３６】
ｎ型コンタクト層６は、Ｉｎ組成比が０からｘまで増加する図示しないＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成し、グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下となるように成長させることも可能である。
【００３７】
第１ヒータ１６をコンタクト成長温度上限である５００℃以上の高い温度に制御するとともに、基板温度を３５０℃以上５００℃以下に制御することで、ｐ型不純物である炭素濃度を低減することが可能となり、ｎ型コンタクト層６のドーピング濃度が均一になり、基板面内のコンタクト抵抗のバラツキを小さく抑えることが可能となる。
【実施例】
【００３８】
以下に、本発明の更に具体的な実施の形態として、実施例及び比較例を挙げて、ＨＥＭＴエピ層について説明する。
【００３９】
実施例においては、上記ＭＯＣＶＤ装置１０を用い、第１〜第３ヒータ１６，１７，１８のヒータ温度を独立して制御することで、基板１上にエピ層を成長させ、その特性を調べた。
【００４０】
図２に示す反応炉の成長室１２を加熱するヒータ温度は、３００〜１２００℃の範囲で制御した。ＨＥＭＴの成長条件は、バッファ層、コンタクト層、グレーデッド層を除いて、その成長時における基板温度を６５０℃とした。成長室１２内の圧力は１０１３２Ｐａ（７６Ｔｏｒｒ）とし、希釈用ガスは水素を用いた。サセプタ１１の回転数は１０回転／分とし、基板１はＧａＡｓ基板を用いた。なお、「ｉ−」は、エピ層が半絶縁性であることを表している。
【００４１】
バッファ層２のｉ−ＧａＡｓ層の成長には、原料としてＧａ（ＣＨ３）３とＡｓＨ３を用いた。Ｇａ（ＣＨ３）３の流量は１０．５ｃｍ３／分とした。一方のＡｓＨ３の流量は３１５ｃｍ３／分とした。
【００４２】
バッファ層２のｉ−Ａｌ０．２５ＧａＡｓ層の成長には、原料としてＧａ（ＣＨ３）３、Ａｌ（ＣＨ３）３及びＡｓＨ３を用いた。それらの流量は、それぞれ５．３ｃｍ３／分、１．４３ｃｍ３／分、及び６３０ｃｍ３／分とした。
【００４３】
チャネル層３のｉ−Ｉｎ０．２０ＧａＡｓ層の成長には、原料としてＧａ（ＣＨ３）３、Ｉｎ（ＣＨ３）３及びＡｓＨ３を用いた。それらの流量は、それぞれ５．３ｃｍ３／分、２．０９ｃｍ３／分、及び５００ｃｍ３／分とした。
【００４４】
電子供給層４及びショットキー層５のｎ−Ａｌ０．２５ＧａＡｓ層の成長には、ｉ−Ａｌ０．２５ＧａＡｓの成長に原料として使用したＧａ（ＣＨ３）３、Ａｌ（ＣＨ３）３及びＡｓＨ３に加えて、Ｓｉ２Ｈ６を用いた。Ｓｉ２Ｈ６の流量は７．７８×１０−３ｃｍ３／分とした。一方、Ｓｉ２Ｈ６以外の流量はｉ−Ａｌ０．２５ＧａＡｓ層の場合と同じである。
【００４５】
コンタクト層６のｎ−ＩｎＧａＡｓ層の成長には、ｉ−ＧａＡｓの成長に原料として使用したＧａ（ＣＨ３）３、ＡｓＨ３に加えて、Ｈ２Ｓｅを用いた。Ｈ２Ｓｅの流量は１．４７×１０−４ｃｍ３／分とした。
【００４６】
グレーデッド層は、設計した組成比となるよう流量を適宜制御した。ｎ型コンタクト層６であるＩｎＧａＡｓ層では、ｉ−ＩｎＧａＡｓ層の場合とドーパント量以外は同じである。
【００４７】
ｎ型コンタクト層６の成長における基板温度は３５０℃以上５００℃以下となるように第１〜第３ヒータ１６〜１８の制御を行った。グレーデッド層の成長における基板温度ついても、ｎ型コンタクト層６の成長時における基板温度と同じである。
【００４８】
バッファ層２の成長においては、バッファ層成長時における基板温度が６００℃以上７００℃以下となるように第１ヒータ１６の制御を行った。Ｖ族／ＩＩＩ族は３０以上１５０以下とした。バッファ層２に使用したＡｌｘＧａ（１−ｘ）ＡｓのＡｌ組成ｘ＜０．３に関し、酸素濃度を２．０Ｅ１６ｃｍ−３以下とした。
【００４９】
バッファ層２に関しては、通常のＧａＡｓ層最適基板温度である５８０℃付近より高温に設定した。これは、成長室１２内に残留するＴｅ又はＳｅの混入を防止するとともに、ｐ型ドーパントである炭素の取り込み量を制御するためである。つまり、不純物ドーパントは、基板温度が低い程、取り込まれ易いため、基板温度を高く設定する必要がある。炭素に関してはＶ族ガス流量により制御可能であるが、７００℃を超える高温になると、有機金属原料から自然に混入される炭素不純物量の制御がし難くなる。
【００５０】
酸素濃度に関しては、バッファ層２の高抵抗化として機能するが、ロット毎に酸素濃度が変わる場合は、素子特性に影響を与えることがある。有機金属原料から自然に取り込まれるため、成長室１２内の制御が難しい。炭素に関しては、Ｖ族ガス流量により制御可能であるが、酸素に関しては制御が困難であるためＳＩＭＳ分析の検出下限レベルまで下げる。これは、基板温度を高くすることにより対応が可能である。以上より、素子やデバイスに形成したときの特性のバラツキなどの問題の解消を図っている。
【００５１】
有機金属原料としては、基板温度３５０℃付近でも、熱分解が可能であるＴＥＩ、ＴＭＩ、ＴＥＧを使用した。Ｔｅ又はＳｅをドーパントしたコンタクト層であるｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層のドーピング効率を上げるため、通常のＧａＡｓ層最適成長基板温度である５８０℃よりも２００℃を超えて下げ、基板温度を３５０℃以下とした場合は、Ｖ族原料が熱分解を起こさないので適用できない。また、有機金属原料から多量の炭素不純物が発生し、ＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層に混入されるので、適用が困難である。一方、５００℃以上に基板温度を上げると、Ｔｅ又はＳｅのドーピング効率低下によるＴｅ又はＳｅの原料供給量が増加するために使用困難となる。
【００５２】
サセプタ１１の中央下部から基板１までの領域を加熱している第１ヒータ１６をコンタクト成長温度上限である５００℃よりも高い温度で制御することにより、ｐ型不純物である炭素濃度を低減するとともに、ｎ型コンタクト層６のドーピング濃度を均一とし、コンタクト抵抗が均一なエピ層を形成する。
【００５３】
この実施例に係るｎ型ドーパントにはＳｅを用い、下記の点にも注意しながら、第１〜第３ヒータ１６〜１８のヒータ温度を調整しつつ、基板温度を制御した。
【００５４】
ｎ型コンタクト層６のＳｅ濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるようにヒータ温度と基板温度とを所定の範囲内で制御した。
【００５５】
具体的には、ｎ型コンタクト層６は、グレーデッド層とは均一層からなる。Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成する。
【００５６】
グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８以上７．０Ｅ１８以下であり、炭素濃度が１．０Ｅ１７以上１．０Ｅ１８以下となるように、ヒータ温度と基板温度を制御した。
【００５７】
以上より、効果を確認するために、第１ヒータ１６のヒータ温度を変化させ、基板面内のコンタクト抵抗のバラツキを調べた。
【００５８】
ｎ型コンタクト層６の成長において、第１ヒータ１６のヒータ温度を５００℃、５５０℃、６００℃、６５０℃の４通りにヒータ温度を変化させた。このときの第２ヒータ１７のヒータ温度は、４００〜４５０℃、第３ヒータ１８のヒータ温度は４５０〜５００℃の範囲で制御し、基板温度が３５０〜５００℃の範囲となるように制御した。基板温度は放射温度計により測定した。なお、第１ヒータ温度を５００℃以上とし、基板温度を３５０〜５００℃とするため、第１ヒータ１６が基板１と対向しない位置に設けた。
【００５９】
（実施例の評価結果）
この実施例に係る成長室１２内の基板面内のコンタクト抵抗のバラツキを調べた。その結果を図３に示す。
【００６０】
図３から明らかなように、第１ヒータ１６のヒータ温度が５００℃でコンタクト抵抗の面内バラツキが６．０％となった。ヒータ温度が５００℃で好適な温度条件となり、第１ヒータ１６のヒータ温度を５００℃より上げると、コンタクト抵抗の面内バラツキが小さくなり、素子特性が更に改善されるということが理解できる。第１ヒータ１６のヒータ温度を５００℃以上に制御することにより、基板面内のコンタクト抵抗のバラツキが６．０％以下となるように小さく抑えることができるということが分かる。更に、ヒータ温度が５５０℃以上であれば、基板面内のコンタクト抵抗のバラツキを５．０％以下（５．０％、４．３％、４．１％）に抑えることができた。
【００６１】
この実施例によれば、第１〜第３ヒータ１６〜１８のヒータ温度設定を制御し、基板温度を所定の範囲内に制御することで、ｎ型コンタクト層６にオートドーピングされる炭素量が抑制される。ｐ型として機能する炭素濃度を低減することで、抵抗の面内バラツキが小さくなったものと考えられる。
【００６２】
この実施例によれば、ｎ型コンタクト層６の表面粗さＲａは、１５ｎｍ以下に抑えられていた。これは、コンタクト層成長時の基板温度とＩｎ組成により制御が可能であると考えられる。
【００６３】
ｎ型コンタクト層６の表面凹凸が高いと、表面が白濁する。その表面凹凸が高すぎる場合は、ｎ型コンタクト層６上に蒸着する電極膜のひび割れ等を誘発したり、あるいはｎ型コンタクト層６より下層にあるエピ層にも、膜の劣化を及ぼしたりする場合があるため、上限を設ける必要がある。ｎ型コンタクト層６の表面粗さＲａが１５ｎｍ以下であれば、プロセス工程においても、問題を発生することなく、歩留りの低下などを引起すこともない。
【００６４】
ｎ型コンタクト層６への炭素の取り込まれる量を制御することで、Ｔｅ又はＳｅのドーピング量（原料供給量）が１９乗台後半〜２０乗台とすることなく、低コンタクト抵抗を実現できた。また、ｎ型コンタクト層６の成長時に、過剰なＴｅ又はＳｅドーピング原料を供給する必要がないので、これらのメモリー効果の低減が可能となる。
【００６５】
この実施例によれば、炭素濃度の取り込み量を低減することができたので、Ｔｅ又はＳｅを過剰にドーピングする必要がなくなり、結果的に、Ｔｅ又はＳｅを用いた場合に問題となるメモリー効果の低減も達成できた。これにより、成長毎（ロット毎）にメンテナンスをする必要がなくなり、バッファ層２を６００℃以上７００℃以下の温度範囲でヒータ制御を行い、０．８μｍ以上１．５μｍ以下に膜厚を形成することで、メモリー効果によるバッファ層２に生じていたリーク電流などの問題を抑えることができた。このとき、バッファ層２に混入する酸素濃度のバラツキをなくすことで、素子特性のバラツキも低減できた。
【００６６】
［比較例］
比較例においては、上記実施の形態に係るＭＯＣＶＤ装置、及び図４に示す従来の反応炉内で基板上にエピ層を成長させ、その特性を調べた。なお、図４において、上記ＭＯＣＶＤ装置と実質的に同じ部材には同一の部材名と符号を付している。
【００６７】
［比較例１］
比較例１としては、上記ＭＯＣＶＤ装置１０における第１ヒータ１６のヒータ温度を３００℃、３５０℃、４００℃、４５０℃の４通りに設定し、第２及び第３ヒータ１７，１８のヒータ温度を４５０〜５５０℃の範囲に設定することで、基板温度が３５０℃以上５００℃以下となるように制御した。その結果、基板面内のコンタクト抵抗のバラツキは、第１ヒータ１６をヒータ最大温度である４５０℃に設定した場合でも、７．３％となり、上記実施例と比べて高かった。
【００６８】
［比較例２］
比較例２としては、図４に示す従来の成長室１２内で、ヒータ温度を４００〜５００℃に設定し、基板１上にエピ層の成長を行ったところ、基板１内のコンタクト抵抗のバラツキが９％を超えるものしか得られなかった。
【００６９】
（実施例におけるＨＥＭＴエピ層の一構成例）
上記実施例のように製造することで得られたＨＥＭＴ用のエピ層について、ＳＩＭＳ分析により不純物を測定した。その結果、次のようなＨＥＭＴ用のウェハが得られた。
【００７０】
基板１と、基板１上に設けられるトランジスタ機能層を含む化合物半導体層と、半導体層上に設けられるｎ型コンタクト層６とを有するＨＥＭＴ用のウェハにおいて、
（１）ｎ型コンタクト層６は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層からなる。
（２）グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、炭素濃度が１．０Ｅ１７以上１．０Ｅ１８以下であり、ＩｎＧａＡｓ層におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下である。（３）ＩｎＧａＡｓコンタクト層６のＴｅ又はＳｅのｎ型不純物濃度の面内バラツキが６．０％以下であり、ＩｎＧａＡｓ層は、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が、５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下である。
【００７１】
この実施例では、上記製造方法により、ｎ型コンタクト層６におけるＴｅ又はＳｅ濃度、炭素濃度を規定することで、上記移動度が達成できたものと考えられる。
【００７２】
上記構成をＨＥＭＴ素子に用いる場合は、化合物半導体層は、基板側に０．８μｍ以上１．５μｍ以下のバッファ層２を有し、バッファ層２のＴｅ濃度又はＳｅ濃度が２．０Ｅ１５ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上５．０Ｅ１７ｃｍ−３以下とする。
【００７３】
ｎ型コンタクト層６を用いた場合は、メモリー効果を低減することができるとともに、バッファ層２の管理によってリーク電流の発生を抑制できる。上記実施例より得られたＨＥＭＴ素子用エピタキシャルウェハに、ゲート電極、ソース電極、ドレイン電極を形成し、素子の電気的特性等の確認を行ったところ、ウェハ面内のいずれにおいて得られた素子であっても、リーク電流、素子耐圧性やスイッチング特性等は、従来品に対して同等以上の電気的特性を有していることを確認した。
【００７４】
［変形例］
以上の説明からも明らかなように、本発明の化合物半導体エピタキシャルウェハを上記実施の形態、及び実施例に基づいて説明したが、本発明は上記実施の形態、及び実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。本発明にあっては、例えば次に示すような他の変形例も可能である。
【００７５】
本出願人が先に提案した特開２００６−２６１３６４号公報に記載されたＨＢＴ、同特開２００６−２２８７８４号公報に記載されたＢＩ−ＦＥＴ、及び同特開２００９−８１２８４号公報に記載されたＢＩ−ＨＥＭＴの各構造のコンタクト層成長においても、上記ＭＯＣＶＤ装置を用い、第１ヒータの温度を５００℃以上に制御することで、基板面内のコンタクト抵抗バラツキを６．０％以下に抑えることができる。
【符号の説明】
【００７６】
１ 基板
２ バッファ層
３ 電子走行層（チャネル層）
４ 電子供給層
５ ショットキー層
６ コンタクト層
１０ ＭＯＣＶＤ装置
１１ サセプタ
１２ 成長室
１３ 回転軸
１４ ガス配管
１５ ガス排気管
１６ 第１ヒータ
１７ 第２ヒータ
１８ 第３ヒータ
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族化合物半導体からなるエピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハに関する。
【背景技術】
【０００２】
近年、携帯電話などの通信端末機器は、音声テストやテキストデータだけでなく、大容量の多様な動画像情報を高速で送受信することが求められている。このため、これらの端末機器に使用される送受信パワー増幅器には、高速・高周波動作への対応や消費電力の低減などが要求されている。このような端末機器用の送受信パワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ）が用いられている。
【０００３】
この種のＨＥＭＴ、例えばＧａＡｓを中心とするＩＩＩ−Ｖ族化合物半導体（特許文献１参照）を用いた高電子移動度トランジスタは、超高・高周波動作の観点から光通信システムの信号処理回路等の高速デジタル回路、携帯電話、又は無線ＬＡＮなどの無線通信機器の送信／受信信号の切り替えや内蔵アンテナと外部アンテナの切り替えに使用されている。また、低雑音の観点からマイクロ波又はミリ波帯で使用される低雑音増幅器への使用も期待されている。
【０００４】
このＨＥＭＴの基本構造は、図１に示すように、半絶縁性の基板１上に、電流リークを防止し、歪を緩衝するためのバッファ層２と、電子が走行する電子走行層（チャネル層）３と、電子を供給する電子供給層４と、ショットキー電極と接し、耐圧をとるためのショットキー層５とを順に積層して形成し、ショットキー層５の上に更に、電極となる金属との接触抵抗を小さくするためにｎ型のキャリアを高濃度にドープしたコンタクト層６を積層形成している。
【０００５】
バッファ層２は、ノンドープのＧａＡｓとＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を交互に数ｎｍ〜数１０ｎｍの範囲で積層する。
【０００６】
チャネル層３は、ＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を積層する。但し、ＩｎＧａＡｓ層は、ＧａＡｓとの格子整合が不可能であるため、格子緩和が発生しない程度の組成と膜厚が用いられる。
【０００７】
電子供給層４は、高濃度のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）を数１０ｎｍ、もしくはＳｉプレナードープ層を積層する。
【０００８】
ショットキー層５は、ノンドープ又は低濃度のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）を数１０ｎｍ程度に積層する。
【０００９】
コンタクト層６は、高濃度にＳｉをドーパントしたｎ型ＧａＡｓ層を積層する。接触抵抗を下げるために、Ｔｅ又はＳｅをドーパントしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を用いることもある。
【００１０】
この種の化合物半導体エピタキシャルウェハの製法にあっては、固体又は液状の有機金属原料をガス化して供給し、昇温した基板上で熱分解、化学反応させ、その昇温した基板上に薄膜結晶をエピタキシャル成長させる化学気相成長法（例えば、ＭＯＣＶＤ法）、あるいは超真空中で結晶の構成元素をそれぞれ別々のルツボから蒸発させ、分子線の形で、昇温させた基板上に供給し、その昇温した基板上に薄膜結晶をエピタキシャル成長させる分子線エピタキシー法（ＭＢＥ法）などにより製造されるのが一般的である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−３２９２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
トランジスタ素子においては、コンタクト層のコンタクト抵抗を下げるためにＴｅ又はＳｅをドーパントしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を用いている。このとき、ウェハ面内のドーピング均一性が悪いため、ウェハ面内のコンタクト抵抗がばらついてしまう。また、コンタクト層中のｎ型ドーパントであるＳｅ又はＴｅ濃度を制御しても、コンタクト抵抗を低く抑えることはできない場合がある。
【００１３】
本発明の目的は、上記課題を解決することができる化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハを提供することにある。
【課題を解決するための手段】
【００１４】
［１］第１の発明は、基板を設置する成長室内に複数のヒータを設け、前記成長室内に原料ガスを供給して、前記基板上に化学気相成長法により化合物半導体層を形成するにあたり、前記化合物半導体層のうち、Ｔｅ又はＳｅを含有するｎ型不純物がドーピングされたｎ型のＩｎＧａＡｓコンタクト層は、前記原料ガスが供給される上流側に設けられた第１ヒータのヒータ温度を５００℃以上とし、前記第１ヒータより下流側に設けられた他のヒータのヒータ温度を前記第１ヒータのヒータ温度よりも低くし、かつ、基板温度を３５０℃以上５００℃以下に調整して成長させることを特徴とする化合物半導体エピタキシャルウェハの製造方法にある。
【００１５】
［２］第２の発明は、上記［１］記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるように成長させることを特徴とする。
【００１６】
［３］第３の発明は、上記［１］又は［２］記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成し、グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴としている。
【００１７】
［４］第４の発明は、上記［１］〜［３］のいずれかに記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記他のヒータは、前記基板の上方に設けられる第２ヒータと、前記第１及び第２ヒータより下流側に設けられる第３ヒータとからなり、前記第３ヒータは、前記第２ヒータよりもヒータ温度を高くすることを特徴としている。
【００１８】
［５］第５の発明は、上記［４］記載の発明にあって、前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記第１ヒータと前記第２ヒータとの温度差は、前記第２ヒータと前記第３ヒータとの温度差よりも大きくすることを特徴としている。
【００１９】
［６］第６の発明は、基板と、前記基板上に設けられるトランジスタ機能層を含む化合物半導体層と、前記半導体層上に設けられるｎ型コンタクト層とを有し、前記ｎ型コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされ、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層からなり、前記ＩｎＧａＡｓ層におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であり、前記ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度の面内バラツキが６．０％以下であり、前記ＩｎＧａＡｓ層は、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下であることを特徴とするトランジスタ用エピタキシャルウェハを提供する。
【００２０】
［７］第７の発明は、上記［６］記載の発明にあって、前記ｎ型コンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に設けられ、前記グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴としている。
【００２１】
［８］第８の発明は、上記［６］又は［７］記載の発明にあって、前記化合物半導体層は、前記基板側に０．８μｍ以上１．５μｍ以下のバッファ層を有し、前記バッファ層のＴｅ濃度又はＳｅ濃度が２．０Ｅ１５ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上５．０Ｅ１７ｃｍ−３以下であることを特徴としている。
【発明の効果】
【００２２】
第１ヒータをコンタクト成長温度上限である５００℃以上の高い温度で制御することで、ｐ型不純物である炭素濃度を低減することができるようになり、ｎ型コンタクト層のドーピング濃度が均一になり、基板面内のコンタクト抵抗のバラツキを小さく抑えることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の典型的な実施の形態であるＨＥＭＴの縦断面図である。
【図２】本発明の典型的な実施の形態である反応炉を横から見た構造図である。
【図３】ヒータ温度とコンタクト抵抗のバラツキの関係を示す図である。
【図４】従来の反応炉を横から見た構造図である。
【発明を実施するための形態】
【００２４】
（ＨＥＭＴエピ層の構成）
この実施の形態に係る高電子移動度トランジスタ（ＨＥＭＴ）用の化合物半導体エピタキシャルウェハの基本構造にあっても、図１に示すように、従来と同様に、基板１上に薄膜結晶をエピタキシャル成長させる。このエピタキシャル層（以下、「エピ層」という。）は、半絶縁性の基板１上に、バッファ層２と、電子走行層（チャネル層）３と、電子供給層４と、ショットキー層５と、ｎ型コンタクト層６とを順に積層して構成されている。
【００２５】
図示例によれば、バッファ層２は、ノンドープのＧａＡｓとＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層を交互に積層して構成されている。チャネル層３は、ＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層により構成されている。電子供給層４は、５．０Ｅ１７ｃｍ−３以上１．０Ｅ１９ｃｍ−３以下のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）、又はＳｉプレナードープ層により構成されている。ショットキー層５は、ノンドープもしくは１．０Ｅ１７ｃｍ−３以下のｎ型ＡｌｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）により構成されている。ｎ型コンタクト層６は、Ｔｅ又はＳｅをドーパントしたｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層により構成されている。
【００２６】
（ＭＯＣＶＤ装置の構成）
この実施の形態に係る主要な構成は、原料ガスの供給側から排気側にわたって分割した複数のヒータを用い、ｎ型コンタクト層６が成長する際に、原料ガスの供給側である上流側のヒータ温度をｎ型コンタクト層６の成長温度上限である所定温度以上に設定することで、ｎ型コンタクト層６における抵抗の面内バラツキを小さく抑制することにある。
【００２７】
図２を参照すると、図２には、原料ガスを炉内の成長室に導入して化合物半導体結晶を成長させるＭＯＣＶＤ装置１０の一例が模式的に示されている。図示例では、このＭＯＣＶＤ装置１０は、複数の基板１が図示しない均熱板を介してサセプタ１１の開口部内にフェイスダウンで設けられた自転公転型に構成されている。
【００２８】
成長室１２の内部の中央上部には、図示しないアクチュエータにより回転自在に支持された回転軸１３を介して円盤状のサセプタ１１が取り付けられている。成長室１２の中央下部には、原料ガスを図示しないガス供給源から成長室内部へ導入するガス配管１４と、成長室１２の内部の原料ガスを外部へ排気するガス排気管１５とがそれぞれ設置されている。
【００２９】
このサセプタ１１の上側には、所定の間隔をもってサセプタ１１を加熱するための第１〜第３ヒータ１６，１７，１８が原料ガスを供給する上流側から下流側にわたって分割して配置されている。図示例によれば、第１及び第３ヒータ１６，１８は、基板１と対向しない部位に設置されており、一方の第２ヒータ１７は、基板１と対向する部位に設置されている。
【００３０】
原料ガスは、回転しているサセプタ１１の中央下部にガス配管１４を介して流れ、そのサセプタ１１の中央下部から半径方向両側に向けて放射状に流れ、第１〜第３ヒータ１６，１７，１８によって加熱分解され、基板１上にエピ層が成長する。サセプタ１１の中央下部から半径方向両側に向けて放射状に流れる原料ガスは、ガス排気管１５を介して外部へ排気される。
【００３１】
原料ガスを供給する上流側においてヒータ温度を高くすることができれば、ヒータ配置位置は、図示例に限定されるものではないが、ｎ型コンタクト層６の成長時において、第３ヒータ１８を第２ヒータ１７よりもヒータ温度を高く設定することが好適であり、第１ヒータ１６と第２ヒータ１７との温度差を第２ヒータ１７と第３ヒータ１８との温度差よりも大きく設定することが好適である。
【００３２】
（ＨＥＭＴエピ層の製造方法）
以上のように構成されたＭＯＣＶＤ装置１０を用いて、所期の目的を達成するエピ層を効果的に得ることができる。
【００３３】
この実施の形態では、上記ヒータ温度条件で、サセプタ１１の中心下部から基板１までの領域を加熱する第１ヒータ１６のヒータ温度をｎ型コンタクト層６の成長温度上限である５００℃以上の高い温度に制御するとともに、第１ヒータ１６より下流側に設けられた第２及び第３ヒータ１７，１８のヒータ温度を第１ヒータ１６よりも低く制御しながら、基板１の温度を３５０℃以上５００℃以下に制御することが肝要である。
【００３４】
エピ層のうち、ｎ型コンタクト層６の成長時においては、炉内の成長室１２の第１ヒータ１６のヒータ温度を５００℃以上に制御し、原料ガスを加熱分解し、エピ層を形成するための基板温度が３５０℃以上５００℃以下となるように他の第２及び第３ヒータ１７，１８のヒータ温度を制御し、Ｔｅ又はＳｅの不純物濃度とともに、炭素濃度を制御する。
【００３５】
ｎ型コンタクト層６としては、ＩｎＧａＡｓにより形成し、ｎ型不純物としてＴｅ又はＳｅをドーピングする。ｎ型コンタクト層６におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるように成長させる。
【００３６】
ｎ型コンタクト層６は、Ｉｎ組成比が０からｘまで増加する図示しないＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成し、グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下となるように成長させることも可能である。
【００３７】
第１ヒータ１６をコンタクト成長温度上限である５００℃以上の高い温度に制御するとともに、基板温度を３５０℃以上５００℃以下に制御することで、ｐ型不純物である炭素濃度を低減することが可能となり、ｎ型コンタクト層６のドーピング濃度が均一になり、基板面内のコンタクト抵抗のバラツキを小さく抑えることが可能となる。
【実施例】
【００３８】
以下に、本発明の更に具体的な実施の形態として、実施例及び比較例を挙げて、ＨＥＭＴエピ層について説明する。
【００３９】
実施例においては、上記ＭＯＣＶＤ装置１０を用い、第１〜第３ヒータ１６，１７，１８のヒータ温度を独立して制御することで、基板１上にエピ層を成長させ、その特性を調べた。
【００４０】
図２に示す反応炉の成長室１２を加熱するヒータ温度は、３００〜１２００℃の範囲で制御した。ＨＥＭＴの成長条件は、バッファ層、コンタクト層、グレーデッド層を除いて、その成長時における基板温度を６５０℃とした。成長室１２内の圧力は１０１３２Ｐａ（７６Ｔｏｒｒ）とし、希釈用ガスは水素を用いた。サセプタ１１の回転数は１０回転／分とし、基板１はＧａＡｓ基板を用いた。なお、「ｉ−」は、エピ層が半絶縁性であることを表している。
【００４１】
バッファ層２のｉ−ＧａＡｓ層の成長には、原料としてＧａ（ＣＨ３）３とＡｓＨ３を用いた。Ｇａ（ＣＨ３）３の流量は１０．５ｃｍ３／分とした。一方のＡｓＨ３の流量は３１５ｃｍ３／分とした。
【００４２】
バッファ層２のｉ−Ａｌ０．２５ＧａＡｓ層の成長には、原料としてＧａ（ＣＨ３）３、Ａｌ（ＣＨ３）３及びＡｓＨ３を用いた。それらの流量は、それぞれ５．３ｃｍ３／分、１．４３ｃｍ３／分、及び６３０ｃｍ３／分とした。
【００４３】
チャネル層３のｉ−Ｉｎ０．２０ＧａＡｓ層の成長には、原料としてＧａ（ＣＨ３）３、Ｉｎ（ＣＨ３）３及びＡｓＨ３を用いた。それらの流量は、それぞれ５．３ｃｍ３／分、２．０９ｃｍ３／分、及び５００ｃｍ３／分とした。
【００４４】
電子供給層４及びショットキー層５のｎ−Ａｌ０．２５ＧａＡｓ層の成長には、ｉ−Ａｌ０．２５ＧａＡｓの成長に原料として使用したＧａ（ＣＨ３）３、Ａｌ（ＣＨ３）３及びＡｓＨ３に加えて、Ｓｉ２Ｈ６を用いた。Ｓｉ２Ｈ６の流量は７．７８×１０−３ｃｍ３／分とした。一方、Ｓｉ２Ｈ６以外の流量はｉ−Ａｌ０．２５ＧａＡｓ層の場合と同じである。
【００４５】
コンタクト層６のｎ−ＩｎＧａＡｓ層の成長には、ｉ−ＧａＡｓの成長に原料として使用したＧａ（ＣＨ３）３、ＡｓＨ３に加えて、Ｈ２Ｓｅを用いた。Ｈ２Ｓｅの流量は１．４７×１０−４ｃｍ３／分とした。
【００４６】
グレーデッド層は、設計した組成比となるよう流量を適宜制御した。ｎ型コンタクト層６であるＩｎＧａＡｓ層では、ｉ−ＩｎＧａＡｓ層の場合とドーパント量以外は同じである。
【００４７】
ｎ型コンタクト層６の成長における基板温度は３５０℃以上５００℃以下となるように第１〜第３ヒータ１６〜１８の制御を行った。グレーデッド層の成長における基板温度ついても、ｎ型コンタクト層６の成長時における基板温度と同じである。
【００４８】
バッファ層２の成長においては、バッファ層成長時における基板温度が６００℃以上７００℃以下となるように第１ヒータ１６の制御を行った。Ｖ族／ＩＩＩ族は３０以上１５０以下とした。バッファ層２に使用したＡｌｘＧａ（１−ｘ）ＡｓのＡｌ組成ｘ＜０．３に関し、酸素濃度を２．０Ｅ１６ｃｍ−３以下とした。
【００４９】
バッファ層２に関しては、通常のＧａＡｓ層最適基板温度である５８０℃付近より高温に設定した。これは、成長室１２内に残留するＴｅ又はＳｅの混入を防止するとともに、ｐ型ドーパントである炭素の取り込み量を制御するためである。つまり、不純物ドーパントは、基板温度が低い程、取り込まれ易いため、基板温度を高く設定する必要がある。炭素に関してはＶ族ガス流量により制御可能であるが、７００℃を超える高温になると、有機金属原料から自然に混入される炭素不純物量の制御がし難くなる。
【００５０】
酸素濃度に関しては、バッファ層２の高抵抗化として機能するが、ロット毎に酸素濃度が変わる場合は、素子特性に影響を与えることがある。有機金属原料から自然に取り込まれるため、成長室１２内の制御が難しい。炭素に関しては、Ｖ族ガス流量により制御可能であるが、酸素に関しては制御が困難であるためＳＩＭＳ分析の検出下限レベルまで下げる。これは、基板温度を高くすることにより対応が可能である。以上より、素子やデバイスに形成したときの特性のバラツキなどの問題の解消を図っている。
【００５１】
有機金属原料としては、基板温度３５０℃付近でも、熱分解が可能であるＴＥＩ、ＴＭＩ、ＴＥＧを使用した。Ｔｅ又はＳｅをドーパントしたコンタクト層であるｎ型のＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層のドーピング効率を上げるため、通常のＧａＡｓ層最適成長基板温度である５８０℃よりも２００℃を超えて下げ、基板温度を３５０℃以下とした場合は、Ｖ族原料が熱分解を起こさないので適用できない。また、有機金属原料から多量の炭素不純物が発生し、ＩｎｘＧａ（１−ｘ）Ａｓ（但し、０＜ｘ＜１）層に混入されるので、適用が困難である。一方、５００℃以上に基板温度を上げると、Ｔｅ又はＳｅのドーピング効率低下によるＴｅ又はＳｅの原料供給量が増加するために使用困難となる。
【００５２】
サセプタ１１の中央下部から基板１までの領域を加熱している第１ヒータ１６をコンタクト成長温度上限である５００℃よりも高い温度で制御することにより、ｐ型不純物である炭素濃度を低減するとともに、ｎ型コンタクト層６のドーピング濃度を均一とし、コンタクト抵抗が均一なエピ層を形成する。
【００５３】
この実施例に係るｎ型ドーパントにはＳｅを用い、下記の点にも注意しながら、第１〜第３ヒータ１６〜１８のヒータ温度を調整しつつ、基板温度を制御した。
【００５４】
ｎ型コンタクト層６のＳｅ濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるようにヒータ温度と基板温度とを所定の範囲内で制御した。
【００５５】
具体的には、ｎ型コンタクト層６は、グレーデッド層とは均一層からなる。Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成する。
【００５６】
グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８以上７．０Ｅ１８以下であり、炭素濃度が１．０Ｅ１７以上１．０Ｅ１８以下となるように、ヒータ温度と基板温度を制御した。
【００５７】
以上より、効果を確認するために、第１ヒータ１６のヒータ温度を変化させ、基板面内のコンタクト抵抗のバラツキを調べた。
【００５８】
ｎ型コンタクト層６の成長において、第１ヒータ１６のヒータ温度を５００℃、５５０℃、６００℃、６５０℃の４通りにヒータ温度を変化させた。このときの第２ヒータ１７のヒータ温度は、４００〜４５０℃、第３ヒータ１８のヒータ温度は４５０〜５００℃の範囲で制御し、基板温度が３５０〜５００℃の範囲となるように制御した。基板温度は放射温度計により測定した。なお、第１ヒータ温度を５００℃以上とし、基板温度を３５０〜５００℃とするため、第１ヒータ１６が基板１と対向しない位置に設けた。
【００５９】
（実施例の評価結果）
この実施例に係る成長室１２内の基板面内のコンタクト抵抗のバラツキを調べた。その結果を図３に示す。
【００６０】
図３から明らかなように、第１ヒータ１６のヒータ温度が５００℃でコンタクト抵抗の面内バラツキが６．０％となった。ヒータ温度が５００℃で好適な温度条件となり、第１ヒータ１６のヒータ温度を５００℃より上げると、コンタクト抵抗の面内バラツキが小さくなり、素子特性が更に改善されるということが理解できる。第１ヒータ１６のヒータ温度を５００℃以上に制御することにより、基板面内のコンタクト抵抗のバラツキが６．０％以下となるように小さく抑えることができるということが分かる。更に、ヒータ温度が５５０℃以上であれば、基板面内のコンタクト抵抗のバラツキを５．０％以下（５．０％、４．３％、４．１％）に抑えることができた。
【００６１】
この実施例によれば、第１〜第３ヒータ１６〜１８のヒータ温度設定を制御し、基板温度を所定の範囲内に制御することで、ｎ型コンタクト層６にオートドーピングされる炭素量が抑制される。ｐ型として機能する炭素濃度を低減することで、抵抗の面内バラツキが小さくなったものと考えられる。
【００６２】
この実施例によれば、ｎ型コンタクト層６の表面粗さＲａは、１５ｎｍ以下に抑えられていた。これは、コンタクト層成長時の基板温度とＩｎ組成により制御が可能であると考えられる。
【００６３】
ｎ型コンタクト層６の表面凹凸が高いと、表面が白濁する。その表面凹凸が高すぎる場合は、ｎ型コンタクト層６上に蒸着する電極膜のひび割れ等を誘発したり、あるいはｎ型コンタクト層６より下層にあるエピ層にも、膜の劣化を及ぼしたりする場合があるため、上限を設ける必要がある。ｎ型コンタクト層６の表面粗さＲａが１５ｎｍ以下であれば、プロセス工程においても、問題を発生することなく、歩留りの低下などを引起すこともない。
【００６４】
ｎ型コンタクト層６への炭素の取り込まれる量を制御することで、Ｔｅ又はＳｅのドーピング量（原料供給量）が１９乗台後半〜２０乗台とすることなく、低コンタクト抵抗を実現できた。また、ｎ型コンタクト層６の成長時に、過剰なＴｅ又はＳｅドーピング原料を供給する必要がないので、これらのメモリー効果の低減が可能となる。
【００６５】
この実施例によれば、炭素濃度の取り込み量を低減することができたので、Ｔｅ又はＳｅを過剰にドーピングする必要がなくなり、結果的に、Ｔｅ又はＳｅを用いた場合に問題となるメモリー効果の低減も達成できた。これにより、成長毎（ロット毎）にメンテナンスをする必要がなくなり、バッファ層２を６００℃以上７００℃以下の温度範囲でヒータ制御を行い、０．８μｍ以上１．５μｍ以下に膜厚を形成することで、メモリー効果によるバッファ層２に生じていたリーク電流などの問題を抑えることができた。このとき、バッファ層２に混入する酸素濃度のバラツキをなくすことで、素子特性のバラツキも低減できた。
【００６６】
［比較例］
比較例においては、上記実施の形態に係るＭＯＣＶＤ装置、及び図４に示す従来の反応炉内で基板上にエピ層を成長させ、その特性を調べた。なお、図４において、上記ＭＯＣＶＤ装置と実質的に同じ部材には同一の部材名と符号を付している。
【００６７】
［比較例１］
比較例１としては、上記ＭＯＣＶＤ装置１０における第１ヒータ１６のヒータ温度を３００℃、３５０℃、４００℃、４５０℃の４通りに設定し、第２及び第３ヒータ１７，１８のヒータ温度を４５０〜５５０℃の範囲に設定することで、基板温度が３５０℃以上５００℃以下となるように制御した。その結果、基板面内のコンタクト抵抗のバラツキは、第１ヒータ１６をヒータ最大温度である４５０℃に設定した場合でも、７．３％となり、上記実施例と比べて高かった。
【００６８】
［比較例２］
比較例２としては、図４に示す従来の成長室１２内で、ヒータ温度を４００〜５００℃に設定し、基板１上にエピ層の成長を行ったところ、基板１内のコンタクト抵抗のバラツキが９％を超えるものしか得られなかった。
【００６９】
（実施例におけるＨＥＭＴエピ層の一構成例）
上記実施例のように製造することで得られたＨＥＭＴ用のエピ層について、ＳＩＭＳ分析により不純物を測定した。その結果、次のようなＨＥＭＴ用のウェハが得られた。
【００７０】
基板１と、基板１上に設けられるトランジスタ機能層を含む化合物半導体層と、半導体層上に設けられるｎ型コンタクト層６とを有するＨＥＭＴ用のウェハにおいて、
（１）ｎ型コンタクト層６は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層からなる。
（２）グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、炭素濃度が１．０Ｅ１７以上１．０Ｅ１８以下であり、ＩｎＧａＡｓ層におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下である。（３）ＩｎＧａＡｓコンタクト層６のＴｅ又はＳｅのｎ型不純物濃度の面内バラツキが６．０％以下であり、ＩｎＧａＡｓ層は、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が、５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下である。
【００７１】
この実施例では、上記製造方法により、ｎ型コンタクト層６におけるＴｅ又はＳｅ濃度、炭素濃度を規定することで、上記移動度が達成できたものと考えられる。
【００７２】
上記構成をＨＥＭＴ素子に用いる場合は、化合物半導体層は、基板側に０．８μｍ以上１．５μｍ以下のバッファ層２を有し、バッファ層２のＴｅ濃度又はＳｅ濃度が２．０Ｅ１５ｃｍ−３以下であり、炭素濃度が１．０Ｅ１６ｃｍ−３以上５．０Ｅ１７ｃｍ−３以下とする。
【００７３】
ｎ型コンタクト層６を用いた場合は、メモリー効果を低減することができるとともに、バッファ層２の管理によってリーク電流の発生を抑制できる。上記実施例より得られたＨＥＭＴ素子用エピタキシャルウェハに、ゲート電極、ソース電極、ドレイン電極を形成し、素子の電気的特性等の確認を行ったところ、ウェハ面内のいずれにおいて得られた素子であっても、リーク電流、素子耐圧性やスイッチング特性等は、従来品に対して同等以上の電気的特性を有していることを確認した。
【００７４】
［変形例］
以上の説明からも明らかなように、本発明の化合物半導体エピタキシャルウェハを上記実施の形態、及び実施例に基づいて説明したが、本発明は上記実施の形態、及び実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。本発明にあっては、例えば次に示すような他の変形例も可能である。
【００７５】
本出願人が先に提案した特開２００６−２６１３６４号公報に記載されたＨＢＴ、同特開２００６−２２８７８４号公報に記載されたＢＩ−ＦＥＴ、及び同特開２００９−８１２８４号公報に記載されたＢＩ−ＨＥＭＴの各構造のコンタクト層成長においても、上記ＭＯＣＶＤ装置を用い、第１ヒータの温度を５００℃以上に制御することで、基板面内のコンタクト抵抗バラツキを６．０％以下に抑えることができる。
【符号の説明】
【００７６】
１ 基板
２ バッファ層
３ 電子走行層（チャネル層）
４ 電子供給層
５ ショットキー層
６ コンタクト層
１０ ＭＯＣＶＤ装置
１１ サセプタ
１２ 成長室
１３ 回転軸
１４ ガス配管
１５ ガス排気管
１６ 第１ヒータ
１７ 第２ヒータ
１８ 第３ヒータ
【特許請求の範囲】
【請求項１】
基板を設置する成長室内に複数のヒータを設け、前記成長室内に原料ガスを供給して、前記基板上に化学気相成長法により化合物半導体層を形成するにあたり、
前記化合物半導体層のうち、Ｔｅ又はＳｅを含有するｎ型不純物がドーピングされたｎ型のＩｎＧａＡｓコンタクト層は、前記原料ガスが供給される上流側に設けられた第１ヒータのヒータ温度を５００℃以上とし、前記第１ヒータより下流側に設けられた他のヒータのヒータ温度を前記第１ヒータのヒータ温度よりも低くし、かつ、基板温度を３５０℃以上５００℃以下にして成長させることを特徴とする化合物半導体エピタキシャルウェハの製造方法。
【請求項２】
前記ｎ型ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるように成長させることを特徴とする請求項１記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項３】
前記ｎ型ＩｎＧａＡｓコンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成し、グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴とする請求項１又は２記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項４】
前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記他のヒータは、前記基板の上方に設けられる第２ヒータと、前記第１及び第２ヒータより下流側に設けられる第３ヒータとからなり、
前記第３ヒータは、前記第２ヒータよりもヒータ温度を高くすることを特徴とする請求項１〜３のいずれかに記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項５】
前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記第１ヒータと前記第２ヒータとの温度差は、前記第２ヒータと前記第３ヒータとの温度差よりも大きくすることを特徴とする請求項４記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項６】
基板と、前記基板上に設けられるトランジスタ機能層を含む化合物半導体層と、前記半導体層上に設けられるｎ型コンタクト層とを有し、
前記ｎ型コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされ、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層からなり、前記ＩｎＧａＡｓ層におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であり、
前記ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度の面内バラツキが６．０％以下であり、前記ＩｎＧａＡｓ層は、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下であることを特徴とするトランジスタ用エピタキシャルウェハ。
【請求項７】
前記ｎ型コンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に設けられ、
前記グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴とする請求項６記載のトランジスタ用エピタキシャルウェハ。
【請求項８】
前記化合物半導体層は、前記基板側に０．８μｍ以上１．５μｍ以下のバッファ層を有し、
前記バッファ層のＴｅ濃度又はＳｅ濃度が２．０Ｅ１５ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上５．０Ｅ１７ｃｍ−３以下であることを特徴とする請求項６又は７記載のトランジスタ用エピタキシャルウェハ。
【請求項１】
基板を設置する成長室内に複数のヒータを設け、前記成長室内に原料ガスを供給して、前記基板上に化学気相成長法により化合物半導体層を形成するにあたり、
前記化合物半導体層のうち、Ｔｅ又はＳｅを含有するｎ型不純物がドーピングされたｎ型のＩｎＧａＡｓコンタクト層は、前記原料ガスが供給される上流側に設けられた第１ヒータのヒータ温度を５００℃以上とし、前記第１ヒータより下流側に設けられた他のヒータのヒータ温度を前記第１ヒータのヒータ温度よりも低くし、かつ、基板温度を３５０℃以上５００℃以下にして成長させることを特徴とする化合物半導体エピタキシャルウェハの製造方法。
【請求項２】
前記ｎ型ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下となるように成長させることを特徴とする請求項１記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項３】
前記ｎ型ＩｎＧａＡｓコンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層を形成し、グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴とする請求項１又は２記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項４】
前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記他のヒータは、前記基板の上方に設けられる第２ヒータと、前記第１及び第２ヒータより下流側に設けられる第３ヒータとからなり、
前記第３ヒータは、前記第２ヒータよりもヒータ温度を高くすることを特徴とする請求項１〜３のいずれかに記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項５】
前記ｎ型ＩｎＧａＡｓコンタクト層の成長時における前記第１ヒータと前記第２ヒータとの温度差は、前記第２ヒータと前記第３ヒータとの温度差よりも大きくすることを特徴とする請求項４記載の化合物半導体エピタキシャルウェハの製造方法。
【請求項６】
基板と、前記基板上に設けられるトランジスタ機能層を含む化合物半導体層と、前記半導体層上に設けられるｎ型コンタクト層とを有し、
前記ｎ型コンタクト層は、ｎ型不純物としてＴｅ又はＳｅがドーピングされ、Ｉｎ組成比ｘが一定（０．３≦ｘ≦０．６）のＩｎＧａＡｓ層からなり、前記ＩｎＧａＡｓ層におけるｎ型不純物濃度が１．０Ｅ１９ｃｍ−３以上５．０Ｅ１９ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上３．０Ｅ１８ｃｍ−３以下であり、
前記ＩｎＧａＡｓコンタクト層の前記ｎ型不純物濃度の面内バラツキが６．０％以下であり、前記ＩｎＧａＡｓ層は、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行った移動度が５００ｃｍ２／Ｖ・ｓ以上１５００ｃｍ２／Ｖ・ｓ以下であることを特徴とするトランジスタ用エピタキシャルウェハ。
【請求項７】
前記ｎ型コンタクト層は、Ｉｎ組成比が０からｘまで増加するＩｎＧａＡｓグレーデッド層上に設けられ、
前記グレーデッド層におけるｎ型不純物濃度が３．０Ｅ１８ｃｍ−３以上７．０Ｅ１８ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１７ｃｍ−３以上１．０Ｅ１８ｃｍ−３以下であることを特徴とする請求項６記載のトランジスタ用エピタキシャルウェハ。
【請求項８】
前記化合物半導体層は、前記基板側に０．８μｍ以上１．５μｍ以下のバッファ層を有し、
前記バッファ層のＴｅ濃度又はＳｅ濃度が２．０Ｅ１５ｃｍ−３以下であり、かつ、炭素濃度が１．０Ｅ１６ｃｍ−３以上５．０Ｅ１７ｃｍ−３以下であることを特徴とする請求項６又は７記載のトランジスタ用エピタキシャルウェハ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−６４６４３（Ｐ２０１２−６４６４３Ａ）
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願番号】特願２０１０−２０５５０３（Ｐ２０１０−２０５５０３）
【出願日】平成２２年９月１４日（２０１０．９．１４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２４年３月２９日（２０１２．３．２９）
【国際特許分類】
【出願日】平成２２年９月１４日（２０１０．９．１４）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]