【課題】基板とそれを載置する冶具との間の貼り付きを防止する成膜方法および成膜装置を提供する。
【解決手段】成膜室であるチャンバ１０３内に配置された冶具であるサセプタ１０２上に基板１０１を載置し、サセプタ１０２を上部で支持する円筒部１０４ａを備えた回転部１０４を回転させながら、ガス制御部１４０の制御によって、チャンバ１０３内へ原料ガス１３７を供給する。併せて、円筒部１０４ａにパージガス１５１を供給し、パージガス１５１が基板１０１とサセプタ１０２の間から抜け出るようにすることによって、基板１０１の少なくとも一部がサセプタ１０２から浮いた状態で回転するようにし、基板１０１の上に所定の膜を形成する。 （もっと読む）

【課題】搬送室とチャンバの温度差にかかわらず、基板をサセプタ上の所定位置に載置することのできる成膜装置および成膜方法を提供する。
【解決手段】ロボットハンドで基板をチャンバの内部へ搬送し（Ｓ１０１）、基板支持部へ受け渡す（Ｓ１０２）。基板支持部を下降させて、サセプタの上に基板を載置する（Ｓ１０３）。基板を回転させながら温度測定を行う（Ｓ１０４）。放射温度計による測定結果と、エンコーダによる検出結果とを用いて、温度データと位置データを作成する（Ｓ１０５）。これらから基板の位置ずれ量を求めて（Ｓ１０６）、この位置ずれ量が許容値以下であるか否かを判定する（Ｓ１０７）。位置ずれ量が許容値より大きい場合には、搬送室内でロボットハンドの位置調整を行った後（Ｓ１０８）、次に成膜予定の基板をチャンバの内部へ搬送し、基板支持部を介してサセプタの上に載置する（Ｓ１０９）。 （もっと読む）

【課題】リフレクタからの熱線を調節してシリコン単結晶基板を面内均一に加熱し、膜厚が均一なエピタキシャル層を成長させることができる装置を提供することを目的とする。
【解決手段】サセプタの上下に各々配置され、放射状に円形に並べられた複数の棒状の単体ヒータを有するヒータと、上のヒータの上側及び前記下のヒータの下側に各々配置された上下のドーナツ状リフレクタとを備え、上下のドーナツ状リフレクタの少なくとも一つは、ヒータの熱放射を収束させる収束反射板部と熱放射を分散させる分散反射板部とを有し、収束反射板部は棒状の単体ヒータに沿って形成された円筒凹面を有し、かつ該円筒凹面はドーナツ状リフレクタの径方向で異なった曲率半径の断面の部分を有するものであるエピタキシャル成長装置。 （もっと読む）

【課題】キャリア捕獲中心の少ないＳｉＣ半導体素子を提供する。
【解決手段】ｎ型またはｐ型のＳｉＣ基板１１と、ｎ型またはｐ型の少なくとも１つのＳｉＣエピタキシャル層１２、あるいはｎ型またはｐ型の少なくとも１つのイオン注入層１４と、を有し、ｐｎ接合界面付近および伝導度変調層（ベース層）内を除いた、ＳｉＣ基板表面付近、ＳｉＣ基板とＳｉＣエピタキシャル層との界面付近、およびＳｉＣエピタキシャル層の表面付近のうち少なくとも１つの領域１００に、炭素注入層、珪素注入層、水素注入層、またはヘリウム注入層を有し、かつ、炭素原子、珪素原子、水素原子、またはヘリウム原子をイオン注入することで導入した格子間炭素原子をアニーリングにより伝導度変調層内へ拡散させるとともに格子間炭素原子と点欠陥とを結合させることで、電気的に活性な点欠陥が低減された領域を伝導度変調層内に有するＳｉＣバイポーラ型半導体素子。 （もっと読む）

【課題】得られるコーティングが０．５マイクロ秒〜１０００マイクロ秒のキャリアライフタイムを有するように、シリコンカーバイドコーティングを基板上に堆積させる方法を提供する。
【解決手段】ａ．ジクロロシランガス、メチルハイドロジェンジクロロシランガス、ジメチルジクロロシランガス、及びそれらの混合物から選択されるクロロシランガスと、炭素含有ガスと、水素ガスとを含む混合ガスを、単結晶シリコンカーバイド基板を含有する反応チャンバ内に導入すること、及びｂ．１２００℃より高いが１８００℃より低い温度に基板を加熱すること、を含むが、但し、反応チャンバ内の圧力は１０ｔｏｒｒ〜２５０ｔｏｒｒの範囲に維持されるものとする。 （もっと読む）

【課題】成膜処理の過程で形成される薄膜の処理方法を提供する。
【解決手段】反応室に配置されたサセプタ８の座ぐり部８ａに基板７を載置し、反応室に反応ガスを導入して基板７の上にＳｉＣ膜３０１を形成する（第１の工程）。反応室にエッチングガスを導入し、基板７が取り除かれたサセプタ８を回転させながら、サセプタ８の上方からエッチングガスを流下させて、サセプタ８の座ぐり部８ａからその周縁部８ｂに至る段差部８ｃに形成された反応ガスに起因するＳｉＣ膜３０１を除去する（第２の工程）。反応室にエッチングガスを導入し、サセプタ８の上に形成された反応ガスに起因するＳｉＣ膜３０１を除去する（第３の工程）。第１の工程と第２の工程を繰り返した後に第３の工程を行う。 （もっと読む）

【課題】反応ガスが滞留する空間を低減した成膜装置および成膜方法を提供する。
【解決手段】成膜装置１００は、反応ガス４が供給されて成膜処理が行われるチャンバ１と、チャンバ１の内部に設けられた中空筒状のライナ２と、ライナ２の上方に設けられて反応ガスが透過するシャワープレート１５とを有する。シャワープレート１５がライナ２の上部開口部５２を塞ぐ位置から上方に移動することにより、チャンバ１の壁に設けられた基板搬出入口４７を介してチャンバ１の外部とライナ２の内部とが連通する。また、成膜装置１００は、ライナ２の内部に設けられ、成膜処理が行われる基板７を支持して鉛直方向に移動させる基板支持部５０と、基板搬出入口４７を通じて反応室に出入するロボットハンド４８とを有する。基板支持部５０とロボットハンド４８との間で基板７の受け渡しが行われる。 （もっと読む）

【課題】基板を加熱するヒータの劣化を抑えてヒータ寿命を低下させることのない気相成長装置および気相成長方法を提供する。
【解決手段】シリコンウェハ１０１を載置するサセプタ１０２を、回転部１０４の円筒部１０４ａの上部で支持する。円筒部１０４ａの内部のＰ_２領域内には、シリコンウェハ１０１を下方側から加熱するヒータとして、インヒータ１２０とアウトヒータ１２１を配置する。そして、Ｐ_２領域にはガス導入管１１１からパージガスを供給するとともに、シリコンウェハ１０１をサセプタ１０２上の所定位置から持ち上げ、回転部１０４の上方に配置するときには、パージガスの流量を増大させるようにする。 （もっと読む）

【課題】エピタキシャル膜の形成に際し、半導体基板を支持するサセプタへの、原料ガスに起因する膜の付着を低減し、サセプタのエッチング処理の時間の低減する気相成長方法を提供する。
【解決手段】半導体基板であるシリコンウェハ１０１を支持するサセプタ１０２の表面の少なくとも一部をＳｉＯ_２やＳｉ_３Ｎ_４などの金属の酸化膜や窒化膜で被覆する。そして、サセプタ１０２上でシリコンウェハ１０１を加熱しながら、シリコンウェハ１０１上に原料ガスを供給し、サセプタ１０２上への原料ガスに起因する膜の付着を抑制して、シリコンウェハ１０１上にエピタキシャル膜を成長させるようにする。 （もっと読む）

【課題】本発明は、結晶欠陥が少なく、キャリア時定数が十分大きい高品質なエピタキシャルウエハの製造方法と、当該エピタキシャルウエハを用いた半導体装置の製造方法の提供を目的とする。
【解決手段】本発明のエピタキシャルウエハの製造方法は、（ａ）３×１０¹⁸ｃｍ^-3以下の不純物濃度を有するＳｉＣ基板１２上に、１×１０¹⁴ｃｍ^-3以上１０¹⁶ｃｍ^-3台以下の不純物濃度を有するエピタキシャル層１３をエピタキシャル成長により形成する工程と、（ｂ）前記工程（ａ）により得られた構造のＳｉＣ基板１２の側から、エピタキシャル層１３のうち所定の厚みを残して、ＳｉＣ基板１２の全部とエピタキシャル層１３の一部とを連続的に除去する工程とを備える。 （もっと読む）

【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】炭化珪素の半導体層の表面に発生するステップバンチングを抑制する。
【解決手段】半導体装置の製造方法は、炭化珪素のエピタキシャル層１４にドーパントを導入するドーパント導入工程と、ＰＬＤ、ＦＣＶＡ法又はＥＣＲスパッタ法を利用してエピタキシャル層１４の表面にカーボン膜２４を形成するカーボン膜形成工程と、カーボン膜２４が残存した状態でエピタキシャル層１４をアニール処理するアニール処理工程とを備える。 （もっと読む）

【課題】本発明は、スループット、成膜均一性を低下させることなく、電極の接続面へのプロセスガスの回り込みを抑制し、半導体装置の高性能化や信頼性の向上、低コスト化を図ることが可能な半導体製造装置及び半導体製造方法を提供する。
【解決手段】本発明の半導体製造装置は、ウェーハwが導入される反応室11と、反応室11にプロセスガスを供給するガス供給機構12と、反応室11よりガスを排出するガス排出機構13と、ウェーハwを載置するウェーハ支持部材15と、ウェーハ支持部材15を載置するリング16と、リング16と接続され、ウェーハwを回転させるための回転駆動制御機構17と、リング16内に設置され、ウェーハwを所定の温度に加熱するために設けられるヒータ18と、ヒータ18と接続され、ねじ込み用凹部19aを有する電極部品19と、ねじ込み用凹部19aで電極部品19と接続されるねじ込み部21aを有する電極21と、を備える。 （もっと読む）

【課題】三角欠陥及び積層欠陥が低減され、キャリア濃度及び膜厚の均一性が高く、ステップバンチングフリーのＳｉＣエピタキシャルウェハを提供する。
【解決手段】本発明のＳｉＣエピタキシャルウェハは、０．４°〜５°のオフ角で傾斜させた４Ｈ−ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャル層の表面の三角形状の欠陥密度が１個／ｃｍ^２以下であることを特徴とする。 （もっと読む）

【課題】反応ガスの気流を基板上に効率よく集めて、エピタキシャル膜の成長速度を増大させることのできる成膜装置および成膜方法を提供する。
【解決手段】成膜装置１００は、チャンバ１と、チャンバ１の上部に設けられて反応ガス２５をチャンバ１内に供給する供給部４と、チャンバ１内に設けられた中空筒状のライナ２と、ライナ２内に設けられて半導体基板６が載置されるサセプタ７と、サセプタ７を支持する回転筒２３とを有する。回転筒２３の回転によってサセプタ７を回転させながら、半導体基板６上に所定の膜が成膜される。ライナ２は、サセプタ７の周縁部上部を包囲するとともに、サセプタ７と一緒に回転するよう構成されている。 （もっと読む）

【課題】成長条件とを駆使し、基板上への成長膜厚を均一にする方法を提供する。
【解決手段】チャンバ１２０内に、支持台１１０上に載置された基板１０１が収容され、この基板１０１上に成膜するためのガスを供給する第１の流路及びガスを排気する第２の流路が接続された気相成長装置を用い、基板上に半導体層を気相成長する際に、成膜するための反応ガス及びキャリアガスの流量と濃度、チャンバ内の真空度、基板温度及び基板を回転する回転速度を制御して、半導体層の膜厚を均一にする。 （もっと読む）

【課題】ミスフィット転位や反りを低減できるシリコンウエハおよびその製造方法を提供する。
【解決手段】シリコン基板１０と、ドナー濃度およびアクセプタ濃度間の差の絶対値が１×１０^１８ａｔｏｍｓ／ｃｍ^３以上で、かつ前記基板１０上に設けられた第一のエピタキシャル層１１と、ドナー濃度およびアクセプタ濃度間の差の絶対値が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下で、かつ第一のエピタキシャル層１１上に設けられ、該エピタキシャル層１１と同じ導電型である第二のエピタキシャル層１２と、を有し、第一のエピタキシャル層１１に格子定数調整成分を添加して、シリコン単結晶の格子定数（ａ_Ｓｉ）に対する第一のエピタキシャル層１１の格子定数（ａ_１）の変化量（（ａ_１−ａ_Ｓｉ）／ａ_Ｓｉ）およびシリコン単結晶の格子定数に対する第二のエピタキシャル層１２の格子定数（ａ_２）の変化量（（ａ_２−ａ_Ｓｉ）／ａ_Ｓｉ）を臨界格子不整合度未満に調整する。 （もっと読む）

【課題】ドリフト層とドリフト層に隣接する層との界面の応力を低減して、順方向電圧を低く抑えることができるバイポーラ半導体素子を提供する。
【解決手段】このｐｉｎダイオード２０は、ｎ型ＳｉＣドリフト層２３の膜厚の各範囲(３００μｍ以下２００μｍ超)，(２００μｍ以下１００μｍ超)，(１００μｍ以下５０μｍ超)に対応して、ｎ型ＳｉＣバッファ層２２の不純物濃度の各上限値(５×１０^１７ｃｍ^−３）,（７×１０^１７ｃｍ^−３）,（１０×１０^１７ｃｍ^−３）が設定されている。これにより、ｎ型ＳｉＣドリフト層２３とｎ型ＳｉＣバッファ層２２との界面の応力を低減でき、順方向電圧を低減できる。 （もっと読む）

【課題】エピタキシャル基板と製造方法を提供する。
【解決手段】本発明のエピタキシャル基板は結晶性基板を備える。結晶性基板は微細な凹凸を備えるとともにパターニング不要のエピタキシャル表面を有する。本発明によるエピタキシャル基板は化合物半導体材料から、良好な品質のエピタキシャル層の成長を得るという利点を有する。さらに、本発明によるエピタキシャル基板の製造方法は低コストかつ製造時間短縮といった利点を有する。 （もっと読む）

【課題】性能を向上できるＳｉＣ半導体装置の製造方法を提供する。
【解決手段】ＳｉＣ半導体装置の製造方法は、以下の工程を備える。少なくとも一部に不純物が注入された第１の表面を含むＳｉＣ半導体を準備する（ステップＳ１〜Ｓ３）。ＳｉＣ半導体の第１の表面を洗浄することにより、第２の表面を形成する（ステップＳ４）。第２の表面上にＳｉ元素を含む膜を形成する（ステップＳ５）。Ｓｉ元素を含む膜を酸化することにより、ＳｉＣ半導体装置を構成する酸化膜を形成する（ステップＳ６）。 （もっと読む）