炭化珪素半導体装置の製造方法
【課題】性能を向上できるSiC半導体装置の製造方法を提供する。
【解決手段】SiC半導体装置の製造方法は、以下の工程を備える。少なくとも一部に不純物が注入された第1の表面を含むSiC半導体を準備する(ステップS1〜S3)。SiC半導体の第1の表面を洗浄することにより、第2の表面を形成する(ステップS4)。第2の表面上にSi元素を含む膜を形成する(ステップS5)。Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成する(ステップS6)。
【解決手段】SiC半導体装置の製造方法は、以下の工程を備える。少なくとも一部に不純物が注入された第1の表面を含むSiC半導体を準備する(ステップS1〜S3)。SiC半導体の第1の表面を洗浄することにより、第2の表面を形成する(ステップS4)。第2の表面上にSi元素を含む膜を形成する(ステップS5)。Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成する(ステップS6)。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素(SiC)半導体装置の製造方法に関し、より特定的には酸化膜を有するSiC半導体装置の製造方法に関する。
【背景技術】
【0002】
SiCは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン(Si)と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高電圧化、および大容量化を要求される半導体装置への適用が期待される。このようなSiC半導体装置の製造方法として、たとえば特開2008−294204号公報(特許文献1)に開示の技術が挙げられる。
【0003】
特許文献1には、SiC半導体装置としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)の製造方法では、ゲート酸化膜形成前のイオン注入工程や活性化熱処理により発生する表面荒れを除去するための犠牲酸化および犠牲酸化膜除去工程、さらにゲート酸化膜形成工程において、いずれも1000℃程度の熱酸化を行なうことが開示されている。これら犠牲酸化および犠牲酸化膜除去工程やゲート酸化膜形成工程での熱酸化を実施するに際し、不純物を注入した領域と注入していない領域とで熱酸化の速度に大きな差が生じることも開示されている。
【0004】
特許文献1では、これらの問題を鑑みて、以下のMOSFETの製造方法が開示されている。図13および図14は、特許文献1のMOSFETの各製造工程を示す断面図である。図13に示すように、SiC基板201上に、n-エピ層202をエピタキシャル成長する。このn-エピ層202にイオン注入を行ない、p-ベース領域203を形成する。p-ベース領域203を含むn-エピ層202上にn-チャネル層205をエピタキシャル成長する。その後、LTO膜221をマスクとしてイオン注入を行ない、n+ソース領域204を形成する。このとき、n+ソース領域204のうち、後工程で行なわれるゲート酸化膜207(図14参照)を形成するための熱酸化の際に、酸化させるための領域204bを、酸化させずにn+ソース領域204として残す領域204aと比べて、n型不純物の濃度が低くなるようにしている。その後、活性化熱処理する。次に、図14に示すように、LTO膜221を除去し、エピタキシャル層の表面にゲート酸化膜207を形成し、その上にゲート電極208を形成する。さらに、絶縁膜209を形成し、ソース電極210およびドレイン電極211を形成する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−294204号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記特許文献1では、エピタキシャル層の表面には、p-ベース領域203、n+ソース領域204およびn-チャネル層205が形成されている。ゲート酸化膜を形成するためにこのエピタキシャル層の表面を酸化すると、異なる種類および異なる濃度の不純物(ドーパント)の各領域を一度に酸化することになる。この場合、形成された不純物の種類および濃度により、酸化レートが異なり、ゲート酸化膜の膜質も異なる可能性がある。上記特許文献1には、n+ソース領域204において増速酸化を抑制することを考慮していることが記載されているが、n+ソース領域204以外の領域(n-チャネル層205)上に形成されたゲート酸化膜207と、n+ソース領域204領域上のゲート酸化膜207とは、下地の状態が異なるため、膜質にばらつきが生じる場合がある。ゲート酸化膜207の膜質にばらつきが生じると、MOSFETの性能が劣化する。
【0007】
したがって、本発明の目的は、性能を向上できるSiC半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明のSiC半導体装置の製造方法は、以下の工程を備える。少なくとも一部に不純物(ドーパント)が注入された第1の表面を含むSiC半導体を準備する。SiC半導体の第1の表面を洗浄することにより、第2の表面を形成する。第2の表面上に珪素(Si)元素を含む膜を形成する。Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成する。
【0009】
本発明のSiC半導体装置の製造方法によれば、SiC半導体の第1の表面を洗浄して形成された第2の表面上にSi元素を含む膜を形成するので、Si元素を含む膜を清浄にできるとともに、Si元素を含む膜の膜質について第2の表面による影響を低減できる。このため、Si元素を含む膜の膜質の均一化を高めることができる。膜質の均一化を高めたSi元素を含む膜を酸化すると、Si元素を含む膜の各位置において、深さ方向の酸化レートのばらつきを低減できる。また膜質の均一化を高めたSi元素を含む膜を酸化してなる酸化膜の膜質のばらつきも低減できる。したがって、SiC半導体装置を構成する酸化膜の品質を向上できるので、SiC半導体装置の性能を向上することができる。
【0010】
上記SiC半導体装置の製造方法において好ましくは、Si元素を含む膜がSiCである。
【0011】
これにより、Si元素を含む膜の結晶が下地のSiC半導体の結晶と同じであるため、Si元素を含む膜を容易に形成することができる。
【0012】
上記SiC半導体装置の製造方法において好ましくは、Si元素を含む膜がSiである。
【0013】
これにより、SiC半導体層と酸化膜との界面および酸化膜中に炭素(C)が存在することを抑制できるので、製造するSiC半導体装置の性能をより向上することができる。
【0014】
上記SiC半導体装置の製造方法において好ましくは、Si元素を含む膜を形成する工程は、SiC半導体装置を構成する酸化膜の厚みを決定する工程と、Si元素を含む膜をすべて酸化したときに、決定した酸化膜の厚みになるように、Si元素を含む膜の厚みを制御する工程とを含む。
【0015】
これにより、Si元素を含む膜の厚みを制御することで、所望の厚みの酸化膜を形成することができる。また、Si元素を含む膜がすべて酸化膜になるように酸化することで、第1の表面に注入された不純物の含有量を低減した酸化膜を形成することができる。
【発明の効果】
【0016】
本発明のSiC半導体装置の製造方法によれば、Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成するので、性能を向上できるSiC半導体装置を製造することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態におけるSiC半導体装置の製造装置の模式図である。
【図2】本発明の実施の形態におけるSiC半導体装置の製造方法を示すフローチャートである。
【図3】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図4】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図5】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図6】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図7】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図8】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図9】本発明の実施の形態において製造されるSiC半導体装置を概略的に示す断面図である。
【図10】実施例で用いるエピタキシャルウエハを概略的に示す断面図である。
【図11】試料2のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルである。
【図12】試料3の洗浄後のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルである。
【図13】特許文献1のMOSFETの各製造工程を示す断面図である。
【図14】特許文献1のMOSFETの各製造工程を示す断面図である。
【発明を実施するための形態】
【0018】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【0019】
図1は、本発明の実施の形態におけるSiC半導体装置の製造装置10の模式図である。図1を参照して、本発明の一実施の形態におけるSiC半導体装置の製造装置10を説明する。
【0020】
図1に示すように、SiC半導体装置の製造装置10は、洗浄部11と、第1の形成部12と、第2の形成部13と、第1の接続部14と、第2の接続部15とを備えている。洗浄部11と第1の形成部12とは、第1の接続部14により接続されている。洗浄部11、第1の形成部12および第1の接続部14の内部は大気から遮断されており、内部は互いに連通可能である。第1の形成部12と第2の形成部13とは、第2の接続部15により接続されている。第1の形成部12、第2の形成部13および第2の接続部15の内部は大気から遮断されており、内部は互いに連通可能である。
【0021】
洗浄部11は、SiC半導体における少なくとも一部に不純物が注入された第1の表面を洗浄することで第2の表面を形成する。洗浄部11は、たとえば第1の表面を、水素(H2)ガスを含むガスを用いてドライエッチング(以下、「水素(H)エッチング」ともいう)するためのHエッチング装置を用いることが好ましい。Hエッチング装置としては、たとえば、高周波加熱炉などを用いることができる。
【0022】
洗浄部11は、Hエッチング装置に特に限定されず、SiC半導体の第1の表面に酸化膜を形成し、その酸化膜を除去することにより洗浄する装置を用いてもよい。この場合には、酸化膜を形成する装置と、酸化膜を除去する装置とは同一であっても異なっていてもよい。酸化膜を形成する装置と、酸化膜を除去する装置とが異なる場合には、大気から遮断されており、かつSiC半導体を搬送可能に互いを接続する接続部がさらに配置されていることが好ましい。
【0023】
第1の形成部12は、第2の表面上にSi元素を含む膜を形成する。第1の形成部12には、たとえばCVD(Chemical Vapor Deposition:化学蒸着)装置を用いられる。
【0024】
第2の形成部13は、Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成する。第2の形成部13は、たとえば、ドライ酸化(熱酸化)装置、水蒸気を含む酸素雰囲気中で加熱するウエット酸化装置などを用いることができ、ドライ酸化装置を用いることが好ましい。
【0025】
第1の接続部14は、SiC半導体を搬送可能に洗浄部11と第1の形成部12とを接続する。第1の接続部14においてエピタキシャルウエハ100を搬送させる領域(内部空間)は、大気の遮断が可能である。
【0026】
第2の接続部15は、Si元素を含む膜を形成したSiC半導体を搬送可能に第1の形成部12と第2の形成部13とを接続する。第2の接続部15においてエピタキシャルウエハ100を搬送させる領域(内部空間)は、大気の遮断が可能である。
【0027】
ここで、大気の遮断(大気を遮断した雰囲気)とは、大気が混入しない雰囲気を意味し、たとえば窒素ガス、水素ガスおよび不活性ガスの少なくとも1種類のガスよりなる雰囲気、または、真空である。具体的には、大気を遮断した雰囲気は、たとえば窒素(N)、水素(H)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、ラドン(Rn)、またはこれらの組み合わせからなるガスが充填された雰囲気、または、真空である。
【0028】
第1の接続部14は、洗浄部11の内部と第1の形成部12の内部とを連結している。第1の接続部14は、洗浄部11から搬出されるSiC半導体を第1の形成部12へ搬送するための空間を内部に有する。つまり、第1の接続部14は、SiC半導体を大気に開放しないように、洗浄部11から第1の形成部12へ搬送するために設置されている。
【0029】
第2の接続部15は、第1の形成部12の内部と第2の形成部13の内部とを連結している。第2の接続部15は、第1の形成部12から搬出されるSiC半導体を第2の形成部13へ搬送するための空間を内部に有する。つまり、第2の接続部15は、SiC半導体を大気に開放しないように、第1の形成部12から第2の形成部13へ搬送するために設置されている。
【0030】
第1および第2の接続部14、15は、内部でSiC半導体が搬送可能であるような大きさを有する。また第1および第2の接続部14、15は、SiC半導体をサセプタに載置した状態で搬送可能である大きさを有していてもよい。
【0031】
第1の接続部14は、たとえば洗浄部11の出口と、第1の形成部12の入口とを連結するロードロック室である。第2の接続部15は、たとえば第1の形成部12の出口と、第2の形成部13の入口とを連結するロードロック室である。
【0032】
また、製造装置10は、第1の接続部14の内部に配置されるとともに、SiC半導体を洗浄部11から第1の形成部12へ搬送するための第1の搬送部をさらに備えていてもよい。製造装置10は、第2の接続部15の内部に配置されるとともに、SiC半導体を第1の形成部12から第2の形成部13へ搬送するための第2の搬送部をさらに備えていてもよい。第1の搬送部と第2の搬送部とは、同一であっても異なっていてもよい。
【0033】
また、製造装置10は、第1の接続部14内に配置され、かつ洗浄部11の内部と第1の形成部12の内部とを遮断するための第1の遮断部をさらに備えていてもよい。また製造装置10は、第2の接続部15内に配置され、かつ第1の形成部12の内部と第2の形成部13の内部とを遮断するための第2の遮断部をさらに備えていてもよい。第1および第2の遮断部は、たとえばそれぞれの連通部を塞ぐことが可能な弁や扉などを用いることができ、複数あってもよい。
【0034】
また、製造装置10は、内部の雰囲気ガスを排出するための真空ポンプや、内部の雰囲気ガスを置換するための置換ガスボンベをさらに備えていてもよい。真空ポンプや置換ガスボンベは、洗浄部11、第1の形成部12、第2の形成部13、第1の接続部14および第2の接続部15のそれぞれに接続されていてもよく、少なくともいずれか1つに接続されていてもよい。
【0035】
なお、製造装置10は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
【0036】
また、図1では、第1の接続部14は洗浄部11と第1の形成部12との間のみを連結し、第2の接続部15は第1の形成部12と第2の形成部13との間のみを連結する形状を示したが、特にこれに限定されない。たとえば第1および第2の接続部14、15として、たとえば大気を遮断したチャンバを用い、このチャンバ内に洗浄部11、第1の形成部12および第2の形成部13が配置されていてもよい。
【0037】
続いて、図1〜図9を参照して、本実施の形態におけるSiC半導体装置の製造方法について説明する。なお、図2は、本発明の実施の形態におけるSiC半導体装置の製造方法を示すフローチャートである。図3〜図8は、本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。図9は、本発明の実施の形態において製造されるSiC半導体装置を概略的に示す断面図である。本実施の形態では、図1に示すSiC半導体装置の製造装置10を用いて、SiC半導体装置として図9に示すMOSFET101を製造する方法を説明する。
【0038】
まず、図2および図3に示すように、SiC基板2を準備する(ステップS1)。SiC基板2は、特に限定されないが、たとえば以下の方法により準備することができる。
【0039】
具体的には、たとえば、昇華法、CVD法などの気相成長法、液相成長法などにより成長されたSiCインゴットを準備する。その後、SiCインゴットから表面を有するSiC基板を切り出す。切り出す方法は特に限定されず、SiCインゴットからスライスなどによりSiC基板を切り出す。
【0040】
次いで、切り出したSiC基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばCMP(Chemical Mechanical Polishing:化学機械研磨)を採用することができる。CMPでは、研磨剤としてコロイダルシリカ、固定剤として接着剤、ワックスなどを用いる。なお、CMPと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。
【0041】
その後、SiC基板の表面を洗浄する。洗浄する方法は特に限定されないが、たとえば、熱酸化などにより酸化膜を形成した後に、その酸化膜を熱分解、熱エッチングなどにより除去することによる洗浄を採用することができる。なおSiC基板の洗浄は省略してもよい。
【0042】
これにより、図3に示すSiC基板2を準備することができる。このようなSiC基板2として、たとえば導電型がn型であり、抵抗が0.02Ωcmの基板を用いる。
【0043】
次に、図2および図3に示すように、SiC基板2上に、気相成長法、液相成長法などにより、エピタキシャル層を形成する(ステップS2)。本実施の形態では、たとえば以下のようにエピタキシャル層を形成する。
【0044】
まず、図3に示すように、SiC基板2上に、バッファ層121を形成する。バッファ層121は、たとえば導電型がn型のSiCからなり、たとえば厚さが0.5μmのエピタキシャル層である。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。その後、バッファ層121上にドリフト層122を形成する。ドリフト層122として、気相成長法、液相成長法などにより、導電型がn型のSiCからなる層を形成する。ドリフト層122の厚さは、たとえば10μmである。またドリフト層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0045】
次に、エピタキシャル層に不純物を注入する(ステップS3)。本実施の形態では、図4に示すpボディ領域123と、n+ソース領域124と、p+領域125とを、以下のように形成する。まず導電型がp型の不純物をドリフト層122の一部に選択的に注入することで、ボディ領域123を形成する。その後、n型の導電性不純物を所定の領域に選択的に注入することによってソース領域124を形成し、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125を形成する。なお導電性不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行なわれ、注入後に除去される。
【0046】
上記のイオン注入工程(ステップS3)において、各注入プロファイルは、後述するステップS4における洗浄によって除去する厚みを考慮する。つまり、洗浄するステップS4においてエピタキシャル層の第1の表面を除去したときに、上記不純物拡散領域が所望の配置になるように、イオン注入を制御する。
【0047】
このようなイオン注入するステップS3の後、活性化アニール処理が行なわれてもよい。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行なわれる。
【0048】
これらの工程(ステップS1〜S3)により、図4に示すように、SiC基板2と、SiC基板2上に形成され、かつ少なくとも一部に不純物が注入された第1の表面120aを含むエピタキシャル層120とを備えたエピタキシャルウエハ100を準備することができる。本実施の形態では、エピタキシャル層120の第1の表面120aは、不純物の種類および濃度の少なくとも一方が異なる領域を有する。
【0049】
次に、図2、図4および図5に示すように、エピタキシャルウエハ100の第1の表面120aを洗浄することにより、第2の表面120bを形成する(ステップS4)。洗浄する方法は、特に限定されないが、たとえば水素ガスを含むガスを用いてドライエッチング(Hエッチング)する方法、酸化膜を形成し、かつこの酸化膜を除去する方法などを採用することができ、Hエッチングを採用することが好ましい。
【0050】
Hエッチングによる洗浄は、エピタキシャル層120の第1の表面120aが水素ガスによりドライエッチングされて、第1の表面120aに付着している不純物、パーティクルなどを第1の表面120aと共に除去する。エピタキシャルウエハ100において、第1の表面120aを除去することによって図5に示す清浄な第2の表面120bを形成することができる。
【0051】
Hエッチングは、1300℃以上1650℃以下の温度範囲で行なうことが好ましい。Hエッチングを1300℃以上の温度で行なうことにより、エッチングレートを高めることができ、1650℃以下の温度で行なうことにより、エッチングレートが高くなりすぎることを抑制できるので、エッチング量を容易に制御できる。したがって、Hエッチングの温度条件を1300℃以上1650℃以下に調整することによって、好適なエッチングレートに制御できるので、精度を高めて第1の表面120aをHエッチングすることができるため、製造するSiC半導体装置としてのMOSET101(図9参照)の品質をより高めることができる。このような温度設定は、たとえば、Hエッチング装置内に配置されたエピタキシャルウエハ100を1300℃以上1650℃以下に加熱する、1300℃以上1650℃以下のエッチング用のガス(以下、「エッチングガス」ともいう)を製造装置10の洗浄部11内に導入する、または製造装置10の洗浄部11内を1300℃以上1650℃以下に保持することで可能となる。なお、これらを組み合わせても良い。
【0052】
また、Hエッチング時の水素ガスの流量は特に制限されないが、数百slm(standard liter per minute)程度であることが好ましい。Hエッチング時の圧力は数十hPa〜数百hPa程度であることが好ましい。この場合、好ましい速度でHエッチングを行なうことが可能となる。
【0053】
また、エッチングガスとして、水素ガスのみを用いてもよく、水素ガスと他のガスとの混合ガスを用いてもよい。特に、水素ガスに塩化水素(HCl)ガスを混合した混合ガスを用いることが好ましい。このような混合ガスを用いることによって、エッチングレートを大きくすることができる。混合ガス中の塩化水素ガスの含有率が高すぎると、エッチングレートが大きくなりすぎ、エッチングの制御が困難となるため、混合ガス中の塩化水素ガスの含有率は10%以下であることが好ましく、塩化水素ガスと水素ガスとからなる混合ガス中の塩化水素ガスの含有率(塩化水素ガス/(塩化水素ガス+水素ガス)×100)が10%以下であることがより好ましい。
【0054】
また、水素ガスに炭化水素ガスを混合した混合ガスを用いてもよい。このような混合ガスを用いることによって、エピタキシャルウエハ100の表面モフォロジーを良好にしながらエッチングすることができ、表面状態の良好な第2の表面120bを形成することができる。炭化水素としては、アルカン、アルケンなどの低級炭化水素を用いることができ、たとえば、アセチレン(C2H2)やプロパン(C3H8)などを用いることができる。このような炭化水素ガスは、Siの液滴が生じるのを抑える効果を効果的に発揮するために、1000ppm以下で混合させることが好ましい。また、水素ガス、塩化水素ガス、および炭化水素ガスを混合した混合したガスをエッチングガスとしてもよい。
【0055】
Hエッチングを行なう場合には、図1に示す製造装置10を用いることにより、第2の表面120bを形成する工程(ステップS4)の後に、液相を用いた洗浄をせずに、後述するSi元素を含む膜128を形成するステップS5を実施することができる。これにより、液相を用いた洗浄に起因する不純物(特に重金属イオン、アルカリイオン)の付着を抑制できる。なお、液相を用いた洗浄とは、SiC半導体としてのエピタキシャルウエハを液相中で洗浄することを意味し、意図しない気相成分を含んでいてもよい。
【0056】
酸化膜を形成し、かつこの酸化膜を除去する方法は、第1の表面120aに酸化膜を形成することにより、第1の表面120aに付着していた不純物、パーティクルなどを酸化膜に取り込み、この酸化膜を除去することにより、第1の表面120aに付着していた不純物、パーティクルなどを除去することができる。これにより、清浄な第2の表面120bを形成することができる。
【0057】
第1の表面120aを酸化する方法は特に限定されないが、たとえばOを含む溶液、Oガスを含む雰囲気での熱酸化、Oプラズマなどを用いることができる。
【0058】
Oを含む溶液は、たとえばオゾン水が挙げられる。SiCが安定した化合物であることを考慮すると、たとえば30ppm以上の濃度を有するオゾン水を用いることが好ましい。この場合、オゾンの分解を抑制できるとともに、エピタキシャルウエハ100の第1の表面120aとオゾンとの反応速度を高めることができるので、第1の表面120aに酸化膜を容易に形成することができる。
【0059】
また、Oガスを含む雰囲気での熱酸化は、SiCが安定した化合物であることを考慮すると、たとえば700℃以上の温度のドライ雰囲気で行なうことが好ましい。なお、ドライ雰囲気とは、気相中で酸化膜を形成することを意味し、意図しない液相成分を含んでいてもよい。
【0060】
また、Oプラズマとは、O元素を含むガスから生成されるプラズマを意味し、たとえばOガスをプラズマ発生装置に供給することにより発生させることができる。「Oプラズマにより酸化膜を形成する」とは、O元素を含むガスを用いたプラズマにより酸化膜を形成することを意味する。言い換えると、O元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜を形成することを意味する。
【0061】
第1の表面120aに形成した酸化膜を除去する方法は特に限定されないが、たとえばウエットエッチング、ドライエッチング、熱分解、Fプラズマなどを用いることができる。
【0062】
ウエットエッチングは、たとえばHF、NH4F(フッ化アンモニウム)などの溶液を用いて酸化膜を除去する。
【0063】
ドライエッチングは、1000℃以上SiCの昇華温度以下で、水素ガスおよび塩化水素ガスの少なくとも一方のガスを用いて、酸化膜を除去することが好ましい。1000℃以上の水素ガスおよび塩化水素ガスは、酸化膜を還元する効果が高い。酸化膜がSiOxの場合、水素ガスはSiOxをH2OとSiHyとに分解し、塩化水素ガスはSiOxをH2OとSiClzとに分解する。SiCの昇華温度以下にすることで、エピタキシャルウエハ100の劣化を抑制できる。また、ドライエッチングは、反応を促進できる観点から、減圧下で行なうことが好ましい。
【0064】
熱分解は、Oを含まない雰囲気で1200℃以上SiCの昇華温度以下で、酸化膜を熱分解することが好ましい。1200℃以上のOを含まない雰囲気でエピタキシャルウエハ100の第1の表面120aに形成された酸化膜を加熱すると、酸化膜を容易に熱分解することができる。SiCの昇華温度以下にすることで、エピタキシャルウエハ100の劣化を抑制できる。また、熱分解は、反応を促進できる観点から、減圧下で行なうことが好ましい。
【0065】
Fプラズマとは、F元素を含むガスから生成されるプラズマを意味し、たとえば四フッ化炭素(CF4)、三フッ化メタン(CHF3)、フロン(C2F6)、六フッ化硫黄(SF6)、三フッ化窒素(NF3)、二フッ化キセノン(XeF2)、フッ素(F2)、および三フッ化塩素(ClF3)の単独ガスあるいは混合ガスをプラズマ発生装置に供給することにより発生させることができる。「Fプラズマにより酸化膜を除去する」とは、F元素を含むガスを用いたプラズマにより酸化膜を除去することを意味する。言い換えると、F元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜を除去することを意味する。
【0066】
このステップS4において、第1の表面120aに付着した不純物、パーティクルを除去するという観点からは、Hエッチングによる洗浄の場合のエッチング深さ(第1の表面120aからSiC基板2に向けた方向のエッチング量)、および、酸化膜の形成および除去による洗浄の場合に形成する酸化膜の厚み(第1の表面120aからSiC基板2に向けた方向の厚み)は、たとえば1分子層以上10nm以下である。これにより、第1の表面120aに付着している不純物、パーティクルなどを除去して、清浄化された第2の表面120bを形成することができる。
【0067】
エピタキシャルウエハ100にイオン注入や活性化アニール処理などにより第1の表面120aがダメージを受けた場合には、第1の表面120aに形成されたダメージ層を除去することが好ましい。この観点からは、Hエッチングによる洗浄の場合のエッチング深さ、および、酸化膜の形成(犠牲酸化膜形成工程)および除去(犠牲酸化膜除去工程)による洗浄の場合の酸化膜(犠牲酸化膜)の厚みは、たとえば10nmより大きく500nm以下である。これにより、第1の表面120aに付着している不純物、パーティクルなどを除去するとともに、荒れた領域を除去することができるため、表面特性の良好な第2の表面120bを形成することができる。
【0068】
次に、図1を参照して、洗浄部11で第2の表面120bを形成したエピタキシャルウエハ100を、第1の形成部12へ搬送する。このとき、エピタキシャルウエハ100は大気が遮断された雰囲気である第1の接続部14内で搬送される。言い換えると、第2の表面120bを形成するステップS4とSi元素を含む膜128を形成するステップS5との間では、エピタキシャルウエハ100は、大気が遮断された雰囲気内に配置される。これにより、清浄化された第2の表面120bが形成された後に、第2の表面120bに大気に含まれる不純物が付着することを抑制できる。
【0069】
次に、図2および図6に示すように、エピタキシャルウエハ100の洗浄後の第2の表面120b上にSi元素を含む膜128を形成する(ステップS5)。第2の表面120bは清浄化されているため、この上に形成する膜128の清浄度を向上することができる。また、膜128は第2の表面120b上に形成するので、第2の表面120bに形成された不純物の種類、濃度などの影響を低減できるので、品質の均一性を向上した膜128を形成することができる。
【0070】
第2の表面120b上にSi元素を含む膜128を形成する方法は特に限定されず、たとえば公知のエピタキシャル成長法を用いることができ、CVD法を用いることが好ましい。CVD法を用いる場合、第2の表面120bの上から膜128を積むので、下地であるエピタキシャルウエハ100の第2の表面120bにおける不純物の種類、濃度などのドーピングされた状態の影響をより低減できる。
【0071】
このステップS5において、膜128としては、Si膜またはSiC膜を形成することが好ましい。Si膜は、たとえばSiを主成分とし、残部が不可避的不純物からなる。SiC膜は、たとえばSiCを主成分とし、残部が不可避的不純物からなる。膜128として、Si膜を形成する場合には、エピタキシャルウエハ100とゲート酸化膜126との界面およびゲート酸化膜126中にCが存在することを抑制できるので、製造するMOSFET101(図9)の品質をより高めることができる。膜128がSiCである場合、下地のエピタキシャル層120と形成する膜128との結晶が同じである(つまり、エピタキシャル層120と膜128の格子定数が同じである)ため、膜128を容易に形成することができる。
【0072】
このステップS5では、後述するステップS6において形成するゲート酸化膜126(図7参照)の厚みを決定し、膜128をすべて酸化したとき(膜128下のエピタキシャル層120を酸化させずに)に、決定したゲート酸化膜126の厚みになるように、膜128の厚みを制御することが好ましい。つまり、膜128をすべて酸化してなるゲート酸化膜126の厚みに応じて、形成する膜128の厚みを決定することが好ましい。膜128が酸化されてゲート酸化膜126となる際に、Oを取り込むことによる膜厚の増加が生じることを考慮して、膜128の厚みを計算などにより制御することで実現可能である。
【0073】
このような膜128の厚みとして、たとえば膜128がSi膜の場合、膜128の厚みは、形成するゲート酸化膜126(図7参照)の厚みの0.44倍程度である。つまり、このステップS5では、ステップS6で形成するゲート酸化膜126の厚みに対して0.44倍程度の厚みを有するSi膜を膜128として形成する。このように膜128の厚みを設計することによって、膜128が酸化されてゲート酸化膜となる際にOを取り込むことによる膜厚の増加が生じても、ゲート酸化膜126の厚みを設計の厚みとすることができる。
【0074】
次に、図1を参照して、第1の形成部12でSi元素を含む膜128を形成したエピタキシャルウエハ100を、第2の形成部13へ搬送する。このとき、エピタキシャルウエハ100は大気が遮断された雰囲気である第2の接続部15内で搬送される。言い換えると、膜128を形成するステップS5とゲート酸化膜126を形成するステップS6との間では、エピタキシャルウエハ100は、大気が遮断された雰囲気内に配置される。これにより、大気に含まれる不純物が膜128に付着することを抑制できる。
【0075】
図2および図7に示すように、膜128を酸化することにより、SiC半導体装置を構成する酸化膜としてのゲート酸化膜126を形成する(ステップS6)。ゲート酸化膜126は、酸化珪素(SiOx)である。
【0076】
膜128を酸化する方法は特に限定されないが、たとえばドライ酸化、ウエット酸化などの酸素元素を含む雰囲気で行ない、ドライ酸化であることが好ましい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。このような酸化は、たとえば膜128を形成するステップS5の後に、酸化炉に投入し、加熱温度および加熱時間を調整することによって可能となる。
【0077】
このステップS6では、ステップS5で形成した膜128をすべて酸化することでゲート酸化膜126を形成することが好ましい。これにより、残留する膜128を低減することができる。また、ステップS6では、ステップS5で形成した膜128のみを酸化することで(エピタキシャルウエハ100を酸化させずに)ゲート酸化膜126を形成することがより好ましい。この場合、ステップS3でイオン注入されたエピタキシャルウエハ100の不純物を含まないようにゲート酸化膜126を形成することができるので、ゲート酸化膜126の品質を高めることができる。また、エピタキシャル層120のイオン注入プロファイルへの影響を低減することができる。
【0078】
次に、図2に示すように、ゲート酸化膜126をアニール処理する(ステップS7)。このステップS7では、たとえば、ゲート酸化膜126に対して、窒化処理および不活性ガスアニール処理の少なくとも一方を行なうことができる。
【0079】
窒化処理は、窒素元素を含む雰囲気で熱処理する。窒化処理としては、たとえば、一酸化窒素(NO)雰囲気中または二窒化酸素(N2O)雰囲気中、加熱温度1200℃で120分間のアニールを行なうことができる。これにより、エピタキシャル層120とゲート酸化膜126との界面を含む領域に、当該領域に隣接する領域に比べて窒素濃度の高い高窒素濃度領域(図示せず)が形成される。
【0080】
不活性ガスアニール処理は、不活性ガスを含む雰囲気で熱処理する。不活性ガスアニール処理としては、たとえば、アルゴン(Ar)などの不活性ガス雰囲気中、加熱温度1100℃で60分間のアニールを行なうことができる。
【0081】
上記窒化処理および不活性ガスアニール処理を行なった場合、MOSFET101において、高いチャネル移動度の再現性を向上することができる。なお、窒化処理および不活性ガスアニール処理のいずれかのみを行なってもよく、ステップS7は省略されてもよい。窒化処理および不活性ガスアニール処理を行なう場合には、窒化処理の後に、不活性ガスアニール処理を行なうことが好ましい。
【0082】
このアニール処理(ステップS7)の後、さらに、有機洗浄、酸洗浄、RCA洗浄などの表面洗浄化を行ってもよい。
【0083】
次に、図2、図8および図9に示すように、ゲート酸化膜126が形成されたエピタキシャルウエハに対して、電極を形成する(ステップS8)。
【0084】
具体的には、まず、図8に示すソース電極111を、以下のように形成する。具体的には、ゲート酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、ゲート酸化膜126のうちn+ソース領域124およびp+領域125上に位置する部分をエッチングにより除去する。これによりゲート酸化膜126に開口部を形成する。たとえば蒸着法により、この開口部においてn+ソース領域124およびp+領域125の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0085】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0086】
その後、図9に示すように、たとえば蒸着法により、ソース電極111上に上部ソース電極127を形成する。また、たとえば蒸着法により、SiC基板2の裏面上にドレイン電極112を形成する。
【0087】
またゲート電極110をたとえば以下のように形成する。予めゲート酸化膜126上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ)する。この結果、図9に示すように、ゲート酸化膜126上にゲート電極110を形成することができる。
【0088】
なお、ステップS3後に必要に応じて、薬液を用いたウエット洗浄工程、純水リンス工程、乾燥工程などを追加して実施してもよい。薬液は、たとえば硫酸と過酸化水素水とを含むSPMが挙げられる。ステップS4前にSPMで洗浄する場合には有機物を除去することもできる。また、ステップS4前にRCA洗浄などを行なってもよい。
【0089】
以上説明したように、本実施の形態におけるSiC半導体装置の一例であるMOSFET101の製造方法は、少なくとも一部に不純物が注入された第1の表面120aを含むSiC半導体としてのエピタキシャルウエハ100を準備する工程(ステップS1〜S3)と、エピタキシャルウエハ100の第1の表面120aを洗浄することにより、第2の表面120bを形成する工程(ステップS4)と、第2の表面120b上にSi元素を含む膜128を形成する工程(ステップS5)と、Si元素を含む膜128を酸化することにより、SiC半導体装置としてのMOSFET101を構成する酸化膜としてのゲート酸化膜126を形成する工程(ステップS7)とを備えている。
【0090】
本実施の形態におけるMOSFET101の製造方法によれば、エピタキシャルウエハ100の第2の表面120b上にSi元素を含む膜128を形成するので、第2の表面120bが異なるドーピング濃度および異なる種類のドーパントの領域を有していても、Si元素を含む膜128の膜質について第2の表面120bの影響を低減できる。つまり、イオン注入の有無、不純物のドープ量、種類などにより第2の表面120bの状態が均一でない場合であっても、膜128の品質が第2の表面120bに依存されにくい。このため、Si元素を含む膜128の膜質の均一化を高めることができる。膜質の均一化を高めたSi元素を含む膜128を酸化すると、Si元素を含む膜128の面内の各位置において、深さ方向の酸化レートのばらつきおよび膜質のばらつきを低減できる。つまり、Si元素を含む膜128を形成せずにエピタキシャルウエハ100の第2の表面120bを直接熱酸化した場合と比べて、本実施の形態の製造方法は酸化されやすい領域と酸化されにくい領域との差を低減できる。このため、ゲート酸化膜126の品質を向上することができる。
【0091】
またエピタキシャルウエハ100の第1の表面120aを洗浄して形成される第2の表面120b上に、Si元素を含む膜128を形成するので、膜128の清浄化を高めることもできる。このため、この膜128上に形成するゲート酸化膜126の清浄化も高めることができる。詳細には、エピタキシャルウエハ100とゲート酸化膜126との界面に存在する不純物、パーティクルなどを低減できる。また、ゲート酸化膜126中に存在する不純物、パーティクルなども低減することができ、ゲート酸化膜126の膜質も向上できる。したがって、このゲート酸化膜126を有するMOSFET102の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。
【0092】
よって、清浄な第2の表面120b上に、均一なSiを含む膜128を形成し、この膜128を酸化することで、膜質が均一で、かつ清浄なゲート酸化膜126を形成できるので、性能を向上できるMOSFET101を製造することができる。
【0093】
本実施の形態におけるSiC半導体装置の一例であるMOSFET101の製造方法において好ましくは、洗浄するステップS4において水素ガスを含むガスを用いてドライエッチングする。
【0094】
ステップS4においてエピタキシャルウエハ100の第1の表面120aをHエッチングすることによって、第1の表面120aを除去することができる。第1の表面120aに付着していた不純物、パーティクルなどを第1の表面120aと共に除去することにより、第2の表面120bをより清浄化を高めて形成することができる。さらに、Siではダメージが生じるHエッチングを用いても、SiCは安定な化合物であるので、エピタキシャルウエハ100のダメージは少ない。このため、表面特性が良好な第2の表面120bを形成することができる。したがって、品質をより向上したSiC半導体装置を製造することができる。
【0095】
本実施の形態におけるSiC半導体装置の一例であるMOSFET101の製造方法において好ましくは、洗浄する工程(ステップS4)ではHエッチングを行ない、第2の表面120bを形成する工程(ステップS4)後に、液相を用いた洗浄をせずに、膜128を形成する工程(ステップS5)を実施する。
【0096】
本発明者は、鋭意検討を重ねたところ、液相を用いてエピタキシャルウエハ100を洗浄した場合、エピタキシャルウエハ100の洗浄が不十分であるだけでなく、かえって液相に起因した不純物を付着させてしまうことを見い出した。このため、第2の表面120bを形成した後に、液相を用いた洗浄をせずに、膜128を形成することによって、液相を用いた洗浄に起因するアルカリイオン、重金属イオンなどの不純物の付着を防ぐことができる。アルカリイオン、重金属イオンなどを低減することで、より高品質なMOSFET101を製造することができる。
【0097】
さらに、上記特許文献1に開示の犠牲酸化および犠牲酸化膜除去工程において液相を用いた場合には、15時間程度の洗浄時間が必要とされていたが、液相を用いた洗浄を含まないHエッチングでは、4時間程度でエピタキシャルウエハ100の第1の表面120aを清浄化することができる。したがって、本実施の形態に係るSiC半導体装置の製造方法において、Hエッチングによる洗浄(ステップS2)と膜128の形成(ステップS5)との間に、液相を用いた洗浄や、犠牲酸化および犠牲酸化膜除去を行なわないことによって、SiC半導体装置の製造時間を短縮することができる。
【0098】
なお、「第2の表面120bを形成する工程(ステップS4)の後に、液相を用いた洗浄をせずに、Si元素を含む膜128を形成する工程(ステップS5)を実施する」とは、ステップS4とステップS5との間に液相を用いた洗浄を含まないことを意味し、ステップS4とステップS5との間とが断続的に行なわれても(時間が経過していても)よい。また、ステップS4とステップS5とを連続して行なってもよい。
【0099】
本実施の形態では、SiC半導体装置としてMOSFETの製造方法を例に挙げて説明したが、本発明は、少なくとも一部に不純物が注入された第1の表面120aを含むSiCエピタキシャルウエハを洗浄し、第1の表面120aを洗浄することで得られる第2の表面120bに形成されるSi元素を含む膜128を酸化して得られる酸化膜を構成として備える(SiC半導体装置として残る酸化膜を備える)SiC半導体装置の製造方法に適用できる。本発明は、たとえばMOSFETやIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの絶縁ゲート型電界効果部を有するSiC半導体装置や、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)などの酸化膜を備えたSiC半導体装置全般に適用できる。
【実施例】
【0100】
本実施例では、SiC半導体として、図10に示すエピタキシャルウエハ130を用い、エピタキシャルウエハ130の第1の表面130aをHエッチングして清浄化することの効果について調べた。なお、図10は、実施例における試料1〜3で用いるエピタキシャルウエハを概略的に示す断面図である。
【0101】
(試料1)
具体的には、まず、SiC基板2として、4H−SiC基板を準備した(ステップS1)。次に、エピタキシャル層120を構成する層として、10μmの厚みを有し、1×1016cm-3の不純物濃度を有するn型SiC層131をCVD法により成長した(ステップS2)。
【0102】
次に、SiO2をマスクとして用いて、アルミニウム(Al)をp型不純物として2×1016cm-3の導電性不純物濃度を有するpボディ領域123を形成し、さらに、リン(P)をn型不純物として1×1019cm-3の導電性不純物濃度を有するn+ソース領域124を形成した。また、Alをp型不純物として1×1019cm-3の導電性不純物濃度を有するp+領域125を形成した(ステップS3)。なお、各々のイオン注入をした後には、マスクを除去した。
【0103】
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Arガスを雰囲気ガスとして用いて、加熱温度1700〜1800℃、加熱時間30分の条件とした。これにより、少なくとも一部に不純物が注入された第1の表面130aを有するエピタキシャルウエハ130を準備した。
【0104】
次に、準備されたエピタキシャルウエハ100の第1の表面130aをHエッチングによって除去した(ステップS4)。具体的には、エピタキシャルウエハ130を反応炉内に収容し、エピタキシャルウエハ130を1300℃以上1650℃以下に制御された載置台で加熱しながら、第1の表面130aをHエッチングした。Hエッチングの条件は、反応炉内に導入される水素ガスの流量が50〜200slmであり、炉内圧力が20〜150hPaであり、反応時間は1時間とした。
【0105】
(試料2)
試料2は、基本的には試料1と同様であったが、ステップS2のHエッチングを行なわなかった点において異なっていた。すなわち、試料2では、ステップS1〜3で準備したエピタキシャルウエハ130に対しては、洗浄処理を行なわなかった。
【0106】
(試料3)
試料3は基本的には試料1と同様であったが、ステップS2において、Hエッチングのかわりに液相を用いてエピタキシャルウエハ130の第1の表面130aを洗浄した点において異なっていた。液相として、硫酸:過酸化水素水を5:1の体積比で混合した混合溶液1と、アンモニア水:過酸化水素水:純水を1:1:5の体積した混合溶液2と、塩化水素(HCl):過酸化水素(H2O2):純水を1:1:6の体積比で混合した混合溶液3と、10%のフッ化水素(HF)溶液とを用いた。すなわち、試料3では、準備したエピタキシャルウエハ130を混合溶液1に0.5時間浸漬した後、混合溶液2に10分間浸漬し、HF溶液に10分時間浸漬し、混合溶液3に10分間浸漬し、混合溶液2に10分間浸漬し、HF溶液に10分間浸漬して、薬液洗浄を行なった。なお、薬液洗浄後のエピタキシャルウエハ130は、ArガンまたはN2ガンを用いて、ArガスまたはN2ガスでブローすることよって乾燥させた。
【0107】
(表面の不純物の測定)
試料1〜3のエピタキシャルウエハ130の表面を、TXRF(全反射蛍光X線分析法)に供した。なお、TXRFにおいて、励起源としてW(タングステン)−Lβ線を用いた。
【0108】
TXRFによって試料1〜3のエピタキシャルウエハ130の表面について不純物を測定した。試料1におけるHエッチング後のエピタキシャルウエハ130の表面は、Hエッチングを行なわなかった試料1の表面と比較して、不純物が低減されていた。したがって、Hエッチング後のエピタキシャルウエハ130にSi元素を含む膜を形成して、この膜を酸化させることによりSiC半導体装置を構成する酸化膜を形成することで、品質を向上したSiC半導体装置を製造できることがわかる。
【0109】
また、試料3における液相を用いて洗浄した後のエピタキシャルウエハ130の表面は、試料2よりも不純物がさらに多くなっていることがわかった。この結果を図11および図12に示す。
【0110】
図11は、試料2のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルであり、図12は、試料3の洗浄後のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルである。図11および図12において、横軸はエネルギー強度を、縦軸はスペクトル強度を示しており、ピークの高さが大きいほど、その元素が多く検出されたことになる。また、たとえば、図11中に記載されている「Cl、Ka」とは、Cl−Kα線が検出されたことを示し、他の記載も同様である。また、エネルギー強度が9.67eV付近のピークは励起線源であるW−Lβ線のピークである。
【0111】
図11および図12を比較すると、試料2において、塩素(Cl)元素のみが検出されているのに対し、試料2では、Cl元素、カルシウム(Ca)元素、ニッケル(Ni)元素および鉄(Fe)元素が検出された。これにより、エピタキシャルウエハ130の表面を液相を用いて洗浄した場合、表面が清浄化されないだけでなく、逆に不純物が付着してしまうことがわかった。
【0112】
したがって、試料1におけるHエッチング後のエピタキシャルウエハ130を液相を用いた洗浄をせずに、Si元素を含む膜を形成して、この膜を酸化させて酸化膜を形成し、この酸化膜を構成として備える半導体装置を製造すると、より品質を向上してSiC半導体装置を製造できることがわかった。
【0113】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0114】
2 SiC基板、10 製造装置、11 洗浄部、12 第1の形成部、13 第2の形成部、14 第1の接続部、15 第2の接続部、100,130 エピタキシャルウエハ、120a,130a 第1の表面、120b 第2の表面、101 MOSFET、110 ゲート電極、111,127 ソース電極、112 ドレイン電極、120 エピタキシャル層、121 バッファ層、122 ドリフト層、123 ボディ領域、124 ソース領域、125 p+領域、126 ゲート酸化膜、128 膜、131 SiC層。
【技術分野】
【0001】
本発明は、炭化珪素(SiC)半導体装置の製造方法に関し、より特定的には酸化膜を有するSiC半導体装置の製造方法に関する。
【背景技術】
【0002】
SiCは、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン(Si)と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高電圧化、および大容量化を要求される半導体装置への適用が期待される。このようなSiC半導体装置の製造方法として、たとえば特開2008−294204号公報(特許文献1)に開示の技術が挙げられる。
【0003】
特許文献1には、SiC半導体装置としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)の製造方法では、ゲート酸化膜形成前のイオン注入工程や活性化熱処理により発生する表面荒れを除去するための犠牲酸化および犠牲酸化膜除去工程、さらにゲート酸化膜形成工程において、いずれも1000℃程度の熱酸化を行なうことが開示されている。これら犠牲酸化および犠牲酸化膜除去工程やゲート酸化膜形成工程での熱酸化を実施するに際し、不純物を注入した領域と注入していない領域とで熱酸化の速度に大きな差が生じることも開示されている。
【0004】
特許文献1では、これらの問題を鑑みて、以下のMOSFETの製造方法が開示されている。図13および図14は、特許文献1のMOSFETの各製造工程を示す断面図である。図13に示すように、SiC基板201上に、n-エピ層202をエピタキシャル成長する。このn-エピ層202にイオン注入を行ない、p-ベース領域203を形成する。p-ベース領域203を含むn-エピ層202上にn-チャネル層205をエピタキシャル成長する。その後、LTO膜221をマスクとしてイオン注入を行ない、n+ソース領域204を形成する。このとき、n+ソース領域204のうち、後工程で行なわれるゲート酸化膜207(図14参照)を形成するための熱酸化の際に、酸化させるための領域204bを、酸化させずにn+ソース領域204として残す領域204aと比べて、n型不純物の濃度が低くなるようにしている。その後、活性化熱処理する。次に、図14に示すように、LTO膜221を除去し、エピタキシャル層の表面にゲート酸化膜207を形成し、その上にゲート電極208を形成する。さらに、絶縁膜209を形成し、ソース電極210およびドレイン電極211を形成する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−294204号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記特許文献1では、エピタキシャル層の表面には、p-ベース領域203、n+ソース領域204およびn-チャネル層205が形成されている。ゲート酸化膜を形成するためにこのエピタキシャル層の表面を酸化すると、異なる種類および異なる濃度の不純物(ドーパント)の各領域を一度に酸化することになる。この場合、形成された不純物の種類および濃度により、酸化レートが異なり、ゲート酸化膜の膜質も異なる可能性がある。上記特許文献1には、n+ソース領域204において増速酸化を抑制することを考慮していることが記載されているが、n+ソース領域204以外の領域(n-チャネル層205)上に形成されたゲート酸化膜207と、n+ソース領域204領域上のゲート酸化膜207とは、下地の状態が異なるため、膜質にばらつきが生じる場合がある。ゲート酸化膜207の膜質にばらつきが生じると、MOSFETの性能が劣化する。
【0007】
したがって、本発明の目的は、性能を向上できるSiC半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明のSiC半導体装置の製造方法は、以下の工程を備える。少なくとも一部に不純物(ドーパント)が注入された第1の表面を含むSiC半導体を準備する。SiC半導体の第1の表面を洗浄することにより、第2の表面を形成する。第2の表面上に珪素(Si)元素を含む膜を形成する。Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成する。
【0009】
本発明のSiC半導体装置の製造方法によれば、SiC半導体の第1の表面を洗浄して形成された第2の表面上にSi元素を含む膜を形成するので、Si元素を含む膜を清浄にできるとともに、Si元素を含む膜の膜質について第2の表面による影響を低減できる。このため、Si元素を含む膜の膜質の均一化を高めることができる。膜質の均一化を高めたSi元素を含む膜を酸化すると、Si元素を含む膜の各位置において、深さ方向の酸化レートのばらつきを低減できる。また膜質の均一化を高めたSi元素を含む膜を酸化してなる酸化膜の膜質のばらつきも低減できる。したがって、SiC半導体装置を構成する酸化膜の品質を向上できるので、SiC半導体装置の性能を向上することができる。
【0010】
上記SiC半導体装置の製造方法において好ましくは、Si元素を含む膜がSiCである。
【0011】
これにより、Si元素を含む膜の結晶が下地のSiC半導体の結晶と同じであるため、Si元素を含む膜を容易に形成することができる。
【0012】
上記SiC半導体装置の製造方法において好ましくは、Si元素を含む膜がSiである。
【0013】
これにより、SiC半導体層と酸化膜との界面および酸化膜中に炭素(C)が存在することを抑制できるので、製造するSiC半導体装置の性能をより向上することができる。
【0014】
上記SiC半導体装置の製造方法において好ましくは、Si元素を含む膜を形成する工程は、SiC半導体装置を構成する酸化膜の厚みを決定する工程と、Si元素を含む膜をすべて酸化したときに、決定した酸化膜の厚みになるように、Si元素を含む膜の厚みを制御する工程とを含む。
【0015】
これにより、Si元素を含む膜の厚みを制御することで、所望の厚みの酸化膜を形成することができる。また、Si元素を含む膜がすべて酸化膜になるように酸化することで、第1の表面に注入された不純物の含有量を低減した酸化膜を形成することができる。
【発明の効果】
【0016】
本発明のSiC半導体装置の製造方法によれば、Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成するので、性能を向上できるSiC半導体装置を製造することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態におけるSiC半導体装置の製造装置の模式図である。
【図2】本発明の実施の形態におけるSiC半導体装置の製造方法を示すフローチャートである。
【図3】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図4】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図5】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図6】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図7】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図8】本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。
【図9】本発明の実施の形態において製造されるSiC半導体装置を概略的に示す断面図である。
【図10】実施例で用いるエピタキシャルウエハを概略的に示す断面図である。
【図11】試料2のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルである。
【図12】試料3の洗浄後のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルである。
【図13】特許文献1のMOSFETの各製造工程を示す断面図である。
【図14】特許文献1のMOSFETの各製造工程を示す断面図である。
【発明を実施するための形態】
【0018】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【0019】
図1は、本発明の実施の形態におけるSiC半導体装置の製造装置10の模式図である。図1を参照して、本発明の一実施の形態におけるSiC半導体装置の製造装置10を説明する。
【0020】
図1に示すように、SiC半導体装置の製造装置10は、洗浄部11と、第1の形成部12と、第2の形成部13と、第1の接続部14と、第2の接続部15とを備えている。洗浄部11と第1の形成部12とは、第1の接続部14により接続されている。洗浄部11、第1の形成部12および第1の接続部14の内部は大気から遮断されており、内部は互いに連通可能である。第1の形成部12と第2の形成部13とは、第2の接続部15により接続されている。第1の形成部12、第2の形成部13および第2の接続部15の内部は大気から遮断されており、内部は互いに連通可能である。
【0021】
洗浄部11は、SiC半導体における少なくとも一部に不純物が注入された第1の表面を洗浄することで第2の表面を形成する。洗浄部11は、たとえば第1の表面を、水素(H2)ガスを含むガスを用いてドライエッチング(以下、「水素(H)エッチング」ともいう)するためのHエッチング装置を用いることが好ましい。Hエッチング装置としては、たとえば、高周波加熱炉などを用いることができる。
【0022】
洗浄部11は、Hエッチング装置に特に限定されず、SiC半導体の第1の表面に酸化膜を形成し、その酸化膜を除去することにより洗浄する装置を用いてもよい。この場合には、酸化膜を形成する装置と、酸化膜を除去する装置とは同一であっても異なっていてもよい。酸化膜を形成する装置と、酸化膜を除去する装置とが異なる場合には、大気から遮断されており、かつSiC半導体を搬送可能に互いを接続する接続部がさらに配置されていることが好ましい。
【0023】
第1の形成部12は、第2の表面上にSi元素を含む膜を形成する。第1の形成部12には、たとえばCVD(Chemical Vapor Deposition:化学蒸着)装置を用いられる。
【0024】
第2の形成部13は、Si元素を含む膜を酸化することにより、SiC半導体装置を構成する酸化膜を形成する。第2の形成部13は、たとえば、ドライ酸化(熱酸化)装置、水蒸気を含む酸素雰囲気中で加熱するウエット酸化装置などを用いることができ、ドライ酸化装置を用いることが好ましい。
【0025】
第1の接続部14は、SiC半導体を搬送可能に洗浄部11と第1の形成部12とを接続する。第1の接続部14においてエピタキシャルウエハ100を搬送させる領域(内部空間)は、大気の遮断が可能である。
【0026】
第2の接続部15は、Si元素を含む膜を形成したSiC半導体を搬送可能に第1の形成部12と第2の形成部13とを接続する。第2の接続部15においてエピタキシャルウエハ100を搬送させる領域(内部空間)は、大気の遮断が可能である。
【0027】
ここで、大気の遮断(大気を遮断した雰囲気)とは、大気が混入しない雰囲気を意味し、たとえば窒素ガス、水素ガスおよび不活性ガスの少なくとも1種類のガスよりなる雰囲気、または、真空である。具体的には、大気を遮断した雰囲気は、たとえば窒素(N)、水素(H)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、ラドン(Rn)、またはこれらの組み合わせからなるガスが充填された雰囲気、または、真空である。
【0028】
第1の接続部14は、洗浄部11の内部と第1の形成部12の内部とを連結している。第1の接続部14は、洗浄部11から搬出されるSiC半導体を第1の形成部12へ搬送するための空間を内部に有する。つまり、第1の接続部14は、SiC半導体を大気に開放しないように、洗浄部11から第1の形成部12へ搬送するために設置されている。
【0029】
第2の接続部15は、第1の形成部12の内部と第2の形成部13の内部とを連結している。第2の接続部15は、第1の形成部12から搬出されるSiC半導体を第2の形成部13へ搬送するための空間を内部に有する。つまり、第2の接続部15は、SiC半導体を大気に開放しないように、第1の形成部12から第2の形成部13へ搬送するために設置されている。
【0030】
第1および第2の接続部14、15は、内部でSiC半導体が搬送可能であるような大きさを有する。また第1および第2の接続部14、15は、SiC半導体をサセプタに載置した状態で搬送可能である大きさを有していてもよい。
【0031】
第1の接続部14は、たとえば洗浄部11の出口と、第1の形成部12の入口とを連結するロードロック室である。第2の接続部15は、たとえば第1の形成部12の出口と、第2の形成部13の入口とを連結するロードロック室である。
【0032】
また、製造装置10は、第1の接続部14の内部に配置されるとともに、SiC半導体を洗浄部11から第1の形成部12へ搬送するための第1の搬送部をさらに備えていてもよい。製造装置10は、第2の接続部15の内部に配置されるとともに、SiC半導体を第1の形成部12から第2の形成部13へ搬送するための第2の搬送部をさらに備えていてもよい。第1の搬送部と第2の搬送部とは、同一であっても異なっていてもよい。
【0033】
また、製造装置10は、第1の接続部14内に配置され、かつ洗浄部11の内部と第1の形成部12の内部とを遮断するための第1の遮断部をさらに備えていてもよい。また製造装置10は、第2の接続部15内に配置され、かつ第1の形成部12の内部と第2の形成部13の内部とを遮断するための第2の遮断部をさらに備えていてもよい。第1および第2の遮断部は、たとえばそれぞれの連通部を塞ぐことが可能な弁や扉などを用いることができ、複数あってもよい。
【0034】
また、製造装置10は、内部の雰囲気ガスを排出するための真空ポンプや、内部の雰囲気ガスを置換するための置換ガスボンベをさらに備えていてもよい。真空ポンプや置換ガスボンベは、洗浄部11、第1の形成部12、第2の形成部13、第1の接続部14および第2の接続部15のそれぞれに接続されていてもよく、少なくともいずれか1つに接続されていてもよい。
【0035】
なお、製造装置10は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
【0036】
また、図1では、第1の接続部14は洗浄部11と第1の形成部12との間のみを連結し、第2の接続部15は第1の形成部12と第2の形成部13との間のみを連結する形状を示したが、特にこれに限定されない。たとえば第1および第2の接続部14、15として、たとえば大気を遮断したチャンバを用い、このチャンバ内に洗浄部11、第1の形成部12および第2の形成部13が配置されていてもよい。
【0037】
続いて、図1〜図9を参照して、本実施の形態におけるSiC半導体装置の製造方法について説明する。なお、図2は、本発明の実施の形態におけるSiC半導体装置の製造方法を示すフローチャートである。図3〜図8は、本発明の実施の形態におけるSiC半導体装置の各製造工程を概略的に示す断面図である。図9は、本発明の実施の形態において製造されるSiC半導体装置を概略的に示す断面図である。本実施の形態では、図1に示すSiC半導体装置の製造装置10を用いて、SiC半導体装置として図9に示すMOSFET101を製造する方法を説明する。
【0038】
まず、図2および図3に示すように、SiC基板2を準備する(ステップS1)。SiC基板2は、特に限定されないが、たとえば以下の方法により準備することができる。
【0039】
具体的には、たとえば、昇華法、CVD法などの気相成長法、液相成長法などにより成長されたSiCインゴットを準備する。その後、SiCインゴットから表面を有するSiC基板を切り出す。切り出す方法は特に限定されず、SiCインゴットからスライスなどによりSiC基板を切り出す。
【0040】
次いで、切り出したSiC基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばCMP(Chemical Mechanical Polishing:化学機械研磨)を採用することができる。CMPでは、研磨剤としてコロイダルシリカ、固定剤として接着剤、ワックスなどを用いる。なお、CMPと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。
【0041】
その後、SiC基板の表面を洗浄する。洗浄する方法は特に限定されないが、たとえば、熱酸化などにより酸化膜を形成した後に、その酸化膜を熱分解、熱エッチングなどにより除去することによる洗浄を採用することができる。なおSiC基板の洗浄は省略してもよい。
【0042】
これにより、図3に示すSiC基板2を準備することができる。このようなSiC基板2として、たとえば導電型がn型であり、抵抗が0.02Ωcmの基板を用いる。
【0043】
次に、図2および図3に示すように、SiC基板2上に、気相成長法、液相成長法などにより、エピタキシャル層を形成する(ステップS2)。本実施の形態では、たとえば以下のようにエピタキシャル層を形成する。
【0044】
まず、図3に示すように、SiC基板2上に、バッファ層121を形成する。バッファ層121は、たとえば導電型がn型のSiCからなり、たとえば厚さが0.5μmのエピタキシャル層である。またバッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。その後、バッファ層121上にドリフト層122を形成する。ドリフト層122として、気相成長法、液相成長法などにより、導電型がn型のSiCからなる層を形成する。ドリフト層122の厚さは、たとえば10μmである。またドリフト層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3である。
【0045】
次に、エピタキシャル層に不純物を注入する(ステップS3)。本実施の形態では、図4に示すpボディ領域123と、n+ソース領域124と、p+領域125とを、以下のように形成する。まず導電型がp型の不純物をドリフト層122の一部に選択的に注入することで、ボディ領域123を形成する。その後、n型の導電性不純物を所定の領域に選択的に注入することによってソース領域124を形成し、また導電型がp型の導電性不純物を所定の領域に選択的に注入することによってp+領域125を形成する。なお導電性不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行なわれ、注入後に除去される。
【0046】
上記のイオン注入工程(ステップS3)において、各注入プロファイルは、後述するステップS4における洗浄によって除去する厚みを考慮する。つまり、洗浄するステップS4においてエピタキシャル層の第1の表面を除去したときに、上記不純物拡散領域が所望の配置になるように、イオン注入を制御する。
【0047】
このようなイオン注入するステップS3の後、活性化アニール処理が行なわれてもよい。たとえば、アルゴン雰囲気中、加熱温度1700℃で30分間のアニールが行なわれる。
【0048】
これらの工程(ステップS1〜S3)により、図4に示すように、SiC基板2と、SiC基板2上に形成され、かつ少なくとも一部に不純物が注入された第1の表面120aを含むエピタキシャル層120とを備えたエピタキシャルウエハ100を準備することができる。本実施の形態では、エピタキシャル層120の第1の表面120aは、不純物の種類および濃度の少なくとも一方が異なる領域を有する。
【0049】
次に、図2、図4および図5に示すように、エピタキシャルウエハ100の第1の表面120aを洗浄することにより、第2の表面120bを形成する(ステップS4)。洗浄する方法は、特に限定されないが、たとえば水素ガスを含むガスを用いてドライエッチング(Hエッチング)する方法、酸化膜を形成し、かつこの酸化膜を除去する方法などを採用することができ、Hエッチングを採用することが好ましい。
【0050】
Hエッチングによる洗浄は、エピタキシャル層120の第1の表面120aが水素ガスによりドライエッチングされて、第1の表面120aに付着している不純物、パーティクルなどを第1の表面120aと共に除去する。エピタキシャルウエハ100において、第1の表面120aを除去することによって図5に示す清浄な第2の表面120bを形成することができる。
【0051】
Hエッチングは、1300℃以上1650℃以下の温度範囲で行なうことが好ましい。Hエッチングを1300℃以上の温度で行なうことにより、エッチングレートを高めることができ、1650℃以下の温度で行なうことにより、エッチングレートが高くなりすぎることを抑制できるので、エッチング量を容易に制御できる。したがって、Hエッチングの温度条件を1300℃以上1650℃以下に調整することによって、好適なエッチングレートに制御できるので、精度を高めて第1の表面120aをHエッチングすることができるため、製造するSiC半導体装置としてのMOSET101(図9参照)の品質をより高めることができる。このような温度設定は、たとえば、Hエッチング装置内に配置されたエピタキシャルウエハ100を1300℃以上1650℃以下に加熱する、1300℃以上1650℃以下のエッチング用のガス(以下、「エッチングガス」ともいう)を製造装置10の洗浄部11内に導入する、または製造装置10の洗浄部11内を1300℃以上1650℃以下に保持することで可能となる。なお、これらを組み合わせても良い。
【0052】
また、Hエッチング時の水素ガスの流量は特に制限されないが、数百slm(standard liter per minute)程度であることが好ましい。Hエッチング時の圧力は数十hPa〜数百hPa程度であることが好ましい。この場合、好ましい速度でHエッチングを行なうことが可能となる。
【0053】
また、エッチングガスとして、水素ガスのみを用いてもよく、水素ガスと他のガスとの混合ガスを用いてもよい。特に、水素ガスに塩化水素(HCl)ガスを混合した混合ガスを用いることが好ましい。このような混合ガスを用いることによって、エッチングレートを大きくすることができる。混合ガス中の塩化水素ガスの含有率が高すぎると、エッチングレートが大きくなりすぎ、エッチングの制御が困難となるため、混合ガス中の塩化水素ガスの含有率は10%以下であることが好ましく、塩化水素ガスと水素ガスとからなる混合ガス中の塩化水素ガスの含有率(塩化水素ガス/(塩化水素ガス+水素ガス)×100)が10%以下であることがより好ましい。
【0054】
また、水素ガスに炭化水素ガスを混合した混合ガスを用いてもよい。このような混合ガスを用いることによって、エピタキシャルウエハ100の表面モフォロジーを良好にしながらエッチングすることができ、表面状態の良好な第2の表面120bを形成することができる。炭化水素としては、アルカン、アルケンなどの低級炭化水素を用いることができ、たとえば、アセチレン(C2H2)やプロパン(C3H8)などを用いることができる。このような炭化水素ガスは、Siの液滴が生じるのを抑える効果を効果的に発揮するために、1000ppm以下で混合させることが好ましい。また、水素ガス、塩化水素ガス、および炭化水素ガスを混合した混合したガスをエッチングガスとしてもよい。
【0055】
Hエッチングを行なう場合には、図1に示す製造装置10を用いることにより、第2の表面120bを形成する工程(ステップS4)の後に、液相を用いた洗浄をせずに、後述するSi元素を含む膜128を形成するステップS5を実施することができる。これにより、液相を用いた洗浄に起因する不純物(特に重金属イオン、アルカリイオン)の付着を抑制できる。なお、液相を用いた洗浄とは、SiC半導体としてのエピタキシャルウエハを液相中で洗浄することを意味し、意図しない気相成分を含んでいてもよい。
【0056】
酸化膜を形成し、かつこの酸化膜を除去する方法は、第1の表面120aに酸化膜を形成することにより、第1の表面120aに付着していた不純物、パーティクルなどを酸化膜に取り込み、この酸化膜を除去することにより、第1の表面120aに付着していた不純物、パーティクルなどを除去することができる。これにより、清浄な第2の表面120bを形成することができる。
【0057】
第1の表面120aを酸化する方法は特に限定されないが、たとえばOを含む溶液、Oガスを含む雰囲気での熱酸化、Oプラズマなどを用いることができる。
【0058】
Oを含む溶液は、たとえばオゾン水が挙げられる。SiCが安定した化合物であることを考慮すると、たとえば30ppm以上の濃度を有するオゾン水を用いることが好ましい。この場合、オゾンの分解を抑制できるとともに、エピタキシャルウエハ100の第1の表面120aとオゾンとの反応速度を高めることができるので、第1の表面120aに酸化膜を容易に形成することができる。
【0059】
また、Oガスを含む雰囲気での熱酸化は、SiCが安定した化合物であることを考慮すると、たとえば700℃以上の温度のドライ雰囲気で行なうことが好ましい。なお、ドライ雰囲気とは、気相中で酸化膜を形成することを意味し、意図しない液相成分を含んでいてもよい。
【0060】
また、Oプラズマとは、O元素を含むガスから生成されるプラズマを意味し、たとえばOガスをプラズマ発生装置に供給することにより発生させることができる。「Oプラズマにより酸化膜を形成する」とは、O元素を含むガスを用いたプラズマにより酸化膜を形成することを意味する。言い換えると、O元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜を形成することを意味する。
【0061】
第1の表面120aに形成した酸化膜を除去する方法は特に限定されないが、たとえばウエットエッチング、ドライエッチング、熱分解、Fプラズマなどを用いることができる。
【0062】
ウエットエッチングは、たとえばHF、NH4F(フッ化アンモニウム)などの溶液を用いて酸化膜を除去する。
【0063】
ドライエッチングは、1000℃以上SiCの昇華温度以下で、水素ガスおよび塩化水素ガスの少なくとも一方のガスを用いて、酸化膜を除去することが好ましい。1000℃以上の水素ガスおよび塩化水素ガスは、酸化膜を還元する効果が高い。酸化膜がSiOxの場合、水素ガスはSiOxをH2OとSiHyとに分解し、塩化水素ガスはSiOxをH2OとSiClzとに分解する。SiCの昇華温度以下にすることで、エピタキシャルウエハ100の劣化を抑制できる。また、ドライエッチングは、反応を促進できる観点から、減圧下で行なうことが好ましい。
【0064】
熱分解は、Oを含まない雰囲気で1200℃以上SiCの昇華温度以下で、酸化膜を熱分解することが好ましい。1200℃以上のOを含まない雰囲気でエピタキシャルウエハ100の第1の表面120aに形成された酸化膜を加熱すると、酸化膜を容易に熱分解することができる。SiCの昇華温度以下にすることで、エピタキシャルウエハ100の劣化を抑制できる。また、熱分解は、反応を促進できる観点から、減圧下で行なうことが好ましい。
【0065】
Fプラズマとは、F元素を含むガスから生成されるプラズマを意味し、たとえば四フッ化炭素(CF4)、三フッ化メタン(CHF3)、フロン(C2F6)、六フッ化硫黄(SF6)、三フッ化窒素(NF3)、二フッ化キセノン(XeF2)、フッ素(F2)、および三フッ化塩素(ClF3)の単独ガスあるいは混合ガスをプラズマ発生装置に供給することにより発生させることができる。「Fプラズマにより酸化膜を除去する」とは、F元素を含むガスを用いたプラズマにより酸化膜を除去することを意味する。言い換えると、F元素を含むガスから生成されるプラズマによって処理されることにより、酸化膜を除去することを意味する。
【0066】
このステップS4において、第1の表面120aに付着した不純物、パーティクルを除去するという観点からは、Hエッチングによる洗浄の場合のエッチング深さ(第1の表面120aからSiC基板2に向けた方向のエッチング量)、および、酸化膜の形成および除去による洗浄の場合に形成する酸化膜の厚み(第1の表面120aからSiC基板2に向けた方向の厚み)は、たとえば1分子層以上10nm以下である。これにより、第1の表面120aに付着している不純物、パーティクルなどを除去して、清浄化された第2の表面120bを形成することができる。
【0067】
エピタキシャルウエハ100にイオン注入や活性化アニール処理などにより第1の表面120aがダメージを受けた場合には、第1の表面120aに形成されたダメージ層を除去することが好ましい。この観点からは、Hエッチングによる洗浄の場合のエッチング深さ、および、酸化膜の形成(犠牲酸化膜形成工程)および除去(犠牲酸化膜除去工程)による洗浄の場合の酸化膜(犠牲酸化膜)の厚みは、たとえば10nmより大きく500nm以下である。これにより、第1の表面120aに付着している不純物、パーティクルなどを除去するとともに、荒れた領域を除去することができるため、表面特性の良好な第2の表面120bを形成することができる。
【0068】
次に、図1を参照して、洗浄部11で第2の表面120bを形成したエピタキシャルウエハ100を、第1の形成部12へ搬送する。このとき、エピタキシャルウエハ100は大気が遮断された雰囲気である第1の接続部14内で搬送される。言い換えると、第2の表面120bを形成するステップS4とSi元素を含む膜128を形成するステップS5との間では、エピタキシャルウエハ100は、大気が遮断された雰囲気内に配置される。これにより、清浄化された第2の表面120bが形成された後に、第2の表面120bに大気に含まれる不純物が付着することを抑制できる。
【0069】
次に、図2および図6に示すように、エピタキシャルウエハ100の洗浄後の第2の表面120b上にSi元素を含む膜128を形成する(ステップS5)。第2の表面120bは清浄化されているため、この上に形成する膜128の清浄度を向上することができる。また、膜128は第2の表面120b上に形成するので、第2の表面120bに形成された不純物の種類、濃度などの影響を低減できるので、品質の均一性を向上した膜128を形成することができる。
【0070】
第2の表面120b上にSi元素を含む膜128を形成する方法は特に限定されず、たとえば公知のエピタキシャル成長法を用いることができ、CVD法を用いることが好ましい。CVD法を用いる場合、第2の表面120bの上から膜128を積むので、下地であるエピタキシャルウエハ100の第2の表面120bにおける不純物の種類、濃度などのドーピングされた状態の影響をより低減できる。
【0071】
このステップS5において、膜128としては、Si膜またはSiC膜を形成することが好ましい。Si膜は、たとえばSiを主成分とし、残部が不可避的不純物からなる。SiC膜は、たとえばSiCを主成分とし、残部が不可避的不純物からなる。膜128として、Si膜を形成する場合には、エピタキシャルウエハ100とゲート酸化膜126との界面およびゲート酸化膜126中にCが存在することを抑制できるので、製造するMOSFET101(図9)の品質をより高めることができる。膜128がSiCである場合、下地のエピタキシャル層120と形成する膜128との結晶が同じである(つまり、エピタキシャル層120と膜128の格子定数が同じである)ため、膜128を容易に形成することができる。
【0072】
このステップS5では、後述するステップS6において形成するゲート酸化膜126(図7参照)の厚みを決定し、膜128をすべて酸化したとき(膜128下のエピタキシャル層120を酸化させずに)に、決定したゲート酸化膜126の厚みになるように、膜128の厚みを制御することが好ましい。つまり、膜128をすべて酸化してなるゲート酸化膜126の厚みに応じて、形成する膜128の厚みを決定することが好ましい。膜128が酸化されてゲート酸化膜126となる際に、Oを取り込むことによる膜厚の増加が生じることを考慮して、膜128の厚みを計算などにより制御することで実現可能である。
【0073】
このような膜128の厚みとして、たとえば膜128がSi膜の場合、膜128の厚みは、形成するゲート酸化膜126(図7参照)の厚みの0.44倍程度である。つまり、このステップS5では、ステップS6で形成するゲート酸化膜126の厚みに対して0.44倍程度の厚みを有するSi膜を膜128として形成する。このように膜128の厚みを設計することによって、膜128が酸化されてゲート酸化膜となる際にOを取り込むことによる膜厚の増加が生じても、ゲート酸化膜126の厚みを設計の厚みとすることができる。
【0074】
次に、図1を参照して、第1の形成部12でSi元素を含む膜128を形成したエピタキシャルウエハ100を、第2の形成部13へ搬送する。このとき、エピタキシャルウエハ100は大気が遮断された雰囲気である第2の接続部15内で搬送される。言い換えると、膜128を形成するステップS5とゲート酸化膜126を形成するステップS6との間では、エピタキシャルウエハ100は、大気が遮断された雰囲気内に配置される。これにより、大気に含まれる不純物が膜128に付着することを抑制できる。
【0075】
図2および図7に示すように、膜128を酸化することにより、SiC半導体装置を構成する酸化膜としてのゲート酸化膜126を形成する(ステップS6)。ゲート酸化膜126は、酸化珪素(SiOx)である。
【0076】
膜128を酸化する方法は特に限定されないが、たとえばドライ酸化、ウエット酸化などの酸素元素を含む雰囲気で行ない、ドライ酸化であることが好ましい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。このような酸化は、たとえば膜128を形成するステップS5の後に、酸化炉に投入し、加熱温度および加熱時間を調整することによって可能となる。
【0077】
このステップS6では、ステップS5で形成した膜128をすべて酸化することでゲート酸化膜126を形成することが好ましい。これにより、残留する膜128を低減することができる。また、ステップS6では、ステップS5で形成した膜128のみを酸化することで(エピタキシャルウエハ100を酸化させずに)ゲート酸化膜126を形成することがより好ましい。この場合、ステップS3でイオン注入されたエピタキシャルウエハ100の不純物を含まないようにゲート酸化膜126を形成することができるので、ゲート酸化膜126の品質を高めることができる。また、エピタキシャル層120のイオン注入プロファイルへの影響を低減することができる。
【0078】
次に、図2に示すように、ゲート酸化膜126をアニール処理する(ステップS7)。このステップS7では、たとえば、ゲート酸化膜126に対して、窒化処理および不活性ガスアニール処理の少なくとも一方を行なうことができる。
【0079】
窒化処理は、窒素元素を含む雰囲気で熱処理する。窒化処理としては、たとえば、一酸化窒素(NO)雰囲気中または二窒化酸素(N2O)雰囲気中、加熱温度1200℃で120分間のアニールを行なうことができる。これにより、エピタキシャル層120とゲート酸化膜126との界面を含む領域に、当該領域に隣接する領域に比べて窒素濃度の高い高窒素濃度領域(図示せず)が形成される。
【0080】
不活性ガスアニール処理は、不活性ガスを含む雰囲気で熱処理する。不活性ガスアニール処理としては、たとえば、アルゴン(Ar)などの不活性ガス雰囲気中、加熱温度1100℃で60分間のアニールを行なうことができる。
【0081】
上記窒化処理および不活性ガスアニール処理を行なった場合、MOSFET101において、高いチャネル移動度の再現性を向上することができる。なお、窒化処理および不活性ガスアニール処理のいずれかのみを行なってもよく、ステップS7は省略されてもよい。窒化処理および不活性ガスアニール処理を行なう場合には、窒化処理の後に、不活性ガスアニール処理を行なうことが好ましい。
【0082】
このアニール処理(ステップS7)の後、さらに、有機洗浄、酸洗浄、RCA洗浄などの表面洗浄化を行ってもよい。
【0083】
次に、図2、図8および図9に示すように、ゲート酸化膜126が形成されたエピタキシャルウエハに対して、電極を形成する(ステップS8)。
【0084】
具体的には、まず、図8に示すソース電極111を、以下のように形成する。具体的には、ゲート酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、ゲート酸化膜126のうちn+ソース領域124およびp+領域125上に位置する部分をエッチングにより除去する。これによりゲート酸化膜126に開口部を形成する。たとえば蒸着法により、この開口部においてn+ソース領域124およびp+領域125の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0085】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0086】
その後、図9に示すように、たとえば蒸着法により、ソース電極111上に上部ソース電極127を形成する。また、たとえば蒸着法により、SiC基板2の裏面上にドレイン電極112を形成する。
【0087】
またゲート電極110をたとえば以下のように形成する。予めゲート酸化膜126上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ)する。この結果、図9に示すように、ゲート酸化膜126上にゲート電極110を形成することができる。
【0088】
なお、ステップS3後に必要に応じて、薬液を用いたウエット洗浄工程、純水リンス工程、乾燥工程などを追加して実施してもよい。薬液は、たとえば硫酸と過酸化水素水とを含むSPMが挙げられる。ステップS4前にSPMで洗浄する場合には有機物を除去することもできる。また、ステップS4前にRCA洗浄などを行なってもよい。
【0089】
以上説明したように、本実施の形態におけるSiC半導体装置の一例であるMOSFET101の製造方法は、少なくとも一部に不純物が注入された第1の表面120aを含むSiC半導体としてのエピタキシャルウエハ100を準備する工程(ステップS1〜S3)と、エピタキシャルウエハ100の第1の表面120aを洗浄することにより、第2の表面120bを形成する工程(ステップS4)と、第2の表面120b上にSi元素を含む膜128を形成する工程(ステップS5)と、Si元素を含む膜128を酸化することにより、SiC半導体装置としてのMOSFET101を構成する酸化膜としてのゲート酸化膜126を形成する工程(ステップS7)とを備えている。
【0090】
本実施の形態におけるMOSFET101の製造方法によれば、エピタキシャルウエハ100の第2の表面120b上にSi元素を含む膜128を形成するので、第2の表面120bが異なるドーピング濃度および異なる種類のドーパントの領域を有していても、Si元素を含む膜128の膜質について第2の表面120bの影響を低減できる。つまり、イオン注入の有無、不純物のドープ量、種類などにより第2の表面120bの状態が均一でない場合であっても、膜128の品質が第2の表面120bに依存されにくい。このため、Si元素を含む膜128の膜質の均一化を高めることができる。膜質の均一化を高めたSi元素を含む膜128を酸化すると、Si元素を含む膜128の面内の各位置において、深さ方向の酸化レートのばらつきおよび膜質のばらつきを低減できる。つまり、Si元素を含む膜128を形成せずにエピタキシャルウエハ100の第2の表面120bを直接熱酸化した場合と比べて、本実施の形態の製造方法は酸化されやすい領域と酸化されにくい領域との差を低減できる。このため、ゲート酸化膜126の品質を向上することができる。
【0091】
またエピタキシャルウエハ100の第1の表面120aを洗浄して形成される第2の表面120b上に、Si元素を含む膜128を形成するので、膜128の清浄化を高めることもできる。このため、この膜128上に形成するゲート酸化膜126の清浄化も高めることができる。詳細には、エピタキシャルウエハ100とゲート酸化膜126との界面に存在する不純物、パーティクルなどを低減できる。また、ゲート酸化膜126中に存在する不純物、パーティクルなども低減することができ、ゲート酸化膜126の膜質も向上できる。したがって、このゲート酸化膜126を有するMOSFET102の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。
【0092】
よって、清浄な第2の表面120b上に、均一なSiを含む膜128を形成し、この膜128を酸化することで、膜質が均一で、かつ清浄なゲート酸化膜126を形成できるので、性能を向上できるMOSFET101を製造することができる。
【0093】
本実施の形態におけるSiC半導体装置の一例であるMOSFET101の製造方法において好ましくは、洗浄するステップS4において水素ガスを含むガスを用いてドライエッチングする。
【0094】
ステップS4においてエピタキシャルウエハ100の第1の表面120aをHエッチングすることによって、第1の表面120aを除去することができる。第1の表面120aに付着していた不純物、パーティクルなどを第1の表面120aと共に除去することにより、第2の表面120bをより清浄化を高めて形成することができる。さらに、Siではダメージが生じるHエッチングを用いても、SiCは安定な化合物であるので、エピタキシャルウエハ100のダメージは少ない。このため、表面特性が良好な第2の表面120bを形成することができる。したがって、品質をより向上したSiC半導体装置を製造することができる。
【0095】
本実施の形態におけるSiC半導体装置の一例であるMOSFET101の製造方法において好ましくは、洗浄する工程(ステップS4)ではHエッチングを行ない、第2の表面120bを形成する工程(ステップS4)後に、液相を用いた洗浄をせずに、膜128を形成する工程(ステップS5)を実施する。
【0096】
本発明者は、鋭意検討を重ねたところ、液相を用いてエピタキシャルウエハ100を洗浄した場合、エピタキシャルウエハ100の洗浄が不十分であるだけでなく、かえって液相に起因した不純物を付着させてしまうことを見い出した。このため、第2の表面120bを形成した後に、液相を用いた洗浄をせずに、膜128を形成することによって、液相を用いた洗浄に起因するアルカリイオン、重金属イオンなどの不純物の付着を防ぐことができる。アルカリイオン、重金属イオンなどを低減することで、より高品質なMOSFET101を製造することができる。
【0097】
さらに、上記特許文献1に開示の犠牲酸化および犠牲酸化膜除去工程において液相を用いた場合には、15時間程度の洗浄時間が必要とされていたが、液相を用いた洗浄を含まないHエッチングでは、4時間程度でエピタキシャルウエハ100の第1の表面120aを清浄化することができる。したがって、本実施の形態に係るSiC半導体装置の製造方法において、Hエッチングによる洗浄(ステップS2)と膜128の形成(ステップS5)との間に、液相を用いた洗浄や、犠牲酸化および犠牲酸化膜除去を行なわないことによって、SiC半導体装置の製造時間を短縮することができる。
【0098】
なお、「第2の表面120bを形成する工程(ステップS4)の後に、液相を用いた洗浄をせずに、Si元素を含む膜128を形成する工程(ステップS5)を実施する」とは、ステップS4とステップS5との間に液相を用いた洗浄を含まないことを意味し、ステップS4とステップS5との間とが断続的に行なわれても(時間が経過していても)よい。また、ステップS4とステップS5とを連続して行なってもよい。
【0099】
本実施の形態では、SiC半導体装置としてMOSFETの製造方法を例に挙げて説明したが、本発明は、少なくとも一部に不純物が注入された第1の表面120aを含むSiCエピタキシャルウエハを洗浄し、第1の表面120aを洗浄することで得られる第2の表面120bに形成されるSi元素を含む膜128を酸化して得られる酸化膜を構成として備える(SiC半導体装置として残る酸化膜を備える)SiC半導体装置の製造方法に適用できる。本発明は、たとえばMOSFETやIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの絶縁ゲート型電界効果部を有するSiC半導体装置や、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)などの酸化膜を備えたSiC半導体装置全般に適用できる。
【実施例】
【0100】
本実施例では、SiC半導体として、図10に示すエピタキシャルウエハ130を用い、エピタキシャルウエハ130の第1の表面130aをHエッチングして清浄化することの効果について調べた。なお、図10は、実施例における試料1〜3で用いるエピタキシャルウエハを概略的に示す断面図である。
【0101】
(試料1)
具体的には、まず、SiC基板2として、4H−SiC基板を準備した(ステップS1)。次に、エピタキシャル層120を構成する層として、10μmの厚みを有し、1×1016cm-3の不純物濃度を有するn型SiC層131をCVD法により成長した(ステップS2)。
【0102】
次に、SiO2をマスクとして用いて、アルミニウム(Al)をp型不純物として2×1016cm-3の導電性不純物濃度を有するpボディ領域123を形成し、さらに、リン(P)をn型不純物として1×1019cm-3の導電性不純物濃度を有するn+ソース領域124を形成した。また、Alをp型不純物として1×1019cm-3の導電性不純物濃度を有するp+領域125を形成した(ステップS3)。なお、各々のイオン注入をした後には、マスクを除去した。
【0103】
次に、活性化アニール処理を行なった。この活性化アニール処理としては、Arガスを雰囲気ガスとして用いて、加熱温度1700〜1800℃、加熱時間30分の条件とした。これにより、少なくとも一部に不純物が注入された第1の表面130aを有するエピタキシャルウエハ130を準備した。
【0104】
次に、準備されたエピタキシャルウエハ100の第1の表面130aをHエッチングによって除去した(ステップS4)。具体的には、エピタキシャルウエハ130を反応炉内に収容し、エピタキシャルウエハ130を1300℃以上1650℃以下に制御された載置台で加熱しながら、第1の表面130aをHエッチングした。Hエッチングの条件は、反応炉内に導入される水素ガスの流量が50〜200slmであり、炉内圧力が20〜150hPaであり、反応時間は1時間とした。
【0105】
(試料2)
試料2は、基本的には試料1と同様であったが、ステップS2のHエッチングを行なわなかった点において異なっていた。すなわち、試料2では、ステップS1〜3で準備したエピタキシャルウエハ130に対しては、洗浄処理を行なわなかった。
【0106】
(試料3)
試料3は基本的には試料1と同様であったが、ステップS2において、Hエッチングのかわりに液相を用いてエピタキシャルウエハ130の第1の表面130aを洗浄した点において異なっていた。液相として、硫酸:過酸化水素水を5:1の体積比で混合した混合溶液1と、アンモニア水:過酸化水素水:純水を1:1:5の体積した混合溶液2と、塩化水素(HCl):過酸化水素(H2O2):純水を1:1:6の体積比で混合した混合溶液3と、10%のフッ化水素(HF)溶液とを用いた。すなわち、試料3では、準備したエピタキシャルウエハ130を混合溶液1に0.5時間浸漬した後、混合溶液2に10分間浸漬し、HF溶液に10分時間浸漬し、混合溶液3に10分間浸漬し、混合溶液2に10分間浸漬し、HF溶液に10分間浸漬して、薬液洗浄を行なった。なお、薬液洗浄後のエピタキシャルウエハ130は、ArガンまたはN2ガンを用いて、ArガスまたはN2ガスでブローすることよって乾燥させた。
【0107】
(表面の不純物の測定)
試料1〜3のエピタキシャルウエハ130の表面を、TXRF(全反射蛍光X線分析法)に供した。なお、TXRFにおいて、励起源としてW(タングステン)−Lβ線を用いた。
【0108】
TXRFによって試料1〜3のエピタキシャルウエハ130の表面について不純物を測定した。試料1におけるHエッチング後のエピタキシャルウエハ130の表面は、Hエッチングを行なわなかった試料1の表面と比較して、不純物が低減されていた。したがって、Hエッチング後のエピタキシャルウエハ130にSi元素を含む膜を形成して、この膜を酸化させることによりSiC半導体装置を構成する酸化膜を形成することで、品質を向上したSiC半導体装置を製造できることがわかる。
【0109】
また、試料3における液相を用いて洗浄した後のエピタキシャルウエハ130の表面は、試料2よりも不純物がさらに多くなっていることがわかった。この結果を図11および図12に示す。
【0110】
図11は、試料2のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルであり、図12は、試料3の洗浄後のエピタキシャルウエハ130の表面をTXRFで測定した結果を示すスペクトルである。図11および図12において、横軸はエネルギー強度を、縦軸はスペクトル強度を示しており、ピークの高さが大きいほど、その元素が多く検出されたことになる。また、たとえば、図11中に記載されている「Cl、Ka」とは、Cl−Kα線が検出されたことを示し、他の記載も同様である。また、エネルギー強度が9.67eV付近のピークは励起線源であるW−Lβ線のピークである。
【0111】
図11および図12を比較すると、試料2において、塩素(Cl)元素のみが検出されているのに対し、試料2では、Cl元素、カルシウム(Ca)元素、ニッケル(Ni)元素および鉄(Fe)元素が検出された。これにより、エピタキシャルウエハ130の表面を液相を用いて洗浄した場合、表面が清浄化されないだけでなく、逆に不純物が付着してしまうことがわかった。
【0112】
したがって、試料1におけるHエッチング後のエピタキシャルウエハ130を液相を用いた洗浄をせずに、Si元素を含む膜を形成して、この膜を酸化させて酸化膜を形成し、この酸化膜を構成として備える半導体装置を製造すると、より品質を向上してSiC半導体装置を製造できることがわかった。
【0113】
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0114】
2 SiC基板、10 製造装置、11 洗浄部、12 第1の形成部、13 第2の形成部、14 第1の接続部、15 第2の接続部、100,130 エピタキシャルウエハ、120a,130a 第1の表面、120b 第2の表面、101 MOSFET、110 ゲート電極、111,127 ソース電極、112 ドレイン電極、120 エピタキシャル層、121 バッファ層、122 ドリフト層、123 ボディ領域、124 ソース領域、125 p+領域、126 ゲート酸化膜、128 膜、131 SiC層。
【特許請求の範囲】
【請求項1】
炭化珪素半導体装置を製造する方法であって、
少なくとも一部に不純物が注入された第1の表面を含む炭化珪素半導体を準備する工程と、
前記炭化珪素半導体の前記第1の表面を洗浄することにより、第2の表面を形成する工程と、
前記第2の表面上に珪素元素を含む膜を形成する工程と、
前記珪素元素を含む膜を酸化することにより、前記炭化珪素半導体装置を構成する酸化膜を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項2】
前記珪素元素を含む膜が炭化珪素である、請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記珪素元素を含む膜が珪素である、請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記珪素元素を含む膜を形成する工程は、
前記炭化珪素半導体装置を構成する前記酸化膜の厚みを決定する工程と、
前記珪素元素を含む膜をすべて酸化したときに、決定した前記酸化膜の厚みになるように、前記珪素元素を含む膜の厚みを制御する工程とを含む、請求項1〜3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項1】
炭化珪素半導体装置を製造する方法であって、
少なくとも一部に不純物が注入された第1の表面を含む炭化珪素半導体を準備する工程と、
前記炭化珪素半導体の前記第1の表面を洗浄することにより、第2の表面を形成する工程と、
前記第2の表面上に珪素元素を含む膜を形成する工程と、
前記珪素元素を含む膜を酸化することにより、前記炭化珪素半導体装置を構成する酸化膜を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項2】
前記珪素元素を含む膜が炭化珪素である、請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記珪素元素を含む膜が珪素である、請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記珪素元素を含む膜を形成する工程は、
前記炭化珪素半導体装置を構成する前記酸化膜の厚みを決定する工程と、
前記珪素元素を含む膜をすべて酸化したときに、決定した前記酸化膜の厚みになるように、前記珪素元素を含む膜の厚みを制御する工程とを含む、請求項1〜3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2012−4275(P2012−4275A)
【公開日】平成24年1月5日(2012.1.5)
【国際特許分類】
【出願番号】特願2010−136872(P2010−136872)
【出願日】平成22年6月16日(2010.6.16)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成24年1月5日(2012.1.5)
【国際特許分類】
【出願日】平成22年6月16日(2010.6.16)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]