半導体装置の製造方法
【課題】炭化珪素の半導体層の表面に発生するステップバンチングを抑制する。
【解決手段】半導体装置の製造方法は、炭化珪素のエピタキシャル層１４にドーパントを導入するドーパント導入工程と、ＰＬＤ、ＦＣＶＡ法又はＥＣＲスパッタ法を利用してエピタキシャル層１４の表面にカーボン膜２４を形成するカーボン膜形成工程と、カーボン膜２４が残存した状態でエピタキシャル層１４をアニール処理するアニール処理工程とを備える。
【解決手段】半導体装置の製造方法は、炭化珪素のエピタキシャル層１４にドーパントを導入するドーパント導入工程と、ＰＬＤ、ＦＣＶＡ法又はＥＣＲスパッタ法を利用してエピタキシャル層１４の表面にカーボン膜２４を形成するカーボン膜形成工程と、カーボン膜２４が残存した状態でエピタキシャル層１４をアニール処理するアニール処理工程とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素で形成された半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素は、シリコンと比較してバンドギャップ幅が約３倍広く、絶縁破壊電界強度が約１０倍大きい半導体材料である。このため、炭化珪素で形成された半導体装置は、耐熱性及び耐電圧性に優れた特性を有することができる。
【０００３】
半導体装置を製造するためには、半導体層にドーパントを導入し、そのドーパントを活性化させるためのアニール処理が必要とされる。例えば、炭化珪素の半導体層では、ｐ型ドーパントとしてアルミニウムが導入される。導入されたアルミニウムを活性化させるためには、約１６００℃以上のアニール処理が必要とされる。
【０００４】
ところが、炭化珪素の半導体層に高温のアニール処理を実施すると、半導体層の表面からシリコンが離脱し、残った炭素が再結晶化することによって表面荒れが増大することが知られている（ステップバンチング）。
【０００５】
特許文献１は、この表面荒れを改善するために、アニール処理に先立って半導体層の表面にダイヤモンドライクカーボン膜（以下、ＤＬＣ膜という）を形成する技術を開示している。半導体層の表面にＤＬＣ膜が形成されていると、高温のアニール処理を実施したときに、ＤＬＣ膜がグライファイト化することによって高耐熱性を獲得することができる。さらに、半導体層の表面のシリコンとＤＬＣ膜が結合することでシリコンの離脱が抑制されるので、半導体層の表面荒れが抑えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−６８４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、本発明者らの検討の結果、特許文献１の技術で形成されるＤＬＣ膜では、半導体層の表面荒れを十分に抑制することが困難であることが分かってきた。特許文献１では、化学気相成長法（以下、ＣＶＤ法という）を利用してＤＬＣ膜を形成している。ＣＶＤ法を利用して形成されるＤＬＣ膜の構造はそれほど緻密なものではなく、また、原料ガス由来の水素等の不純物を多く含んでいる。このため、高温のアニール処理を実施したときに、ＤＬＣ膜がグラファイト化する過程において、多量のダングリングボンド及びボイドが形成される。このため、半導体層の表面のシリコンは、それらの欠陥を介して離脱してしまう。特許文献１の技術は、半導体層の緻密性及び不純物の存在まで考慮していない。特許文献１の技術では、半導体層の表面荒れを十分に抑えることができない。
【０００８】
本明細書で開示される技術は、炭化珪素の半導体層の表面荒れを抑えることを目的としている。
【課題を解決するための手段】
【０００９】
本明細書で開示される技術では、炭化珪素の半導体層の表面に、パルス・レーザ・デポジション法（以下、ＰＬＤ法と省略することがある）、フィルタード・カソーディック・バキューム・アーク法（以下、ＦＣＶＡ法と省略することがある）又は電子サイクトロン共鳴スパッタ法（以下、ＥＣＲスパッタ法と省略することがある）を利用してカーボン膜を形成することを特徴としている。これらＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜は、構造が極めて緻密であり（屈折率が高い）、含まれる不純物が少ないことから、ダングリングボンド及びボイドの発生が抑えられる。このため、これらＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜は、半導体層の表面からシリコンの離脱を良好に抑制することができるので、半導体層の表面荒れが顕著に抑えられる。
【００１０】
本明細書で開示される半導体装置の製造方法は、ドーパント導入工程とカーボン膜形成工程とアニール処理工程とを備える。ドーパント導入工程では、炭化珪素の半導体層にドーパントを導入する。カーボン膜形成工程では、パルス・レーザ・デポジション法、フィルタード・カソーディック・バキューム・アーク法又は電子サイクロン共鳴スパッタ法を利用して、半導体層の表面にカーボン膜を形成する。アニール処理工程では、カーボン膜が残存した状態で半導体層をアニール処理する。上記製造方法で製造される半導体装置は、半導体層の表面荒れが抑えられている。このため、上記製造方法で製造される半導体装置は、優れた特性を有することができる。
【００１１】
本明細書で開示される製造方法では、カーボン膜の密度が２．０g/cm3以上であるのが望ましい。上記密度のカーボン膜は、ＤＬＣ膜（密度が１．０〜１．８g/cm3である）とは明らかに相違しており、また、ＣＶＤ法では決して得られないものである。このような高緻密性のカーボン膜は、半導体層の表面からのシリコンの離脱を良好に抑制することができるので、半導体層の表面荒れを顕著に抑制することができる。
【００１２】
本明細書で開示される製造方法では、カーボン膜の屈折率が２．５以上であるのが望ましい。上記屈折率のカーボン膜は、ＤＬＣ膜（屈折率が２．０以下である）とは明らかに相違しており、また、ＣＶＤ法では決して得られないものである。このような高緻密性のカーボン膜は、半導体層の表面からのシリコンの離脱を良好に抑制することができるので、半導体層の表面荒れを顕著に抑制することができる。
【００１３】
本明細書で開示される製造方法では、カーボン膜の厚みが５０nm以下であるのが望ましい。上記製造方法によると、極めて緻密なカーボン膜を形成することができるので、シリコンの離脱を抑制するために必要となるカーボン膜の厚みを５０nm以下にすることができる。カーボン膜の厚みが薄いと、アニール処理時にカーボン膜と半導体層の間の熱膨張差に起因する応力が低減され、半導体層の反りが抑制される。
【００１４】
カーボン膜形成工程では、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子が原料に含まれるのが望ましい。例えば、カーボン膜にシリコンが含まれていると、カーボン膜から半導体層の表面にシリコンの補充することができるので、結果として、半導体層の表面のシリコン濃度の減少を抑えることができる。カーボン膜に窒素又は酸素が含まれていると、窒素と炭素の結合又は酸素と炭素の結合によりカーボン膜内の結合が強固となり、ダングリングボンド及びボイドの発生が抑えられる。したがって、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子がカーボン膜に導入されていると、半導体層の表面からのシリコンの離脱を良好に抑制し、半導体層の表面荒れを顕著に抑えることができる。
【発明の効果】
【００１５】
本明細書で開示される技術によると、半導体層の表面からのシリコンの離脱を良好に抑制し、半導体層の表面荒れを顕著に抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、半導体装置の製造工程の概略を示す。
【図２】図２は、半導体装置の製造過程の要部断面図を模式的に示す（１）。
【図３】図３は、半導体装置の製造過程の要部断面図を模式的に示す（２）。
【図４】図４は、半導体装置の製造過程の要部断面図を模式的に示す（３）。
【図５】図５は、半導体装置の製造過程の要部断面図を模式的に示す（４）。
【図６】図６は半導体装置の製造過程の要部断面図を模式的に示す（５）。
【発明を実施するための形態】
【００１７】
図１に、縦型ダイオードを製造する工程の概略を示す。図１を参照しながら、図２〜６の要部断面図を用いて各製造工程を順に説明する。なお、以下の例では、ＪＢＳ（Junction Barrier Schottky）型のダイオードを例示するが、以下で説明する技術は、他の種類のダイオードにも適用可能である。また、以下で説明する技術は、ダイオード以外の素子、例えば、ＭＯＳＦＥＴ又はＩＧＢＴにも適用可能である。
【００１８】
まず、図２に示されるように、エピタキシャル成長技術を利用して、ｎ＋型の半導体基板１２の表面に炭化珪素のｎ−型のエピタキシャル層１４を形成する。半導体基板１２に用いられる材料は、エピタキシャル層１４が成長可能なものであればよい。好ましくは、半導体基板１２の材料は、ｎ＋型の炭化珪素基板であるのが望ましい。半導体基板１２とエピタキシャル層１４は、炭化珪素ウェハ１３を構成する。
【００１９】
次に、図３に示されるように、エピタキシャル層１４の表面に、レジスト２２をパターニングする。レジスト２２の開口部は、アノード形成領域に対応している。次に、イオン注入技術を利用して、エピタキシャル層１４の表層部にｐ型のドーパントであるアルミニウムを注入し、ドーパント注入領域１６を形成する。この段階では、ドーパント注入領域１６に含まれる多くのアルミニウムが、エピタキシャル層１４の格子間に浮遊した状態であり、電気的には活性化していない。ｐ型のドーパントとしては、アルミニウムに代えてボロンを用いてもよい。アルミニウムをイオン注入した後に、レジスト２２を除去する。
【００２０】
次に、図４に示されるように、エピタキシャル層１４の表面にカーボン膜２４を形成する。カーボン膜２４は、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子を含むように形成される。この例では、カーボン膜２４にシリコンが含まれている。このカーボン膜２４は、パルス・レーザ・デポジション法（以下、ＰＬＤ法という）、フィルタード・カソーディック・バキューム・アーク法（以下、ＦＣＶＡ法という）又は電子サイクロン共鳴スパッタ法（以下、ＥＣＲスパッタ法という）を利用して形成される。以下、ＰＬＤ法を利用してカーボン膜２４を形成する場合と、ＦＣＶＡ法を利用してカーボン膜２４を形成する場合と、ＥＣＲスパッタ法を利用してカーボン膜２４を形成する場合のそれぞれを説明する。
【００２１】
ＰＬＤ法を利用する場合は、ターゲットにシリコンを含有したグラファイトを利用し、レーザ光源にナノ秒又はフェムト秒のパルスレーザを利用する。ターゲットは、グラファイトに代えてグラッシーカーボンでもよい。また、ターゲットに含まれるシリコンは、グライファイトの全体に均一に含まれていてもよく、グラファイトの表面の一部に埋設して含まれていてもよく、グラファイトの表面上に粒状に分散していてもよい。ＰＬＤ法では、チャンバ内を所定圧力以下に真空引きした後に、ターゲットにパルスレーザを照射し、ターゲットから炭素原子とシリコン原子を飛び出させる。飛び出した炭素原子とシリコン原子は、ターゲットの上方に支持されている炭化珪素ウェハ１３の表面に堆積する。また、チャンバ内の圧力が０．１Torr以下の範囲でチャンバ内に窒素及び／又は酸素を導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。なお、ターゲットに含まれるシリコンに代えて、ターゲットに窒素及び／又は酸素を含ませてもよい。あるいは、ターゲットに含まれるシリコンに加えて、ターゲットに窒素及び／又は酸素を含ませてもよい。ターゲットに窒素及び／又は酸素を含ませるためには、窒素ガス及び／又は酸素ガスを用いたプラズマ処理（例えばスパッタ法）を利用して、予めターゲットに窒素及び／又は酸素を含ませておけばよい。
【００２２】
ＦＣＶＡ法を利用する場合は、ターゲットにシリコンを含有したグラファイトを利用する。ターゲットは、グラファイトに代えてグラッシーカーボンでもよい。また、ターゲットに含まれるシリコンは、グライファイトの全体に均一に含まれていてもよく、グラファイトの表面の一部に埋設して含まれていてもよく、グラファイトの表面上に粒状に分散していてもよい。ＦＣＶＡ法では、チャンバ内を所定圧力以下に真空引きした後に、バキュームアーク放電によりターゲットから炭素プラズマとシリコンプラズマを作り出す。炭素原子とシリコン原子のみが電磁気的空間フィルターによって選択され、炭化珪素ウェハ１３の表面に堆積される。また、チャンバ内の圧力が０．１Torr以下の範囲でチャンバ内に窒素及び／又は酸素を導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。なお、ターゲットに含まれるシリコンに代えて、ターゲットに窒素及び／又は酸素を含ませてもよい。あるいは、ターゲットに含まれるシリコンに加えて、ターゲットに窒素及び／又は酸素を含ませてもよい。ターゲットに窒素及び／又は酸素を含ませるためには、窒素ガス及び／又は酸素ガスを用いたプラズマ処理（例えばスパッタ法）を利用して、予めターゲットに窒素及び／又は酸素を含ませておけばよい。
【００２３】
ＥＣＲスパッタ法を利用する場合、ターゲットにシリコンを含有したグラファイトを利用する。ターゲットは、グラファイトに代えてグラッシーカーボンでもよい。また、ターゲットに含まれるシリコンは、グライファイトの全体に均一に含まれていてもよく、グラファイトの表面の一部に埋設して含まれていてもよく、グラファイトの表面上に粒状に分散していてもよい。ＥＣＲスパッタ法では、チャンバ内を所定圧力以下に真空引きした後に、アルゴンガスによりターゲットから炭素原子とシリコン原子を飛び出させる。飛び出した炭素原子とシリコン原子は、ターゲットの上方に支持されている炭化珪素ウェハ１３の表面に堆積する。また、チャンバ内の圧力が０．１２Torr以下の範囲で、アルゴンガスに代えて窒素ガス及び／又は酸素ガスを導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。あるいは、チャンバ内の圧力が０．１２Torr以下の範囲で、アルゴンガスに加えて窒素ガス及び／又は酸素ガスを導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。なお、アルゴンガスに加えて窒素ガス及び／又は酸素ガスを導入する場合、窒素ガス及び／又は酸素ガスはアルゴンガスと同一の比率であるのが望ましい。なお、ターゲットに含まれるシリコンに代えて、ターゲットに窒素及び／又は酸素を含ませてもよい。あるいは、ターゲットに含まれるシリコンに加えて、ターゲットに窒素及び／又は酸素を含ませてもよい。ターゲットに窒素及び／又は酸素を含ませるためには、窒素ガス及び／又は酸素ガスを用いたプラズマ処理（例えばスパッタ法）を利用して、予めターゲットに窒素及び／又は酸素を含ませておけばよい。
【００２４】
次に、図５に示されるように、カーボン膜２４が残存した状態で、炭化珪素ウェハ１３をアルゴン（Ａｒ）などの不活性ガス雰囲気でアニール処理する。アニール処理の温度は１６００〜２０００℃である。これにより、注入されたアルミニウムが、置換サイトに移動し、電気的に活性化されてアノード領域１８を形成する。アニール処理の後、カーボン膜２４を、一酸化炭素又は二酸化酸素のプラズマで除去する。なお、カーボン膜２４は、酸素又は水素雰囲気下のアニール処理によっても除去することができる。あるいは、カーボン膜２４は、酸素アッシングによっても除去することができる。
【００２５】
次に、図６に示されるように、ＣＶＤ技術を利用して、エピタキシャル層１４の表面にアノード電極２６を形成する。アノード電極２６の材料には、モリブテンとチタンとニッケルのいずれかの金属とアルミニウムの積層電極が用いられている。最後に、図示は省略するものの、半導体基板１２を裏面から炭化珪素ウェハ１３を研磨して所望の厚みとした後に、半導体基板１２の裏面にカソード電極を形成する。これらの工程を経て、縦型ダイオードが完成する。
【００２６】
上記製造方法は、少なくとも下記の特徴を少なくとも有する。
（１）上記製造方法では、カーボン膜２４がＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成される。これらＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜２４は、高エネルギーの炭素原子を用いて形成されるので、構造が極めて緻密である（屈折率が２．５以上であり、密度が２〜３ｇ／ｃｍ-3である）。さらに、原料に水素等の不純物が含まれていないので、形成されるカーボン膜２４は水素フリーである。カーボン膜２４に多量の水素が含まれていると、ダングリングボンド及びボイドが形成され、それらの欠陥を介してエピタキシャル層１４の表面からシリコンが離脱してしまう。ＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜２４は、水素フリーであり、ダングリングボンド及びボイドの発生が抑えられる。したがって、このカーボン膜２４は、エピタキシャル層１４の表面からシリコンの離脱を良好に抑制することができるので、エピタキシャル層１４の表面荒れが顕著に抑えられる。なお、ＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜２４の結晶構造は、ｔａ−Ｃ（テトラヘドラル アモルファス カーボン）に属する。
【００２７】
（２）上記製造方法では、カーボン膜２４にシリコンが含まれている。カーボン膜２４にシリコンが含まれていると、カーボン膜２４からエピタキシャル層１４の表面にシリコンを補充することができるので、結果として、エピタキシャル層１４の表面のシリコン濃度の減少を抑えることができる。このため、エピタキシャル層１４の表面荒れが抑えられる。シリコンの離脱を抑えるためには、シリコンの含有量が多いほど望ましい。しかしながら、シリコンの含有量が多すぎると、多結晶シリコンになり易いという問題があるので、シリコンの含有量は、原子濃度で５０at.％以下であるのが望ましい。より好ましくは、シリコンの含有量は、原子濃度で１〜２０at.％であるのが望ましい。この範囲の原子濃度であれば、製造時において、シリコンの含有量を高精度に制御することができる。さらに好ましくは、シリコンの含有量は、原子濃度で１〜５at.％であるのが望ましい。この範囲の原子濃度であれば、エピタキシャル層１４の表面からのシリコンの昇華とカーボン膜２４からのシリコンの補充を十分に拮抗させることができるので、エピタキシャル層１４の表面荒れを良好に抑制することができる。
【００２８】
（３）上記製造方法では、カーボン膜２４にシリコンのみが含まれているが、カーボン膜２４に窒素又は酸素が含まれていると、次の特徴を有する。カーボン膜２４に窒素又は酸素が含まれていると、窒素と炭素の結合又は酸素と炭素の結合によりカーボン膜２４内の結合が強固となり、ダングリングボンド及びボイドの発生が抑えられる。さらに、カーボン膜２４に窒素又は酸素が含まれていると、高密度なカーボン膜２４を形成することができる。この結果、カーボン膜２４を薄く形成することができ、アニール処理時にカーボン膜２４とエピタキシャル層１４の間の熱膨張差に起因する応力が低減され、炭化珪素ウェハ１３の反りが抑制される。さらに、カーボン膜２４に窒素又は酸素が含まれていると、カーボン膜２４と炭化珪素ウェハ１３の密着性を改善することができる。
【００２９】
（４）上記製造方法では、カーボン膜２４の厚みが５０nm以下に調整されている。上記製造方法によると、極めて緻密なカーボン膜２４を形成することができるので、シリコンの離脱を抑制するために必要となるカーボン膜２４の厚みを５０nm以下にすることができる。カーボン膜２４の厚みが薄いと、アニール処理時にカーボン膜２４とエピタキシャル層１４の間の熱膨張差に起因する応力が低減され、炭化珪素ウェハ１３の反りが抑制される。なお、好ましくは、カーボン膜２４の厚みは、３０nm以下であるのが望ましい。この範囲の厚みであれば、製造時において、カーボン膜２４の厚みを高精度に制御することができる。さらに好ましくは、カーボン膜２４の厚みは、１０nm以下であるのが望ましい。この範囲の厚みであれば、アニール処理時にカーボン膜２４とエピタキシャル層１４の間の熱膨張差に起因する応力をほぼ無視できる程度に低減することができ、炭化珪素ウェハ１３の反りを防止することができる。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３１】
１２：半導体基板
１３：炭化珪素ウェハ
１４：エピタキシャル層
２４：カーボン膜
【技術分野】
【０００１】
本発明は、炭化珪素で形成された半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素は、シリコンと比較してバンドギャップ幅が約３倍広く、絶縁破壊電界強度が約１０倍大きい半導体材料である。このため、炭化珪素で形成された半導体装置は、耐熱性及び耐電圧性に優れた特性を有することができる。
【０００３】
半導体装置を製造するためには、半導体層にドーパントを導入し、そのドーパントを活性化させるためのアニール処理が必要とされる。例えば、炭化珪素の半導体層では、ｐ型ドーパントとしてアルミニウムが導入される。導入されたアルミニウムを活性化させるためには、約１６００℃以上のアニール処理が必要とされる。
【０００４】
ところが、炭化珪素の半導体層に高温のアニール処理を実施すると、半導体層の表面からシリコンが離脱し、残った炭素が再結晶化することによって表面荒れが増大することが知られている（ステップバンチング）。
【０００５】
特許文献１は、この表面荒れを改善するために、アニール処理に先立って半導体層の表面にダイヤモンドライクカーボン膜（以下、ＤＬＣ膜という）を形成する技術を開示している。半導体層の表面にＤＬＣ膜が形成されていると、高温のアニール処理を実施したときに、ＤＬＣ膜がグライファイト化することによって高耐熱性を獲得することができる。さらに、半導体層の表面のシリコンとＤＬＣ膜が結合することでシリコンの離脱が抑制されるので、半導体層の表面荒れが抑えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−６８４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、本発明者らの検討の結果、特許文献１の技術で形成されるＤＬＣ膜では、半導体層の表面荒れを十分に抑制することが困難であることが分かってきた。特許文献１では、化学気相成長法（以下、ＣＶＤ法という）を利用してＤＬＣ膜を形成している。ＣＶＤ法を利用して形成されるＤＬＣ膜の構造はそれほど緻密なものではなく、また、原料ガス由来の水素等の不純物を多く含んでいる。このため、高温のアニール処理を実施したときに、ＤＬＣ膜がグラファイト化する過程において、多量のダングリングボンド及びボイドが形成される。このため、半導体層の表面のシリコンは、それらの欠陥を介して離脱してしまう。特許文献１の技術は、半導体層の緻密性及び不純物の存在まで考慮していない。特許文献１の技術では、半導体層の表面荒れを十分に抑えることができない。
【０００８】
本明細書で開示される技術は、炭化珪素の半導体層の表面荒れを抑えることを目的としている。
【課題を解決するための手段】
【０００９】
本明細書で開示される技術では、炭化珪素の半導体層の表面に、パルス・レーザ・デポジション法（以下、ＰＬＤ法と省略することがある）、フィルタード・カソーディック・バキューム・アーク法（以下、ＦＣＶＡ法と省略することがある）又は電子サイクトロン共鳴スパッタ法（以下、ＥＣＲスパッタ法と省略することがある）を利用してカーボン膜を形成することを特徴としている。これらＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜は、構造が極めて緻密であり（屈折率が高い）、含まれる不純物が少ないことから、ダングリングボンド及びボイドの発生が抑えられる。このため、これらＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜は、半導体層の表面からシリコンの離脱を良好に抑制することができるので、半導体層の表面荒れが顕著に抑えられる。
【００１０】
本明細書で開示される半導体装置の製造方法は、ドーパント導入工程とカーボン膜形成工程とアニール処理工程とを備える。ドーパント導入工程では、炭化珪素の半導体層にドーパントを導入する。カーボン膜形成工程では、パルス・レーザ・デポジション法、フィルタード・カソーディック・バキューム・アーク法又は電子サイクロン共鳴スパッタ法を利用して、半導体層の表面にカーボン膜を形成する。アニール処理工程では、カーボン膜が残存した状態で半導体層をアニール処理する。上記製造方法で製造される半導体装置は、半導体層の表面荒れが抑えられている。このため、上記製造方法で製造される半導体装置は、優れた特性を有することができる。
【００１１】
本明細書で開示される製造方法では、カーボン膜の密度が２．０g/cm3以上であるのが望ましい。上記密度のカーボン膜は、ＤＬＣ膜（密度が１．０〜１．８g/cm3である）とは明らかに相違しており、また、ＣＶＤ法では決して得られないものである。このような高緻密性のカーボン膜は、半導体層の表面からのシリコンの離脱を良好に抑制することができるので、半導体層の表面荒れを顕著に抑制することができる。
【００１２】
本明細書で開示される製造方法では、カーボン膜の屈折率が２．５以上であるのが望ましい。上記屈折率のカーボン膜は、ＤＬＣ膜（屈折率が２．０以下である）とは明らかに相違しており、また、ＣＶＤ法では決して得られないものである。このような高緻密性のカーボン膜は、半導体層の表面からのシリコンの離脱を良好に抑制することができるので、半導体層の表面荒れを顕著に抑制することができる。
【００１３】
本明細書で開示される製造方法では、カーボン膜の厚みが５０nm以下であるのが望ましい。上記製造方法によると、極めて緻密なカーボン膜を形成することができるので、シリコンの離脱を抑制するために必要となるカーボン膜の厚みを５０nm以下にすることができる。カーボン膜の厚みが薄いと、アニール処理時にカーボン膜と半導体層の間の熱膨張差に起因する応力が低減され、半導体層の反りが抑制される。
【００１４】
カーボン膜形成工程では、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子が原料に含まれるのが望ましい。例えば、カーボン膜にシリコンが含まれていると、カーボン膜から半導体層の表面にシリコンの補充することができるので、結果として、半導体層の表面のシリコン濃度の減少を抑えることができる。カーボン膜に窒素又は酸素が含まれていると、窒素と炭素の結合又は酸素と炭素の結合によりカーボン膜内の結合が強固となり、ダングリングボンド及びボイドの発生が抑えられる。したがって、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子がカーボン膜に導入されていると、半導体層の表面からのシリコンの離脱を良好に抑制し、半導体層の表面荒れを顕著に抑えることができる。
【発明の効果】
【００１５】
本明細書で開示される技術によると、半導体層の表面からのシリコンの離脱を良好に抑制し、半導体層の表面荒れを顕著に抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、半導体装置の製造工程の概略を示す。
【図２】図２は、半導体装置の製造過程の要部断面図を模式的に示す（１）。
【図３】図３は、半導体装置の製造過程の要部断面図を模式的に示す（２）。
【図４】図４は、半導体装置の製造過程の要部断面図を模式的に示す（３）。
【図５】図５は、半導体装置の製造過程の要部断面図を模式的に示す（４）。
【図６】図６は半導体装置の製造過程の要部断面図を模式的に示す（５）。
【発明を実施するための形態】
【００１７】
図１に、縦型ダイオードを製造する工程の概略を示す。図１を参照しながら、図２〜６の要部断面図を用いて各製造工程を順に説明する。なお、以下の例では、ＪＢＳ（Junction Barrier Schottky）型のダイオードを例示するが、以下で説明する技術は、他の種類のダイオードにも適用可能である。また、以下で説明する技術は、ダイオード以外の素子、例えば、ＭＯＳＦＥＴ又はＩＧＢＴにも適用可能である。
【００１８】
まず、図２に示されるように、エピタキシャル成長技術を利用して、ｎ＋型の半導体基板１２の表面に炭化珪素のｎ−型のエピタキシャル層１４を形成する。半導体基板１２に用いられる材料は、エピタキシャル層１４が成長可能なものであればよい。好ましくは、半導体基板１２の材料は、ｎ＋型の炭化珪素基板であるのが望ましい。半導体基板１２とエピタキシャル層１４は、炭化珪素ウェハ１３を構成する。
【００１９】
次に、図３に示されるように、エピタキシャル層１４の表面に、レジスト２２をパターニングする。レジスト２２の開口部は、アノード形成領域に対応している。次に、イオン注入技術を利用して、エピタキシャル層１４の表層部にｐ型のドーパントであるアルミニウムを注入し、ドーパント注入領域１６を形成する。この段階では、ドーパント注入領域１６に含まれる多くのアルミニウムが、エピタキシャル層１４の格子間に浮遊した状態であり、電気的には活性化していない。ｐ型のドーパントとしては、アルミニウムに代えてボロンを用いてもよい。アルミニウムをイオン注入した後に、レジスト２２を除去する。
【００２０】
次に、図４に示されるように、エピタキシャル層１４の表面にカーボン膜２４を形成する。カーボン膜２４は、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子を含むように形成される。この例では、カーボン膜２４にシリコンが含まれている。このカーボン膜２４は、パルス・レーザ・デポジション法（以下、ＰＬＤ法という）、フィルタード・カソーディック・バキューム・アーク法（以下、ＦＣＶＡ法という）又は電子サイクロン共鳴スパッタ法（以下、ＥＣＲスパッタ法という）を利用して形成される。以下、ＰＬＤ法を利用してカーボン膜２４を形成する場合と、ＦＣＶＡ法を利用してカーボン膜２４を形成する場合と、ＥＣＲスパッタ法を利用してカーボン膜２４を形成する場合のそれぞれを説明する。
【００２１】
ＰＬＤ法を利用する場合は、ターゲットにシリコンを含有したグラファイトを利用し、レーザ光源にナノ秒又はフェムト秒のパルスレーザを利用する。ターゲットは、グラファイトに代えてグラッシーカーボンでもよい。また、ターゲットに含まれるシリコンは、グライファイトの全体に均一に含まれていてもよく、グラファイトの表面の一部に埋設して含まれていてもよく、グラファイトの表面上に粒状に分散していてもよい。ＰＬＤ法では、チャンバ内を所定圧力以下に真空引きした後に、ターゲットにパルスレーザを照射し、ターゲットから炭素原子とシリコン原子を飛び出させる。飛び出した炭素原子とシリコン原子は、ターゲットの上方に支持されている炭化珪素ウェハ１３の表面に堆積する。また、チャンバ内の圧力が０．１Torr以下の範囲でチャンバ内に窒素及び／又は酸素を導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。なお、ターゲットに含まれるシリコンに代えて、ターゲットに窒素及び／又は酸素を含ませてもよい。あるいは、ターゲットに含まれるシリコンに加えて、ターゲットに窒素及び／又は酸素を含ませてもよい。ターゲットに窒素及び／又は酸素を含ませるためには、窒素ガス及び／又は酸素ガスを用いたプラズマ処理（例えばスパッタ法）を利用して、予めターゲットに窒素及び／又は酸素を含ませておけばよい。
【００２２】
ＦＣＶＡ法を利用する場合は、ターゲットにシリコンを含有したグラファイトを利用する。ターゲットは、グラファイトに代えてグラッシーカーボンでもよい。また、ターゲットに含まれるシリコンは、グライファイトの全体に均一に含まれていてもよく、グラファイトの表面の一部に埋設して含まれていてもよく、グラファイトの表面上に粒状に分散していてもよい。ＦＣＶＡ法では、チャンバ内を所定圧力以下に真空引きした後に、バキュームアーク放電によりターゲットから炭素プラズマとシリコンプラズマを作り出す。炭素原子とシリコン原子のみが電磁気的空間フィルターによって選択され、炭化珪素ウェハ１３の表面に堆積される。また、チャンバ内の圧力が０．１Torr以下の範囲でチャンバ内に窒素及び／又は酸素を導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。なお、ターゲットに含まれるシリコンに代えて、ターゲットに窒素及び／又は酸素を含ませてもよい。あるいは、ターゲットに含まれるシリコンに加えて、ターゲットに窒素及び／又は酸素を含ませてもよい。ターゲットに窒素及び／又は酸素を含ませるためには、窒素ガス及び／又は酸素ガスを用いたプラズマ処理（例えばスパッタ法）を利用して、予めターゲットに窒素及び／又は酸素を含ませておけばよい。
【００２３】
ＥＣＲスパッタ法を利用する場合、ターゲットにシリコンを含有したグラファイトを利用する。ターゲットは、グラファイトに代えてグラッシーカーボンでもよい。また、ターゲットに含まれるシリコンは、グライファイトの全体に均一に含まれていてもよく、グラファイトの表面の一部に埋設して含まれていてもよく、グラファイトの表面上に粒状に分散していてもよい。ＥＣＲスパッタ法では、チャンバ内を所定圧力以下に真空引きした後に、アルゴンガスによりターゲットから炭素原子とシリコン原子を飛び出させる。飛び出した炭素原子とシリコン原子は、ターゲットの上方に支持されている炭化珪素ウェハ１３の表面に堆積する。また、チャンバ内の圧力が０．１２Torr以下の範囲で、アルゴンガスに代えて窒素ガス及び／又は酸素ガスを導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。あるいは、チャンバ内の圧力が０．１２Torr以下の範囲で、アルゴンガスに加えて窒素ガス及び／又は酸素ガスを導入すると、形成されるカーボン膜２４に窒素及び／又は酸素を導入することができる。なお、アルゴンガスに加えて窒素ガス及び／又は酸素ガスを導入する場合、窒素ガス及び／又は酸素ガスはアルゴンガスと同一の比率であるのが望ましい。なお、ターゲットに含まれるシリコンに代えて、ターゲットに窒素及び／又は酸素を含ませてもよい。あるいは、ターゲットに含まれるシリコンに加えて、ターゲットに窒素及び／又は酸素を含ませてもよい。ターゲットに窒素及び／又は酸素を含ませるためには、窒素ガス及び／又は酸素ガスを用いたプラズマ処理（例えばスパッタ法）を利用して、予めターゲットに窒素及び／又は酸素を含ませておけばよい。
【００２４】
次に、図５に示されるように、カーボン膜２４が残存した状態で、炭化珪素ウェハ１３をアルゴン（Ａｒ）などの不活性ガス雰囲気でアニール処理する。アニール処理の温度は１６００〜２０００℃である。これにより、注入されたアルミニウムが、置換サイトに移動し、電気的に活性化されてアノード領域１８を形成する。アニール処理の後、カーボン膜２４を、一酸化炭素又は二酸化酸素のプラズマで除去する。なお、カーボン膜２４は、酸素又は水素雰囲気下のアニール処理によっても除去することができる。あるいは、カーボン膜２４は、酸素アッシングによっても除去することができる。
【００２５】
次に、図６に示されるように、ＣＶＤ技術を利用して、エピタキシャル層１４の表面にアノード電極２６を形成する。アノード電極２６の材料には、モリブテンとチタンとニッケルのいずれかの金属とアルミニウムの積層電極が用いられている。最後に、図示は省略するものの、半導体基板１２を裏面から炭化珪素ウェハ１３を研磨して所望の厚みとした後に、半導体基板１２の裏面にカソード電極を形成する。これらの工程を経て、縦型ダイオードが完成する。
【００２６】
上記製造方法は、少なくとも下記の特徴を少なくとも有する。
（１）上記製造方法では、カーボン膜２４がＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成される。これらＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜２４は、高エネルギーの炭素原子を用いて形成されるので、構造が極めて緻密である（屈折率が２．５以上であり、密度が２〜３ｇ／ｃｍ-3である）。さらに、原料に水素等の不純物が含まれていないので、形成されるカーボン膜２４は水素フリーである。カーボン膜２４に多量の水素が含まれていると、ダングリングボンド及びボイドが形成され、それらの欠陥を介してエピタキシャル層１４の表面からシリコンが離脱してしまう。ＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜２４は、水素フリーであり、ダングリングボンド及びボイドの発生が抑えられる。したがって、このカーボン膜２４は、エピタキシャル層１４の表面からシリコンの離脱を良好に抑制することができるので、エピタキシャル層１４の表面荒れが顕著に抑えられる。なお、ＰＬＤ法、ＦＣＶＡ法又はＥＣＲスパッタ法を利用して形成されるカーボン膜２４の結晶構造は、ｔａ−Ｃ（テトラヘドラル アモルファス カーボン）に属する。
【００２７】
（２）上記製造方法では、カーボン膜２４にシリコンが含まれている。カーボン膜２４にシリコンが含まれていると、カーボン膜２４からエピタキシャル層１４の表面にシリコンを補充することができるので、結果として、エピタキシャル層１４の表面のシリコン濃度の減少を抑えることができる。このため、エピタキシャル層１４の表面荒れが抑えられる。シリコンの離脱を抑えるためには、シリコンの含有量が多いほど望ましい。しかしながら、シリコンの含有量が多すぎると、多結晶シリコンになり易いという問題があるので、シリコンの含有量は、原子濃度で５０at.％以下であるのが望ましい。より好ましくは、シリコンの含有量は、原子濃度で１〜２０at.％であるのが望ましい。この範囲の原子濃度であれば、製造時において、シリコンの含有量を高精度に制御することができる。さらに好ましくは、シリコンの含有量は、原子濃度で１〜５at.％であるのが望ましい。この範囲の原子濃度であれば、エピタキシャル層１４の表面からのシリコンの昇華とカーボン膜２４からのシリコンの補充を十分に拮抗させることができるので、エピタキシャル層１４の表面荒れを良好に抑制することができる。
【００２８】
（３）上記製造方法では、カーボン膜２４にシリコンのみが含まれているが、カーボン膜２４に窒素又は酸素が含まれていると、次の特徴を有する。カーボン膜２４に窒素又は酸素が含まれていると、窒素と炭素の結合又は酸素と炭素の結合によりカーボン膜２４内の結合が強固となり、ダングリングボンド及びボイドの発生が抑えられる。さらに、カーボン膜２４に窒素又は酸素が含まれていると、高密度なカーボン膜２４を形成することができる。この結果、カーボン膜２４を薄く形成することができ、アニール処理時にカーボン膜２４とエピタキシャル層１４の間の熱膨張差に起因する応力が低減され、炭化珪素ウェハ１３の反りが抑制される。さらに、カーボン膜２４に窒素又は酸素が含まれていると、カーボン膜２４と炭化珪素ウェハ１３の密着性を改善することができる。
【００２９】
（４）上記製造方法では、カーボン膜２４の厚みが５０nm以下に調整されている。上記製造方法によると、極めて緻密なカーボン膜２４を形成することができるので、シリコンの離脱を抑制するために必要となるカーボン膜２４の厚みを５０nm以下にすることができる。カーボン膜２４の厚みが薄いと、アニール処理時にカーボン膜２４とエピタキシャル層１４の間の熱膨張差に起因する応力が低減され、炭化珪素ウェハ１３の反りが抑制される。なお、好ましくは、カーボン膜２４の厚みは、３０nm以下であるのが望ましい。この範囲の厚みであれば、製造時において、カーボン膜２４の厚みを高精度に制御することができる。さらに好ましくは、カーボン膜２４の厚みは、１０nm以下であるのが望ましい。この範囲の厚みであれば、アニール処理時にカーボン膜２４とエピタキシャル層１４の間の熱膨張差に起因する応力をほぼ無視できる程度に低減することができ、炭化珪素ウェハ１３の反りを防止することができる。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３１】
１２：半導体基板
１３：炭化珪素ウェハ
１４：エピタキシャル層
２４：カーボン膜
【特許請求の範囲】
【請求項１】
炭化珪素の半導体層にドーパントを導入するドーパント導入工程と、
パルス・レーザ・デポジション法、フィルタード・カソーディック・バキューム・アーク法、又は電子サイクトロン共鳴スパッタ法を利用して、前記半導体層の表面にカーボン膜を形成するカーボン膜形成工程と、
前記カーボン膜が残存した状態で前記半導体層をアニール処理するアニール処理工程と、を備える半導体装置の製造方法。
【請求項２】
前記カーボン膜の密度が２．０g/cm3以上である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記カーボン膜の屈折率が２．５以上である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記カーボン膜の厚みが５０nm以下である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記カーボン膜形成工程では、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子がターゲットに含まれる請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項１】
炭化珪素の半導体層にドーパントを導入するドーパント導入工程と、
パルス・レーザ・デポジション法、フィルタード・カソーディック・バキューム・アーク法、又は電子サイクトロン共鳴スパッタ法を利用して、前記半導体層の表面にカーボン膜を形成するカーボン膜形成工程と、
前記カーボン膜が残存した状態で前記半導体層をアニール処理するアニール処理工程と、を備える半導体装置の製造方法。
【請求項２】
前記カーボン膜の密度が２．０g/cm3以上である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記カーボン膜の屈折率が２．５以上である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記カーボン膜の厚みが５０nm以下である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記カーボン膜形成工程では、シリコン、窒素及び酸素の群から選択される少なくとも１種類以上の原子がターゲットに含まれる請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１４６７９６（Ｐ２０１２−１４６７９６Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−３４７１（Ｐ２０１１−３４７１）
【出願日】平成２３年１月１１日（２０１１．１．１１）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年１月１１日（２０１１．１．１１）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]