電気 | 基本的電気素子 | 半導体装置，他に属さない電気的固体装置 | 半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置 | 半導体装置またはその部品の製造または処理 | 少なくとも一つの電位障壁または表面障壁，例．ＰＮ接合，空乏層，キャリア集中層，を有する装置 | 不純物，例．ドーピング材料，を含むまたは含まない周期律表第ＩＶ族の元素またはＡ↓Ｉ↓Ｉ↓ＩＢ↓Ｖ化合物から成る半導体本体を有する装置 | バイポーラ型の装置，例．ダイオード，トランジスタ，サイリスタ，の製造のための多段階工程 | 装置が１つまたは２つの電極からなるもの，例．ダイオード

1 - 10 / 338

【課題】不揮発性メモリ要素及びこれを含むメモリ素子を提供する。
【解決手段】両電極の間にメモリ層を含み、該メモリ層は複数層構造を持つ不揮発性メモリ要素である。メモリ層は、ベース層及びイオン種交換層を含み、これらの間のイオン種の移動による抵抗変化特性を持つ。イオン種交換層は、少なくとも２つの層を含む複数層構造を持つ。不揮発性メモリ要素は、複数層構造のイオン種交換層によりマルチビットメモリ特性を持つ。ベース層は酸素供給層であり、イオン種交換層は酸素交換層である。

【課題】半導体素子、特にショットキーダイオードのような金属対半導体整流接合を組み込む半導体素子を提供する。
【解決手段】保護リングは、ショットキー接合又はショットキーダイオードの一部である半導体領域に形成される。保護リングは、高抵抗領域を形成するために、半導体コンタクト層を完全にアニール処理することなく半導体コンタクト層内へのイオン注入によって形成される。保護リングは、層のエッジ部か又は代替的に層のエッジ部からある一定距離を離して位置することができる。ショットキー金属接点は、層の上に形成され、ショットキー接点のエッジ部は、保護リングの上に配置される。

【課題】トレンチフィル方式によるスーパジャンクションＭＯＳＦＥＴは、ボイドフリーの埋め込みエピ成長が必要な為、トレンチの面方位を一定方向に揃えることが要求される場合がある。また、特にチップコーナ部のカラムレイアウトが、チップコーナの対角線に対して左右が非対称になった場合、チップコーナのカラム非対称性からブロッキング状態での等電位線の様子はコーナ部で湾曲し、等電位線が密になるポイントが発生し易く、耐圧低下を引き起こすおそれがある。
【解決手段】本願発明は、パワーＭＯＳＦＥＴ等のパワー系半導体能動素子に於いて、ほぼ矩形を呈するアクティブセル領域等の周りのチップ周辺領域に、リング状のフィールドプレートを設け、そのフィールドプレートは、前記矩形の辺に沿った部分の少なくとも一部にオーミックコンタクト部を有するが、前記矩形のコーナ部に対応する部分には、オーミックコンタクト部を設けないものである。

【課題】パワー半導体素子において、周辺の電界強度を緩和する構造を小さな面積で実現する。
【解決手段】周辺領域Ｑにおいては、半導体層との間に周辺層間絶縁層（絶縁層）を介して複数の多結晶シリコン層７０が、ソース電極３０から端部ドレイン電極４１の間にかけて設けられる。多結晶シリコン層７０には、その長手方向が水平方向から傾斜した（傾斜角θ、０＜θ＜９０°）傾斜部が設けられている。多結晶シリコン層７０の傾斜部においては、ｐ型領域７１と、ｎ型領域７２とが長手方向に交互に多数形成されている。

【課題】キャリア補償の影響を低減可能なIII族窒化物系電子デバイスを提供する。
【解決手段】III族窒化物系電子デバイス１１では、ドリフト層１５は主面１３ａ上に設けられており、また１×１０^１７ｃｍ^−３未満のシリコン濃度を有するｎ⁻型III族窒化物系半導体からなる。このシリコンはドナーとして作用する。合成オフ角は主面１３ａの全体にわたって０．１５度以上である。合成オフ角は、例えばIII族窒化物支持基体１３のＣ面の単位法線ベクトルＶＣ_Ｎと主面１３ａの単位法線ベクトルＶＰ_Ｎとの成す角度である。合成オフ角の値は、主面１３ａ上にわたって分布している。ドリフト層１５内における炭素濃度Ｎ_Ｃは３×１０^１６ｃｍ^−３以下である。

【課題】素子特性を悪化させず、アクティブ領域を終端領域に対して、簡単な方法により電気的に独立させることができ、さらには素子サイズの小型化を図ることができる半導体装置およびその製造方法を提供すること。
【解決手段】エピタキシャル層２３のアクティブ領域１２と終端領域１１との間に、エピタキシャル層２３の表面２４を形成するように、当該表面２４に沿って全体にわたって形成されたチャネル層２６を、ゲートトレンチ２８の深さＤ_１と同じ深さＤ_２を有するアイソレーショントレンチ３９で分断する。互いに同じ深さのゲートトレンチ２８およびアイソレーショントレンチ３９は、同一のエッチング工程で形成される。

【課題】負性抵抗と整流機能とを有するダイオードを提供する。
【解決手段】第１の導電型の第１の半導体層１１と、第２の導電型の第２の半導体層１２と、第１の導電型の第３の半導体層１３と、を有し、前記第２の半導体層は、前記第１の半導体層と前記第３の半導体層との間に形成されており、前記第１の半導体層と前記第２の半導体層とは接しているものであって、前記第１の半導体層の伝導帯下端のエネルギーＥ_Ｃ１は、前記第２の半導体層の価電子帯上端のエネルギーＥ_Ｖ２よりも低く、前記第２の半導体層の価電子帯上端のエネルギーＥ_Ｖ２と、前記第３の半導体層の伝導帯下端のエネルギーＥ_Ｃ３とは略同じであることを特徴とする半導体装置により上記課題を解決する。

【課題】シリコン内にダイオード構造を位置させた半導体製造方法を提供する。
【解決手段】トレンチポリシリコンダイオードを製造する方法は、Ｎ＋（Ｐ＋）型基板上にＮ−（Ｐ−）型エピタキシャル領域を形成すること、エピタキシャル領域内にトレンチを形成すること、さらに、前記トレンチ内に絶縁層を形成し、前記トレンチをポリシリコンで充填する。さらに、Ｐ＋（Ｎ＋）型ドーパントをインプラントして、前記トレンチ内に前記ポリシリコンのＰ＋（Ｎ＋）型領域を、Ｎ＋（Ｐ＋）型ドーパントをインプラントして、前記トレンチ内に前記ポリシリコンのＮ＋（Ｐ＋）型領域を形成しトレンチ内にポリシリコンダイオードを形成することを含み、ダイオードの一部は、トレンチの上面より低い。

【課題】本発明は、ショットキーダイオード及びその製造方法に関するものである。
【解決手段】本発明のショットキーダイオードは、第一金属層と、半導体層と、第二金属層と、を含む。前記第一金属層及び前記第二金属層は、相互に間隔をあけて設置され、それぞれ前記半導体層に電気的に接続されている。前記第一金属層と、前記半導体層との接合方式は、ショットキー接触である。前記第二金属層と、前記半導体層との接合方式は、オーミック接触である。前記半導体層は、高分子絶縁材料及び該高分子絶縁材料に分散した複数のカーボンナノチューブからなる。

【課題】ＩＧＢＴ領域とダイオード領域が混在している半導体装置において、ダイオードのリカバリー損失を低減し、ＩＧＢＴのアバランシェ耐量とダイオードのリカバリー耐量を改善する。
【解決手段】ダイオード領域Ｊ２に形成されているｐ型のアノード層５０の中間深さに、ｎ型の分離層９２を設けて、上部アノード層５０ａと下部アノード層５０ｂに分離する。分離層９２が、アノード層５０からドリフト層６０に向けて過剰な正孔が注入されることを防止し、リカバリー損失が低減する。ＩＧＢＴ領域Ｊ１とダイオード領域Ｊ２における半導体構造が類似し、電流集中が緩和され、アバランシェ耐量とリカバリー耐量が改善される。ダイオード領域に隣接する範囲Ｊ３の半導体基板の表面にｐ型層６２が配置されていることが多いために、分離層９２を挿入することによってｐｎｐｎのサイリスタ構造となってもダイオード動作する。

1 - 10 / 338