【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】シリコン基板の主表面にｐ型不純物イオンを注入した後にその主表面にシリコンエピタキシャル成長層を形成する工程を含む半導体装置の製造方法において、エピタキシャル成長層に結晶欠陥が発生することを防止する。
【解決手段】（ａ）シリコン基板１の主表面１ａ上にｐ型埋め込み層形成予定位置に開口をもつフォトレジスト３が形成される。ｐ型埋め込み層形成予定位置において、シリコン基板１の主表面１ａは露出している。（ｂ）イオン注入法により、シリコンよりも質量数が大きいＢＦ₂イオンがシリコン基板１に注入される。（ｃ）フォトレジスト３が除去される。注入領域５のＢＦ₂イオンが熱拡散されて、ボロン拡散層７が形成される。（ｄ）シリコン基板１の主表面１ａに形成された自然酸化膜がフッ酸溶液などで除去される。シリコン基板１の主表面１ａにシリコンエピタキシャル成長層９が形成されて、ｐ型埋め込み層１１が形成される。 （もっと読む）

【課題】シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下を防止する。
【解決手段】シリコンウェーハを反応炉内で水素ベークする第１の工程（ステップＳ３）と、反応炉にシリコン原料ガス及びドーパントガスを導入することにより、水素ベークされたシリコンウェーハの表面にエピタキシャル層を形成する第２の工程（ステップＳ４）とを備える。第１の工程においては、反応炉内にドーパントガスを導入し、外方拡散により低下するシリコンウェーハ表層の不純物濃度を補う。これにより、シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下が抑制されたエピタキシャルウェーハを製造することが可能となる。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、面方位（１１１）を有する単結晶シリコン基板１１と、単結晶シリコン基板１１の最表面を除く表層領域に形成された不完全な絶縁性を有する埋め込み酸化層１２と、単結晶シリコン基板１１の最表面に形成されたバッファ層１３と、バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。埋め込み酸化層１２は、単結晶シリコン基板１１の表面にドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下の酸素イオンを注入した後、５００〜１３５０℃で熱処理することにより形成される。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、前記単結晶シリコン基板１１の最表面を除く表層領域に形成された転位層１２と、前記単結晶シリコン基板１１の前記最表面に形成されたバッファ層１３と、前記バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。転位層１２は、窒化ガリウム層１４が形成された単結晶シリコン基板１４の表層領域に転位が発生し且つ単結晶シリコン基板１１の最表面には転位が発生しない条件下でイオン注入することにより形成される。イオン注入では、ドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下のアルゴンイオンを注入する。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の表面に形成された転位層を含む加工ダメージ層１２と、加工ダメージ層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成された窒化ガリウム膜１４とを備えている。加工ダメージ層１２は、単結晶シリコン基板１１の表面から深さ０．５μｍまでの範囲内に形成されている。加工ダメージ層１２は、＃２０００〜＃８０００の砥石を用いて単結晶シリコン基板１１の表面を研削した後、転位層の一部が残るように単結晶シリコン基板１１の表面を研磨することにより形成される。 （もっと読む）

【課題】炭化珪素の半導体層の表面に発生するステップバンチングを抑制する。
【解決手段】半導体装置の製造方法は、炭化珪素のエピタキシャル層１４にドーパントを導入するドーパント導入工程と、ＰＬＤ、ＦＣＶＡ法又はＥＣＲスパッタ法を利用してエピタキシャル層１４の表面にカーボン膜２４を形成するカーボン膜形成工程と、カーボン膜２４が残存した状態でエピタキシャル層１４をアニール処理するアニール処理工程とを備える。 （もっと読む）

【課題】高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能であり、信頼性を向上させることができるＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】支持基板１として、単結晶ＳｉＣと異なる材料を用いて構成され、かつ活性層３を形成する工程および半導体素子の構成要素４〜１０、１４〜１７を形成する工程における温度以上の耐熱性を有するものを用い、接合工程では、半導体素子の動作温度以下の温度で直接接合する。このような製造方法では、支持基板１と単結晶ＳｉＣ基板１１とを半導体素子の動作温度以下の温度で接合しているため、支持基板１と単結晶ＳｉＣ基板１１との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。 （もっと読む）

【課題】信頼性の高いゲート絶縁膜を備えたＳｉＣ半導体装置を提供する。
【解決手段】８度以下のオフ角度を有する炭化珪素基板（１）と、この基板上に形成された第１導電型の第１炭化珪素領域（２）と、この領域の表面に形成された第２導電型の第２炭化珪素領域（３）と、この領域の表面に形成され、不純物濃度が第２の炭化珪素領域と同程度に調整された第１導電型の第３炭化珪素領域（４）と、この領域の表面に選択的に形成された第１導電型の第４炭化珪素領域（５）と、第２炭化珪素領域の表面に形成された第２導電型の第５炭化珪素領域（６）と、第１炭化珪素領域から第３炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜（７）と、この上に形成されたゲート電極（８）とを具備し、第３炭化珪素領域の表面における、第３と第４炭化珪素領域の境界面は、オフ角度方向と９０°以外の角度で交差するように形成されている。 （もっと読む）

【課題】 本発明は、各種イオンをイオン注入した後に活性化させるための熱処理を行う場合に、炭化珪素表面が荒れてしまうことを防ぐ炭化珪素半導体デバイスの作製方法を提供することを課題とする。
【解決手段】 炭化珪素単結晶基板又は炭化珪素単結晶エピタキシャル膜が成膜された基板にイオン注入する工程と、該基板上に窒素を含有した炭素膜を形成する工程と、注入イオンの活性化熱処理を行う工程とを含む炭化珪素半導体デバイスの作製方法である。 （もっと読む）

【課題】ｐ層とｎ層を順次積層させなくても、多形や転位の引継ぎを抑制しつつ、貫通転位を低減できるＳｉＣ単結晶の製造方法を提供する。
【解決手段】縦型ＭＯＳＦＥＴのドレインリークなどのリークを引き起こす転位は貫通らせん転位であるということに基づき、Ａｌイオンの注入および活性化アニール後に溶融ＫＯＨエッチング等を行うことにより、リーク部に相当する場所に非常に深いエッチピット１ｂを形成する。そして、その表面に、エッチピット１ｂの側壁部に成長した部分同士が互いに接触する条件にてＳｉＣ成長層４をエピタキシャル成長させることで、ＳｉＣ成長層４に転位が引き継がれないようにする。これにより、貫通らせん転位１ａが存在しない表面を有するＳｉＣ成長層４を得ることが可能となる。したがって、ｐ層とｎ層を順次積層させなくても、多形や転位の引継ぎを抑制しつつ、貫通転位を低減できるＳｉＣ単結晶を製造することができる。 （もっと読む）

【課題】薬液に関する問題を低減するとともに、洗浄効果を高めるＳｉＣ半導体装置の製造方法およびＳｉＣ半導体装置の製造装置を提供する。
【解決手段】ＳｉＣ半導体装置の製造方法は、ＳｉＣの表面に酸化膜を形成する工程（ステップＳ３）と、酸化膜を除去する工程（ステップＳ５）とを備え、酸化膜を形成する工程（ステップＳ３）では、オゾンガスを用いる。酸化膜を除去する工程（ステップＳ５）では、ハロゲンプラズマまたは水素プラズマを用いることが好ましい、 （もっと読む）

【課題】炭化珪素ウェハの主面に平行な面内における素子特性のばらつきを抑えて、歩留まりを向上させる。
【解決手段】
本発明の炭化珪素半導体素子の製造方法は、（Ａ）炭化珪素ウェハ１０１と、炭化珪素ウェハ１０１の主面上に配置され、第１導電型の不純物を含む複数の第１導電型不純物領域１０５を有する第１炭化珪素層１１０とを備えた炭化珪素層付ウェハ１を用意する工程と、（Ｂ）第１炭化珪素層１１０の表面に炭化珪素をエピタキシャル成長させることによって、第２炭化珪素層１１５を形成する工程とを包含し、工程（Ｂ）において、複数の第１導電型不純物領域１０５の表面における第１導電型の不純物の濃度分布に基づいて、炭化珪素ウェハ１０１の主面に平行な面内で、第２炭化珪素層１１５の厚さ、不純物濃度、またはその両方に分布をもたせるように、エピタキシャル成長させる条件を制御する。 （もっと読む）

【課題】欠陥密度が低減したドリフト層を有する高出力ダイヤモンド電子素子を提供する。
【解決手段】ダイヤモンド半導体からなるドリフト層と、半絶縁性ダイヤモンド層を有する構造保持材と、ダイヤモンド半導体からなるコンタクト層とを備えるダイヤモンド電子素子であって、前記構造保持材は、開口部を有し、前記ドリフト層の一方の面に積層されており、前記コンタクト層は、前記開口部内において、前記ドリフト層に直接積層されており、また、アノード電極は、前記開口部内の前記コンタクト層に設け、カソード電極は前記ドリフト層の他方の面に設けて、例えば、ショットキーバリアダイオードを実現する。単結晶ダイヤモンド基板の一方の基板面に欠陥層を形成した後、該基板面上に前記ドリフト層を成膜し、半絶縁性ダイヤモンド層を選択的に成長させて開口部を有する構造保持材を形成した後、前記基板はスマートカット法により素子部より分離する。 （もっと読む）

【課題】ゲッタリング能力が高く、かつシリコンエピタキシャル層の最表面部の酸素濃度が極めて低いシリコンエピタキシャルウェーハを提供する。
【解決手段】酸素濃度が７ｐｐｍａ（ＪＥＩＤＡ）以上のシリコン単結晶基板の主表面上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、該シリコンエピタキシャルウェーハは２層以上の炭素イオン注入層を有し、かつ前記シリコンエピタキシャル層の最表面部は酸素濃度が５ｐｐｍａ（ＪＥＩＤＡ）以下であることを特徴とするシリコンエピタキシャルウェーハ。 （もっと読む）

【課題】大面積化が容易で且つ廉価なシリコンからなる基板に、残留応力が少なく且つ高品質の化合物半導体を形成する製造方法を提供する。
【解決手段】シリコン基板１０１の表面にシリコン酸化膜を形成し、その後、前記シリコン酸化膜よりも下層側の領域にイオン注入を行い、次いで熱処理して、イオン注入された単結晶のシリコンからなる下地層１０２を形成する。続いて、前記シリコン酸化膜を除去することにより下地層１０２を露出させる。その後、下地層１０２の上にＡｌＮバッファ層１０３，ＡｌＧａＮバッファ層１０４，およびＧａＮ層１０５を形成する。 （もっと読む）

【課題】Ｓｉ単結晶基板を用いた化合物半導体基板において、化合物半導体基板の機械強度低下と熱伝導率低下を、Ｓｉ単結晶基板のドーパント濃度制御で低減する。
【解決手段】Ｓｉ単結晶基板上に中間層とデバイス活性層を備えた化合物半導体基板で、Ｓｉ単結晶基板は、中間層側の一主面の表面から厚さ方向に向かってドーパント濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である領域１と、ドーパント濃度が連続的に減少する遷移領域１と、ドーパント濃度が１×１０^１２ａｔｏｍｓ／ｃｍ^３以上５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である領域２と、ドーパント濃度が連続的に増加する遷移領域２と、ドーパント濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である領域３とからなる。 （もっと読む）

【課題】基板に化合物半導体を結晶成長する際の基板の反りを抑制する。
【解決手段】半導体装置の製造方法は、基板の一方の面にアモルファス半導体層を形成する工程と、基板の他方の面に化合物半導体層を形成する際の加熱処理により、アモルファス半導体層を結晶化させる工程と、を備える。 （もっと読む）

【課題】副生成物を除去するために定期的に装置の分解洗浄をすることをあまり必要とせず、生産性の高いカーボン膜成膜装置を提供する。
【解決手段】炭素を含む原料ガスを導入する原料ガス導入管１３と、原料ガス導入管１３から導入された原料ガスを熱分解して基板１１の表面にカーボン膜を成膜するための成膜室７と、成膜室７と接続され酸素ガスと成膜室７から排出された排気ガスとを反応させる反応室１８と、反応室１８に酸素ガスを導入する酸素ガス導入管２１と、排気ガスが流れる方向に対して反応室１８よりも下流側になるように反応室１８と接続された排気ポンプ２３と、を備えた。 （もっと読む）

【課題】炭化珪素半導体装置の製造方法において、アニール処理の際の珪素および炭素の蒸発を防止する保護膜の膜厚測定を精度良く、かつ、低コストで行うことが可能な製造方法を提供する。
【解決手段】基板保持具３５にウエハＷＦを搭載して成膜炉３２内に置き、成膜炉３２内を真空ポンプによりガス排気部３３を介して真空排気し、残存する酸素を極力除去した後、Ａｒやヘリウム（Ｈｅ）などの不活性ガスをガス導入部３１を介して導入しながら、減圧下で成膜炉３２内の温度を８００℃〜９５０℃の範囲に加熱する。この温度に達したら、不活性ガスの流入を停止し、成膜炉３２内にソースガスとして気化したエタノールをガス導入部３１を介して導入することで、ウエハＷＦの全表面にグラファイト膜を成膜する。 （もっと読む）