半導体基板及びその製造方法
【課題】単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の表面に形成された転位層を含む加工ダメージ層１２と、加工ダメージ層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成された窒化ガリウム膜１４とを備えている。加工ダメージ層１２は、単結晶シリコン基板１１の表面から深さ０．５μｍまでの範囲内に形成されている。加工ダメージ層１２は、＃２０００〜＃８０００の砥石を用いて単結晶シリコン基板１１の表面を研削した後、転位層の一部が残るように単結晶シリコン基板１１の表面を研磨することにより形成される。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の表面に形成された転位層を含む加工ダメージ層１２と、加工ダメージ層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成された窒化ガリウム膜１４とを備えている。加工ダメージ層１２は、単結晶シリコン基板１１の表面から深さ０．５μｍまでの範囲内に形成されている。加工ダメージ層１２は、＃２０００〜＃８０００の砥石を用いて単結晶シリコン基板１１の表面を研削した後、転位層の一部が残るように単結晶シリコン基板１１の表面を研磨することにより形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板及びその製造方法に関し、特に、窒化ガリウムが成膜されたシリコン基板及びその製造方法に関するものである。
【背景技術】
【０００２】
窒化ガリウム等の３族窒化物系化合物半導体は、青色ＬＥＤの材料として利用されているが、耐絶縁性、耐環境性、高周波特性等に優れているため、近年、この特長を活かした電子デバイスの開発が盛んに行われている。中でも、窒化ガリウム（ＧａＮ）は、バンドギャップが大きく、高耐圧・高周波用パワーデバイス材料として注目されている。
【０００３】
パワーデバイス用ＧａＮ基板の出発基板の材料は、ＧａＮの成長温度下で安定であり、しかもＧａＮとの格子定数差が小さいことが必要である。現在実用化されている出発基板としては、サファイヤ（Ａｌ２Ｏ３）基板、６Ｈ、４Ｈ炭化珪素（ＳｉＣ）基板等があり、例えば単結晶サファイヤ基板上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般的である。
【０００４】
サファイヤ基板はＧａＮと格子定数が異なるため、サファイヤ基板上に直接ＧａＮをエピタキシャル成長させても良好な単結晶膜を得ることはできない。そのため、サファイヤ基板上にＡｌＮ等のバッファ層を低温で成長させ、このバッファ層で格子の歪みを緩和させてからＧａＮを成長させる方法が採用されている。
【０００５】
しかしながら、サファイヤ基板等は加工性が悪く且つ高価であり、大口径の基板も得にくいという問題がある。
【０００６】
この問題を解決する方法として、ＳＯＩ（Silicon On Insulator）基板を出発基板とし、ＳＯＩ層中にイオン注入により歪み緩衝層を形成した後、ＳＯＩ層を炭化熱処理して単結晶ＳｉＣ層を形成し、このＳｉＣ層をＧａＮ膜のバッファ層として使用する方法が提案されている（特許文献１、２参照）。また、シリコン基板表面にブラスト処理を行うことで欠陥層を形成し、さらに熱処理によって欠陥層を安定化させた後、研磨を行うことにより、欠陥層を応力緩和層として機能させ、これにより格子定数差による欠陥を減らし、内部残留応力を抑える方法も提案されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−４０７３７号公報
【特許文献２】特開２００７−１２３６７５号公報
【特許文献３】特開２００６−１７９８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、バッファ層としての単結晶ＳｉＣ層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を１１００℃以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約１２００℃の高温で３Ｃ-ＳｉＣ単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、ＧａＮの成長基板としてＳＯＩ基板を使用しており、基板コストが非常に高いという問題がある。
【０００９】
さらに、ブラスト処理による欠陥層の形成では、砥粒をシリコン基板の表面に吹き付けてシリコン基板を破壊しながら欠陥層を形成するため、定量的なクラックや割れを発生させることが困難である。またＳｉＯ２粒子の粒径を一定にしたスラリーを得ることが難しく、粒径のばらつきによって基板面内で非常に大きなクラックや割れが形成されるおそれがある。そのため、ブラスト処理後の研磨によって１μｍ未満の表層を除去するだけでは、クラックや割れが残り、ＧａＮ膜の品質を劣化させることになる。さらに、ブラスト処理によって得られた欠陥の位置を後処理で安定化させても欠陥密度は低く、ＧａＮの成膜のための応力緩和層として不十分である。
【００１０】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、ＳＯＩ基板ではなく単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、研削又は研磨による加工ダメージが付与されたシリコン基板上にＡｌＮやＡｌＧａＮ等のバッファ層を形成すれば、ＧａＮとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いＧａＮ膜を得ることができることを見出した。
【００１２】
本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された加工ダメージ層と、前記加工ダメージ層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。
【００１３】
また、本発明による半導体基板の製造方法は、単結晶シリコン基板の表面に加工ダメージ層を形成する工程と、前記加工ダメージ層の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＳＯＩ基板ではなく単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。
【図２】本実施形態による半導体基板の製造工程を示す模式図である。
【図３】研削後のシリコンウェーハの断面構造を示す写真であって、（ａ）は＃２０００の砥石を用いた場合、（ｂ）は＃８０００の砥石を用いた場合をそれぞれ示している。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１７】
図１は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。
【００１８】
図１に示すように、本実施形態による半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の表面に形成された加工ダメージ層１２と、加工ダメージ層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成されたＧａＮ膜１４とを備えている。
【００１９】
シリコン基板１１は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットから切り出された面方位（１１１）のＣＺウェーハである。特に限定されるものではないが、シリコン基板１１は、ｐ型不純物としてのボロン（Ｂ）やｎ型不純物としてのリン（Ｐ）がドープされたものであり、これらの不純物に基づくシリコン基板１１の比抵抗は０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下であることが好ましく、０．１Ω・ｃｍ以下であることがさらに好ましい。
【００２０】
シリコン基板１１の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、４×１０１７ａｔｏｍｓ／ｃｍ３以上２．４×１０１８ａｔｏｍｓ／ｃｍ３以下である。シリコン基板１１の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは０．９ｍｍ以上２．５ｍｍ以下である。
【００２１】
加工ダメージ層１２は、欠陥が非常に高密度に存在する不完全な結晶層である。この不完全な結晶層は、当初アモルファス化していたシリコン基板の表面がバッファ層１３およびＧａＮ膜１４の成膜時の熱処理過程で不完全に単結晶化したものと考えられ、バッファ層１３やＧａＮ膜１４の成長時の応力緩和層として有効に作用する。加工ダメージ層１２は、シリコン基板１１の表面から深さ０．５μｍまでの範囲内に形成されていることが好ましい。
【００２２】
加工ダメージ層１２は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行う際、シリコン基板の表層の加工歪みが完全に無くならない程度に行うことにより形成することができる。また、加工ダメージ層１２は、通常のプロセスであるラッピング工程及びエッチング工程を順に行った後、研磨工程の初期の粗研磨まで行うことによっても形成することができる。さらに、加工ダメージ層１２は、最終研磨後に再度粗研磨を行うことにより形成してもよい。上記のように、加工ダメージ層１２を有するシリコン基板１１の表層は単結晶でなくアモルファス化している。このアモルファス層は、ＭＯＣＶＤ炉内でバッファ層１３やＧａＮ膜１４を成長させる熱処理中に単結晶化していくが、不完全な結晶となるため、バッファ層１３やＧａＮ膜１４の応力緩和層として有効に作用する。
【００２３】
バッファ層１３は、シリコン基板１１とＧａＮ膜１４との格子定数差を小さくする役割を果たす。バッファ層１３の膜厚は２μｍ程度であればよい。バッファ層１３は、ＡｌＮ層を形成後にＡｌＧａＮバッファ層の濃度を変化させた膜を複数回成長させ、最終的にＧａＮ膜を２μｍ成長させる。
【００２４】
単結晶シリコン基板１１の表面に単結晶ＳｉＣ膜を成膜する従来の方法として、１１００℃以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化（不完全なＳｉＣ膜を形成）後、さらに高温でシランガスとプロパンガスを導入して３Ｃ-ＳｉＣ単結晶膜を成長させる方法が知られている。このＳｉＣ膜は格子定数差が小さくなるためＧａＮ用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。
【００２５】
これに対し、本実施形態による半導体基板１０は、シリコン基板１１の表面を研削・研磨処理して表層がアモルファス化した加工ダメージ層１２を形成し、この加工ダメージ層１２の表面にＡｌＮ、ＡｌＧａＮ等のバッファ層１３を成長させているので、シリコンとＧａＮとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、ＧａＮ膜の欠陥密度を小さくすることができ、高品質なＧａＮ膜を製造することが可能となる。
【００２６】
次に、半導体基板１０の製造方法について説明する。
【００２７】
上記半導体基板１０の製造では、まず単結晶シリコン基板１１を用意する。単結晶シリコン基板１１は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットから切り出された面方位（１１１）のＣＺウェーハを用いることができる。
【００２８】
次に、単結晶シリコン基板１１上に加工ダメージ層１２を形成する。加工ダメージ層１２は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行った後、再度粗研磨を行うことにより形成することができる。このとき用いる研磨材（砥粒）の粒度は＃２０００〜＃８０００であることが好ましい。粒度が小さすぎるとダメージ層が形成されず、粒度が大きすぎると転位が大きくなり、シリコン基板１１の品質に悪影響を与えるためである。
【００２９】
また、加工ダメージ層１２は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行う際、シリコン基板の表層のダメージ（アモルファス層）が完全に無くならない程度に行うことにより形成することができる。さらに、加工ダメージ層１２は、通常のプロセスであるラッピング工程及びエッチング工程を順に行った後、研磨工程の初期の粗研磨まで行うことによっても形成することができる。
【００３０】
次に、加工ダメージ層１２の表面にバッファ層１３及びＧａＮ膜１４を順次形成する。詳細には、加工ダメージ層１２が形成されたシリコン基板１１をＭＯＣＶＤ炉に投入し、５００℃以上１１５０℃以下の水素含有雰囲気下でクリーニングを行い、ＡｌＮ膜を形成した後に、Ｇａ濃度を徐々に高濃度に変化させたＡｌＧａＮ膜を複数回成長させる。その後、最終的なＧａＮ膜を２μｍ成長させることにより、本実施形態による半導体基板１０が完成する。
【００３１】
以上説明したように、本実施形態によれば、シリコン基板１１とバッファ層１３との間に緩和層としての加工ダメージ層１２が設けられていることから、ＧａＮ膜１４の成長後においてシリコン基板１１の反りやクラックを抑制することができ、転位密度が低い良質なＧａＮ膜１４を成膜することができる。特に、ブラスト処理のように砥粒を吹き付けて欠陥を形成するものではないため、加工歪みを定量的に発生させることができる。
【００３２】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００３３】
例えば、上記実施形態においては、バッファ層１３がＡｌＮ膜及びＡｌＧａＮ膜の多層膜であるが、ＡｌＮ又は他の材料からなる単層膜であってもよい。ただし、バッファ層１３は、加工ダメージ層１２とＧａＮ膜１４の格子定数の中間値をとることが必要である。
【実施例】
【００３４】
［実施例１］
直径１５０ｍｍ、面方位（１１１）、厚み６２５μｍ、初期酸素濃度が１．５×１０１８ａｔｏｍｓ／ｃｍ３、比抵抗が１０〜２０Ω・ｃｍに調整されたボロンドープのＣＺウェーハを用意し、ウェーハの表面を研磨装置にて研削した。この研削には＃２０００の砥粒を用いた。そして、加工ダメージ層が形成されたシリコンウェーハの断面を電子顕微鏡で観察した。その結果、図３（ａ）に示すように、ウェーハの表面から深さ０．５μｍまでの範囲にアモルファス層が形成されていた。
【００３５】
［実施例２］
実施例１と同一特性を有するＣＺウェーハを用意し、＃８０００の砥石を用いた点以外は同一条件下でウェーハの表面を研削した。そして、加工ダメージ層が形成されたシリコンウェーハの断面を電子顕微鏡で観察した。その結果、図３（ｂ）に示すように、ウェーハの表面から深さ０．２μｍまでの範囲にアモルファス層が形成されていた。
【００３６】
［実施例３］
実施例１と同一特性を有するＣＺウェーハを用意し、＃２０００の砥石を用いて実施例１と同一条件下でウェーハの表面を研削した。
【００３７】
その後、ダメージ加工されたＣＺウェーハをＭＯＣＶＤ炉内に搭載し、９５０℃の温度にてＡｌＮ膜を成長させた後、Ｇａ濃度を２０％、５０％、８０％と順次高濃度にしたＡｌＧａＮ膜を成長させ、これによりバッファ層１３を形成した。そして引き続き、１１００℃の温度にてＧａＮ膜を２μｍ成長させて、半導体ウェーハのサンプル＃１を得た。
【００３８】
こうして得られたウェーハサンプル＃１の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは０．５ｍｍ以下であった。さらに、ウェーハの反りを測定した結果、ウェーハの反りは３０μｍであった。
【００３９】
［比較例１］
実施例１と同一特性を有するＣＺウェーハを用意し、表面を研削することなくそのままをサンプル＃２とし、断面を電子顕微鏡で観察した。その結果、ウェーハの表面にはアモルファス層及び転位層は形成されていなかった。
【００４０】
［比較例２］
実施例１と同一特性を有するＣＺウェーハを用意し、ウェーハの表面を研削することなくそのままＭＯＣＶＤ炉内に搭載し、９５０℃の温度にてＡｌＮ膜を成長させた後、Ｇａ濃度を２０％、５０％、８０％と順次高濃度にしたＡｌＧａＮ膜を成長させ、これによりバッファ層１３を形成した。そして引き続き、１１００℃の温度にてＧａＮ膜を２μｍ成長させて、半導体ウェーハのサンプル＃３を得た。
【００４１】
こうして得られたウェーハサンプル＃３の表面を光学顕微鏡にて観察した結果、外周部の全周に長さ１〜２ｍｍのクラックが発生していた。さらに、ウェーハの反りを測定した結果、ウェーハの反りは４５μｍであった。
【符号の説明】
【００４２】
１０ 半導体基板
１１ 単結晶シリコン基板
１２ 加工ダメージ層
１３ バッファ層
１４ 窒化ガリウム（ＧａＮ）膜
【技術分野】
【０００１】
本発明は、半導体基板及びその製造方法に関し、特に、窒化ガリウムが成膜されたシリコン基板及びその製造方法に関するものである。
【背景技術】
【０００２】
窒化ガリウム等の３族窒化物系化合物半導体は、青色ＬＥＤの材料として利用されているが、耐絶縁性、耐環境性、高周波特性等に優れているため、近年、この特長を活かした電子デバイスの開発が盛んに行われている。中でも、窒化ガリウム（ＧａＮ）は、バンドギャップが大きく、高耐圧・高周波用パワーデバイス材料として注目されている。
【０００３】
パワーデバイス用ＧａＮ基板の出発基板の材料は、ＧａＮの成長温度下で安定であり、しかもＧａＮとの格子定数差が小さいことが必要である。現在実用化されている出発基板としては、サファイヤ（Ａｌ２Ｏ３）基板、６Ｈ、４Ｈ炭化珪素（ＳｉＣ）基板等があり、例えば単結晶サファイヤ基板上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般的である。
【０００４】
サファイヤ基板はＧａＮと格子定数が異なるため、サファイヤ基板上に直接ＧａＮをエピタキシャル成長させても良好な単結晶膜を得ることはできない。そのため、サファイヤ基板上にＡｌＮ等のバッファ層を低温で成長させ、このバッファ層で格子の歪みを緩和させてからＧａＮを成長させる方法が採用されている。
【０００５】
しかしながら、サファイヤ基板等は加工性が悪く且つ高価であり、大口径の基板も得にくいという問題がある。
【０００６】
この問題を解決する方法として、ＳＯＩ（Silicon On Insulator）基板を出発基板とし、ＳＯＩ層中にイオン注入により歪み緩衝層を形成した後、ＳＯＩ層を炭化熱処理して単結晶ＳｉＣ層を形成し、このＳｉＣ層をＧａＮ膜のバッファ層として使用する方法が提案されている（特許文献１、２参照）。また、シリコン基板表面にブラスト処理を行うことで欠陥層を形成し、さらに熱処理によって欠陥層を安定化させた後、研磨を行うことにより、欠陥層を応力緩和層として機能させ、これにより格子定数差による欠陥を減らし、内部残留応力を抑える方法も提案されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−４０７３７号公報
【特許文献２】特開２００７−１２３６７５号公報
【特許文献３】特開２００６−１７９８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、バッファ層としての単結晶ＳｉＣ層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を１１００℃以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約１２００℃の高温で３Ｃ-ＳｉＣ単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、ＧａＮの成長基板としてＳＯＩ基板を使用しており、基板コストが非常に高いという問題がある。
【０００９】
さらに、ブラスト処理による欠陥層の形成では、砥粒をシリコン基板の表面に吹き付けてシリコン基板を破壊しながら欠陥層を形成するため、定量的なクラックや割れを発生させることが困難である。またＳｉＯ２粒子の粒径を一定にしたスラリーを得ることが難しく、粒径のばらつきによって基板面内で非常に大きなクラックや割れが形成されるおそれがある。そのため、ブラスト処理後の研磨によって１μｍ未満の表層を除去するだけでは、クラックや割れが残り、ＧａＮ膜の品質を劣化させることになる。さらに、ブラスト処理によって得られた欠陥の位置を後処理で安定化させても欠陥密度は低く、ＧａＮの成膜のための応力緩和層として不十分である。
【００１０】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、ＳＯＩ基板ではなく単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、研削又は研磨による加工ダメージが付与されたシリコン基板上にＡｌＮやＡｌＧａＮ等のバッファ層を形成すれば、ＧａＮとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いＧａＮ膜を得ることができることを見出した。
【００１２】
本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された加工ダメージ層と、前記加工ダメージ層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。
【００１３】
また、本発明による半導体基板の製造方法は、単結晶シリコン基板の表面に加工ダメージ層を形成する工程と、前記加工ダメージ層の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＳＯＩ基板ではなく単純な単結晶シリコン基板を出発基板としてＧａＮ膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。
【図２】本実施形態による半導体基板の製造工程を示す模式図である。
【図３】研削後のシリコンウェーハの断面構造を示す写真であって、（ａ）は＃２０００の砥石を用いた場合、（ｂ）は＃８０００の砥石を用いた場合をそれぞれ示している。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１７】
図１は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。
【００１８】
図１に示すように、本実施形態による半導体基板１０は、単結晶シリコン基板１１と、単結晶シリコン基板１１の表面に形成された加工ダメージ層１２と、加工ダメージ層１２の表面に形成されたバッファ層１３と、バッファ層１３の表面に形成されたＧａＮ膜１４とを備えている。
【００１９】
シリコン基板１１は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットから切り出された面方位（１１１）のＣＺウェーハである。特に限定されるものではないが、シリコン基板１１は、ｐ型不純物としてのボロン（Ｂ）やｎ型不純物としてのリン（Ｐ）がドープされたものであり、これらの不純物に基づくシリコン基板１１の比抵抗は０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下であることが好ましく、０．１Ω・ｃｍ以下であることがさらに好ましい。
【００２０】
シリコン基板１１の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、４×１０１７ａｔｏｍｓ／ｃｍ３以上２．４×１０１８ａｔｏｍｓ／ｃｍ３以下である。シリコン基板１１の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは０．９ｍｍ以上２．５ｍｍ以下である。
【００２１】
加工ダメージ層１２は、欠陥が非常に高密度に存在する不完全な結晶層である。この不完全な結晶層は、当初アモルファス化していたシリコン基板の表面がバッファ層１３およびＧａＮ膜１４の成膜時の熱処理過程で不完全に単結晶化したものと考えられ、バッファ層１３やＧａＮ膜１４の成長時の応力緩和層として有効に作用する。加工ダメージ層１２は、シリコン基板１１の表面から深さ０．５μｍまでの範囲内に形成されていることが好ましい。
【００２２】
加工ダメージ層１２は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行う際、シリコン基板の表層の加工歪みが完全に無くならない程度に行うことにより形成することができる。また、加工ダメージ層１２は、通常のプロセスであるラッピング工程及びエッチング工程を順に行った後、研磨工程の初期の粗研磨まで行うことによっても形成することができる。さらに、加工ダメージ層１２は、最終研磨後に再度粗研磨を行うことにより形成してもよい。上記のように、加工ダメージ層１２を有するシリコン基板１１の表層は単結晶でなくアモルファス化している。このアモルファス層は、ＭＯＣＶＤ炉内でバッファ層１３やＧａＮ膜１４を成長させる熱処理中に単結晶化していくが、不完全な結晶となるため、バッファ層１３やＧａＮ膜１４の応力緩和層として有効に作用する。
【００２３】
バッファ層１３は、シリコン基板１１とＧａＮ膜１４との格子定数差を小さくする役割を果たす。バッファ層１３の膜厚は２μｍ程度であればよい。バッファ層１３は、ＡｌＮ層を形成後にＡｌＧａＮバッファ層の濃度を変化させた膜を複数回成長させ、最終的にＧａＮ膜を２μｍ成長させる。
【００２４】
単結晶シリコン基板１１の表面に単結晶ＳｉＣ膜を成膜する従来の方法として、１１００℃以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化（不完全なＳｉＣ膜を形成）後、さらに高温でシランガスとプロパンガスを導入して３Ｃ-ＳｉＣ単結晶膜を成長させる方法が知られている。このＳｉＣ膜は格子定数差が小さくなるためＧａＮ用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。
【００２５】
これに対し、本実施形態による半導体基板１０は、シリコン基板１１の表面を研削・研磨処理して表層がアモルファス化した加工ダメージ層１２を形成し、この加工ダメージ層１２の表面にＡｌＮ、ＡｌＧａＮ等のバッファ層１３を成長させているので、シリコンとＧａＮとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、ＧａＮ膜の欠陥密度を小さくすることができ、高品質なＧａＮ膜を製造することが可能となる。
【００２６】
次に、半導体基板１０の製造方法について説明する。
【００２７】
上記半導体基板１０の製造では、まず単結晶シリコン基板１１を用意する。単結晶シリコン基板１１は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットから切り出された面方位（１１１）のＣＺウェーハを用いることができる。
【００２８】
次に、単結晶シリコン基板１１上に加工ダメージ層１２を形成する。加工ダメージ層１２は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行った後、再度粗研磨を行うことにより形成することができる。このとき用いる研磨材（砥粒）の粒度は＃２０００〜＃８０００であることが好ましい。粒度が小さすぎるとダメージ層が形成されず、粒度が大きすぎると転位が大きくなり、シリコン基板１１の品質に悪影響を与えるためである。
【００２９】
また、加工ダメージ層１２は、金属汚染を除去するためラッピング工程後に化学的なエッチング、洗浄もしくは研磨を行う際、シリコン基板の表層のダメージ（アモルファス層）が完全に無くならない程度に行うことにより形成することができる。さらに、加工ダメージ層１２は、通常のプロセスであるラッピング工程及びエッチング工程を順に行った後、研磨工程の初期の粗研磨まで行うことによっても形成することができる。
【００３０】
次に、加工ダメージ層１２の表面にバッファ層１３及びＧａＮ膜１４を順次形成する。詳細には、加工ダメージ層１２が形成されたシリコン基板１１をＭＯＣＶＤ炉に投入し、５００℃以上１１５０℃以下の水素含有雰囲気下でクリーニングを行い、ＡｌＮ膜を形成した後に、Ｇａ濃度を徐々に高濃度に変化させたＡｌＧａＮ膜を複数回成長させる。その後、最終的なＧａＮ膜を２μｍ成長させることにより、本実施形態による半導体基板１０が完成する。
【００３１】
以上説明したように、本実施形態によれば、シリコン基板１１とバッファ層１３との間に緩和層としての加工ダメージ層１２が設けられていることから、ＧａＮ膜１４の成長後においてシリコン基板１１の反りやクラックを抑制することができ、転位密度が低い良質なＧａＮ膜１４を成膜することができる。特に、ブラスト処理のように砥粒を吹き付けて欠陥を形成するものではないため、加工歪みを定量的に発生させることができる。
【００３２】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００３３】
例えば、上記実施形態においては、バッファ層１３がＡｌＮ膜及びＡｌＧａＮ膜の多層膜であるが、ＡｌＮ又は他の材料からなる単層膜であってもよい。ただし、バッファ層１３は、加工ダメージ層１２とＧａＮ膜１４の格子定数の中間値をとることが必要である。
【実施例】
【００３４】
［実施例１］
直径１５０ｍｍ、面方位（１１１）、厚み６２５μｍ、初期酸素濃度が１．５×１０１８ａｔｏｍｓ／ｃｍ３、比抵抗が１０〜２０Ω・ｃｍに調整されたボロンドープのＣＺウェーハを用意し、ウェーハの表面を研磨装置にて研削した。この研削には＃２０００の砥粒を用いた。そして、加工ダメージ層が形成されたシリコンウェーハの断面を電子顕微鏡で観察した。その結果、図３（ａ）に示すように、ウェーハの表面から深さ０．５μｍまでの範囲にアモルファス層が形成されていた。
【００３５】
［実施例２］
実施例１と同一特性を有するＣＺウェーハを用意し、＃８０００の砥石を用いた点以外は同一条件下でウェーハの表面を研削した。そして、加工ダメージ層が形成されたシリコンウェーハの断面を電子顕微鏡で観察した。その結果、図３（ｂ）に示すように、ウェーハの表面から深さ０．２μｍまでの範囲にアモルファス層が形成されていた。
【００３６】
［実施例３］
実施例１と同一特性を有するＣＺウェーハを用意し、＃２０００の砥石を用いて実施例１と同一条件下でウェーハの表面を研削した。
【００３７】
その後、ダメージ加工されたＣＺウェーハをＭＯＣＶＤ炉内に搭載し、９５０℃の温度にてＡｌＮ膜を成長させた後、Ｇａ濃度を２０％、５０％、８０％と順次高濃度にしたＡｌＧａＮ膜を成長させ、これによりバッファ層１３を形成した。そして引き続き、１１００℃の温度にてＧａＮ膜を２μｍ成長させて、半導体ウェーハのサンプル＃１を得た。
【００３８】
こうして得られたウェーハサンプル＃１の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは０．５ｍｍ以下であった。さらに、ウェーハの反りを測定した結果、ウェーハの反りは３０μｍであった。
【００３９】
［比較例１］
実施例１と同一特性を有するＣＺウェーハを用意し、表面を研削することなくそのままをサンプル＃２とし、断面を電子顕微鏡で観察した。その結果、ウェーハの表面にはアモルファス層及び転位層は形成されていなかった。
【００４０】
［比較例２］
実施例１と同一特性を有するＣＺウェーハを用意し、ウェーハの表面を研削することなくそのままＭＯＣＶＤ炉内に搭載し、９５０℃の温度にてＡｌＮ膜を成長させた後、Ｇａ濃度を２０％、５０％、８０％と順次高濃度にしたＡｌＧａＮ膜を成長させ、これによりバッファ層１３を形成した。そして引き続き、１１００℃の温度にてＧａＮ膜を２μｍ成長させて、半導体ウェーハのサンプル＃３を得た。
【００４１】
こうして得られたウェーハサンプル＃３の表面を光学顕微鏡にて観察した結果、外周部の全周に長さ１〜２ｍｍのクラックが発生していた。さらに、ウェーハの反りを測定した結果、ウェーハの反りは４５μｍであった。
【符号の説明】
【００４２】
１０ 半導体基板
１１ 単結晶シリコン基板
１２ 加工ダメージ層
１３ バッファ層
１４ 窒化ガリウム（ＧａＮ）膜
【特許請求の範囲】
【請求項１】
単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された加工ダメージ層と、前記加工ダメージ層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする半導体基板。
【請求項２】
前記加工ダメージ層は、前記単結晶シリコン基板の表面から深さ０．５μｍまでの範囲内に形成されていることを特徴とする請求項1に記載の半導体基板。
【請求項３】
単結晶シリコン基板の表面にアモルファス層を含む加工ダメージ層を形成する工程と、
前記加工ダメージ層の表面にバッファ層を形成する工程と、
前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項４】
前記加工ダメージ層を形成する工程は、前記単結晶シリコン基板の表面を研削する工程と、前記研削による加工歪みの一部が残るように前記単結晶シリコン基板の表面を研磨する工程を含むことを特徴とする請求項３に記載の半導体基板の製造方法。
【請求項５】
前記加工ダメージ層を形成する工程は、＃２０００以上且つ＃８０００以下の砥石を用いて前記単結晶シリコン基板の表面を研削する工程を含むことを特徴とする請求項４に記載の半導体基板の製造方法。
【請求項１】
単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された加工ダメージ層と、前記加工ダメージ層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする半導体基板。
【請求項２】
前記加工ダメージ層は、前記単結晶シリコン基板の表面から深さ０．５μｍまでの範囲内に形成されていることを特徴とする請求項1に記載の半導体基板。
【請求項３】
単結晶シリコン基板の表面にアモルファス層を含む加工ダメージ層を形成する工程と、
前記加工ダメージ層の表面にバッファ層を形成する工程と、
前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項４】
前記加工ダメージ層を形成する工程は、前記単結晶シリコン基板の表面を研削する工程と、前記研削による加工歪みの一部が残るように前記単結晶シリコン基板の表面を研磨する工程を含むことを特徴とする請求項３に記載の半導体基板の製造方法。
【請求項５】
前記加工ダメージ層を形成する工程は、＃２０００以上且つ＃８０００以下の砥石を用いて前記単結晶シリコン基板の表面を研削する工程を含むことを特徴とする請求項４に記載の半導体基板の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１５１４０２（Ｐ２０１２−１５１４０２Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−１０７０４（Ｐ２０１１−１０７０４）
【出願日】平成２３年１月２１日（２０１１．１．２１）
【出願人】（３０２００６８５４）株式会社ＳＵＭＣＯ (1,197)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１月２１日（２０１１．１．２１）
【出願人】（３０２００６８５４）株式会社ＳＵＭＣＯ (1,197)
【Ｆターム（参考）】
[ Back to top ]