窒化物半導体素子の製造方法
【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、導電性基板上にｎ型ＧａＮドリフト層、ｐ型ＧａＮバリア層、ｎ型ＧａＮキャップ層が順に形成された縦型トランジスタ構造を有するヘテロ電界効果トランジスタ（ＨＦＥＴ）が開示されている。特許文献１に記載のトランジスタでは、ｎ型ＧａＮキャップ層からｐ型ＧａＮバリア層を介してｎ型ＧａＮドリフト層に至る開口部が形成されており、開口部の側面上に電子走行層と電子供給層とが順に積層されている。
【０００３】
特許文献１に記載のトランジスタは、ＭＯＣＶＤ法等により導電性基板上にｎ型ＧａＮドリフト層、ｐ型ＧａＮバリア層、ｎ型ＧａＮキャップ層を順に形成した後に、ｎ型ＧａＮキャップ層からｐ型ＧａＮバリア層を介してｎ型ＧａＮドリフト層に至る開口部を形成し、開口部の側面上に電子走行層と電子供給層とを順に積層することによって製造されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２８６９４２号公報
【非特許文献】
【０００５】
【非特許文献１】Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ., Ｖｏｌ．７２, Ｎｏ．１４, ６ Ａｐｒｉｌ １９９８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体層の形成に際しては、半導体結晶の分解を抑制するために用いられるアンモニア（ＮＨ３）ガスや、キャリアガスとして用いられる水素（Ｈ２）ガスのように、水素原子を含有するガスが成長炉内に導入されることがある。ｐ型半導体層が外部に露出した素子形成に際しては、ｐ型半導体層を高温下で形成した後の降温時にアンモニアガスや水素ガスが成長炉内に残存していると、アンモニアガスや水素ガスに由来する水素原子がｐ型半導体層に取り込まれ、当該水素原子がドーパント（例えばＭｇ）に結合（パッシベーション）してｐ型半導体層のアクセプタ濃度が不足することがある（例えば、上記非特許文献１参照）。これに対し、ｐ型半導体層を形成した後に窒素雰囲気等で活性化アニールを行うことにより、ｐ型半導体層中の水素原子がドーパントから解離すると共に素子外部に放出されるため、ドーパントを活性化させることができる。
【０００７】
特許文献１に記載のトランジスタのような窒化物半導体素子に対しては、ｐ型半導体層中のドーパントの活性度を向上させて、ｐｎ界面の電流ブロックを機能させてドレインリークを抑制することが求められており、半導体積層を形成した後に活性化アニールを行うことが考えられる。しかしながら、本発明者の知見によれば、特許文献１に記載のトランジスタに対して活性化アニールを行って水素原子をドーパントから解離させたとしても、ｐ型ＧａＮバリア層上にｎ型ＧａＮキャップ層が積層された状態でアニールが行われるため、ｎ型ＧａＮキャップ層が水素原子に対して障壁として働いてしまう。そのため、水素原子がｐ型ＧａＮバリア層から素子外部へ放出されることが阻害されてしまい、ドレインリークを抑制するためのｐ型ＧａＮバリア層を充分に機能させることが困難である。
【０００８】
このようにｐ型ＧａＮバリア層中のドーパントが充分に活性化されていない場合、ｎ型ＧａＮドリフト層及びｐ型ＧａＮバリア層の界面が充分に電気的に機能せず、ドレインリーク（電流リーク）が発生してしまいピンチオフ特性が低下することとなる。
【０００９】
本発明はこのような課題に鑑みてなされたものであり、ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために鋭意検討した結果、本発明者は以下の知見を見出した。すなわち、上記課題を解決する方法として、ｐ型半導体層に水素原子が混入することを抑制する観点から、ｐ型半導体層を形成する工程において、水素ガスとは異なる不活性ガス（例えば窒素ガス）をキャリアガスとして用いることが考えられる。しかしながら、ｐ型半導体層を形成する工程において窒素ガス等の不活性ガスを用いると、酸素等の補償不純物がｐ型半導体層へ混入してしまい易い。そして、混入した補償不純物によってｐ型半導体層中のドーパントが補償されると、ｐ型半導体層のアクセプタ濃度が低下してドレインリーク不良の発生が促進されることとなる。
【００１１】
一方、ｐ型半導体層を形成する工程において水素ガスをキャリアガスとして用いた場合には、補償不純物がｐ型半導体層へ混入することを充分に抑制することが可能であり、窒素ガス等の不活性ガスを用いた場合に比してドレインリーク電流を低減することができる。また、水素ガスは水素原子の供給源となり得るものの、ｐ型半導体層を高温下で形成することにより、ｐ型半導体層の水素濃度を低減しつつｐ型半導体層中のドーパントが水素原子と結合することを抑制することができる。したがって、水素ガスをキャリアガスとして用いてｐ型半導体層を高温下で形成することで、ｐ型半導体層に補償不純物が混入することを抑制した上で、ｐ型半導体層の水素濃度を低減しつつｐ型半導体層中のドーパントが水素原子と結合することを抑制することができる。
【００１２】
すなわち、本発明に係る窒化物半導体素子の製造方法は、第１窒化ガリウム系半導体層を自立ＩＩＩ族窒化物基板上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を第１窒化ガリウム系半導体層上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、第３窒化ガリウム系半導体層を第２窒化ガリウム系半導体層上にエピタキシャル成長させる工程と、を備える。
【００１３】
本発明では、水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を１０００℃以上でエピタキシャル成長させている。これにより、第２窒化ガリウム系半導体層に補償不純物が混入することを抑制した上で、第２窒化ガリウム系半導体層に混入する水素原子量を低減しつつ第２窒化ガリウム系半導体層中のドーパントが水素原子と結合することを抑制することができる。また、本発明では、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて第３窒化ガリウム系半導体層をエピタキシャル成長させている。これらのガスは水素原子の供給源となり難いため、これらのガスをキャリアガスとして用いることにより、第３窒化ガリウム系半導体層をエピタキシャル成長させる工程において水素原子が第２窒化ガリウム系半導体層に取り込まれることを抑制することができる。さらに、本発明では、第３窒化ガリウム系半導体層を第２窒化ガリウム系半導体層上にエピタキシャル成長させている。これにより、第２窒化ガリウム系半導体層が外部に露出することが抑制されるため、第２窒化ガリウム系半導体層に水素原子が取り込まれてドーパントが失活することを抑制することができる。以上のような本発明では、第２窒化ガリウム系半導体層のアクセプタ濃度が不足することが抑制されるため、第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層の界面が充分に電気的に機能する。したがって、窒化物半導体素子におけるドレインリーク電流を低減することができる。
【００１４】
第３窒化ガリウム系半導体層は、ｎ型半導体層であることが好ましい。この場合、水素原子が第３窒化ガリウム系半導体層を通過して第２窒化ガリウム系半導体層に至ることが更に抑制されるため、ドレインリーク電流を更に低減することができる。
【００１５】
第１窒化ガリウム系半導体層は、ｎ型半導体層であってもよい。この場合、第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層の界面にｐｎ接合を形成することができる。
【００１６】
第２窒化ガリウム系半導体層は、マグネシウム及び亜鉛からなる群より選ばれる少なくとも一種の元素をドーパントとして含有していてもよい。この場合、第２窒化ガリウム系半導体層を効率的に形成することができる。また、マグネシウム及び亜鉛は、水素原子と結合して失活し易い傾向があるものの、本発明によれば、ドーパントとしてマグネシウム及び亜鉛を用いた場合であってもドレインリーク電流を低減することができる。
【００１７】
第２窒化ガリウム系半導体層におけるアクセプタ濃度に対する水素濃度の比は、０．８未満であることが好ましい。この場合、第２窒化ガリウム系半導体層中のドーパントが失活することが充分に抑制されるため、第２窒化ガリウム系半導体層が電気的に更に良好に機能することとなり、ドレインリーク電流を更に低減することができる。
【００１８】
第３窒化ガリウム系半導体層の厚さは、５０〜５００ｎｍであることが好ましい。この場合、第３窒化ガリウム系半導体層の表面の平坦性を維持しつつ、第３窒化ガリウム系半導体層を電気的に更に良好に機能させることができる。
【００１９】
第１〜第３窒化ガリウム系半導体層の材料の組み合わせは、第３窒化ガリウム系半導体層／第２窒化ガリウム系半導体層／第１窒化ガリウム系半導体層として記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮであることが好ましい。これらの組み合わせによれば、良好なｐｎ接合が提供され、ドレインリーク電流を更に低減することができる。
【００２０】
本発明に係る窒化物半導体素子の製造方法は、ドリフト層のための第１窒化ガリウム系半導体層、電流ブロック層のための第２窒化ガリウム系半導体層、及び、コンタクト層のための第３窒化ガリウム系半導体層に、第３窒化ガリウム系半導体層から第２窒化ガリウム系半導体層を介して第１窒化ガリウム系半導体層に至る開口部を形成して、ドリフト層、電流ブロック層及びコンタクト層並びに開口部を有する積層体を得る工程と、窒化ガリウム系半導体からなるチャネル層を開口部の側面上にエピタキシャル成長させる工程と、ＩＩＩ族窒化物半導体からなるキャリア供給層をチャネル層上にエピタキシャル成長させる工程と、絶縁膜をキャリア供給層上に形成する工程と、ゲート電極を絶縁膜上に形成し、ソース電極を積層体上に形成し、自立ＩＩＩ族窒化物基板又は積層体上にドレイン電極を形成する工程と、を更に備え、キャリア供給層のバンドギャップがチャネル層のバンドギャップよりも大きい態様であってもよい。
【００２１】
本発明に係る窒化物半導体素子の製造方法は、当該窒化物半導体素子が、コレクタ層、ベース層及びエミッタ層を備えるバイポーラトランジスタであり、コレクタ層が、第１窒化ガリウム系半導体層であり、ベース層が、インジウムを含有する第２窒化ガリウム系半導体層であり、エミッタ層が、第３窒化ガリウム系半導体層である態様であってもよい。
【発明の効果】
【００２２】
本発明によれば、ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することができる。特に、本発明によれば、ドーパントを活性化させるための熱処理を要することなくドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することができる。また、本発明によれば、縦型構造を有する電力制御用トランジスタの製造方法を提供することもできる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。
【図２】本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【図３】本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【図４】本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【図５】本発明の他の実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。
【図６】本発明の他の実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。
【図７】ＥＣＶ測定の測定結果を示す図面である。
【発明を実施するための形態】
【００２４】
以下、本発明の一実施形態に係る窒化物半導体素子の製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
【００２５】
図１は、本実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。図１に示すように、ヘテロ電界効果トランジスタ１は、縦型トランジスタ構造を有しており、支持基板１０、半導体領域２０、ソース電極３０、ドレイン電極４０、絶縁膜５０及びゲート電極６０を備えている。
【００２６】
支持基板１０は、導電性の自立ＩＩＩ族窒化物基板であり、ＧａＮ基板等の窒化ガリウム系半導体基板である。支持基板１０は、互いに対向する表面（主面）１０ａと裏面１０ｂとを有している。
【００２７】
半導体領域２０は、支持基板１０の表面１０ａ上に配置されている。半導体領域２０は、ドリフト層２０ａ、電流ブロック層２０ｂ、コンタクト層２０ｃ、チャネル層２０ｄ及びキャリア供給層２０ｅを有している。
【００２８】
ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃは、支持基板１０の表面１０ａ上に順に積層されて積層体（半導体積層）２５を形成しており、積層体２５の表面側には、コンタクト層２０ｃから電流ブロック層２０ｂを介してドリフト層２０ａに至る開口部２７が形成されている。開口部２７は、支持基板１０の表面１０ａに沿った所定方向に延びており、図１は、この所定方向と直交する方向の切断面を示している。
【００２９】
開口部２７は、側面２７ａ及び底面２７ｂを有している。側面２７ａは、ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃの側面から構成されており、底面２７ｂ側に向かって傾斜している。開口部２７の底面２７ｂは、ドリフト層２０ａから構成されており、側面２７ａに接続されている。
【００３０】
ドリフト層２０ａは、支持基板１０の表面１０ａの全面を覆うように表面１０ａ上に配置されている。ドリフト層２０ａの表面側には、開口部２７の底部を構成する凹部が形成されている。ドリフト層２０ａは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有するｎ型半導体層である。ドリフト層２０ａのドナー濃度は、例えば５×１０１５〜２×１０１６ｃｍ−３である。ドリフト層２０ａの厚さは、凹部が形成されていない領域において例えば３〜１２μｍである。
【００３１】
電流ブロック層（バリア層）２０ｂは、ドリフト層２０ａにおける凹部が形成されていない領域上に配置されており、ドリフト層２０ａに接している。電流ブロック層２０ｂは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、ＡｌＧａＮからなる場合には、電流ブロック層２０ｂからコンタクト層２０ｃあるいはチャネル層２０ｄへドーパントが拡散することを充分に抑制することができる。
【００３２】
電流ブロック層２０ｂは、マグネシウム（Ｍｇ）及び亜鉛（Ｚｎ）からなる群より選ばれる少なくとも一種の元素をｐ型ドーパントとして含有するｐ型半導体層である。電流ブロック層２０ｂ及びドリフト層２０ａの間には、例えばｐｎ接合２９ａが形成されている。電流ブロック層２０ｂのアクセプタ濃度は、ｐｎ接合２９ａが有効に機能し、ドレイン耐圧を保持する観点から、１×１０１７ｃｍ−３以上が好ましく、１×１０１８ｃｍ−３以上がより好ましい。電流ブロック層２０ｂのアクセプタ濃度は、電流ブロック層２０ｂからチャネル層２０ｄへのドーパント拡散によるオン抵抗の増加を抑制する観点から、５×１０１８ｃｍ−３以下が好ましい。
【００３３】
電流ブロック層２０ｂにおける水素濃度が高いと、水素原子がドーパントに結合してドーパントの活性度が低下し易くなる。そのため、電流ブロック層２０ｂにおけるアクセプタ濃度に対する水素濃度の比（水素濃度／アクセプタ濃度）は、ドーパントの活性度が低下することを更に抑制する観点から、０．８未満が好ましく、０．７以下がより好ましい。なお、水素濃度は、雰囲気ガスの種類や成長温度によって調整可能であり、二次イオン質量分析（ＳＩＭＳ）等により測定することができる。
【００３４】
電流ブロック層２０ｂの厚さは、ｐｎ接合２９ａが有効に機能し、ドレイン耐圧を保持する観点から、０．５μｍ以上が好ましい。電流ブロック層２０ｂの厚さは、電流ブロック層２０ｂの膜厚に比例してトランジスタのオン抵抗が増加する観点から、２μｍ以下が好ましく、１μｍ以下がより好ましい。
【００３５】
コンタクト層２０ｃは、電流ブロック層２０ｂ上に配置されており、電流ブロック層２０ｂに接している。コンタクト層２０ｃは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、バンドギャップが小さいＩｎＧａＮからなる場合には、電流ブロック層２０ｂ中の水素原子の拡散を促進させることができる。
【００３６】
コンタクト層２０ｃは、例えば、ｎ型ドーパント（Ｓｉ等）を含有するｎ型半導体層である。コンタクト層２０ｃ及び電流ブロック層２０ｂの間には、例えばｐｎ接合２９ｂが形成されている。コンタクト層２０ｃのドナー濃度は、ソース電極３０−チャネル層２０ｄ間の直列抵抗を低減させる観点から、１×１０１８ｃｍ−３以上が好ましい。コンタクト層２０ｃのドナー濃度は、ドナー過剰による補償型欠陥導入を抑制する観点から、１×１０１９ｃｍ−３以下が好ましく、５×１０１８ｃｍ−３以下がより好ましい。コンタクト層２０ｃがｎ型半導体層である場合には、酸素等の補償不純物が混入するとキャリア増加に寄与することとなり、このような補償不純物を含有するキャリアガスをコンタクト層２０ｃの形成に際して用いることができる。
【００３７】
コンタクト層２０ｃの厚さは、電流ブロック層２０ｂからコンタクト層２０ｃへドーパントが拡散する場合であってもコンタクト層２０ｃが電気的に充分に機能する観点から、０．０５μｍ以上が好ましく、０．２μｍ以上がより好ましい。コンタクト層２０ｃの厚さは、コンタクト層２０ｃの表面の平坦性を維持する観点から、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましい。
【００３８】
ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃの材料の組み合わせは、コンタクト層２０ｃ／電流ブロック層２０ｂ／ドリフト層２０ａとして記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮであることが好ましい。これらの組み合わせによれば、良好なｐｎ接合が提供され、ドレインリーク電流を更に低減することができる。
【００３９】
チャネル層２０ｄは、開口部２７の形状に沿って開口部２７の側面２７ａ及び底面２７ｂ上に配置されており、開口部２７に露出したドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃのそれぞれの側面に接している。また、チャネル層２０ｄは、コンタクト層２０ｃの主面における開口部２７近傍の領域を覆っている。チャネル層２０ｄは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、例えばノンドープである。チャネル層２０ｄの厚さは、例えば５０〜２００ｎｍである。
【００４０】
キャリア供給層（バリア層）２０ｅは、開口部２７の形状に沿ってチャネル層２０ｄ上に配置されており、チャネル層２０ｄに接している。キャリア供給層２０ｅは、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなるＩＩＩ族窒化物半導体層であり、例えばノンドープである。キャリア供給層２０ｅの厚さは、例えば５〜３０ｎｍである。キャリア供給層２０ｅのバンドギャップは、キャリア供給層２０ｅとチャネル層２０ｄとの界面に井戸型ポテンシャルを形成し二次元電子ガスを閉じ込める機能の観点から、チャネル層２０ｄのバンドギャップよりも大きいことが好ましい。
【００４１】
チャネル層２０ｄ及びキャリア供給層２０ｅの材料の組み合わせは、チャネル層２０ｄ／キャリア供給層２０ｅとして記載したときに、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＡｌＮであることが好ましい。これらの組み合わせによれば、良好なキャリア生成及び良好なチャネル形成が提供される。
【００４２】
ソース電極３０は、コンタクト層２０ｃの主面におけるチャネル層２０ｄに覆われていない領域上に形成されており、ソース電極３０の側面は、チャネル層２０ｄ及びキャリア供給層２０ｅの端部に接している。ソース電極３０としては、例えばＴｉ／Ａｌを用いることができる。
【００４３】
ドレイン電極４０は、支持基板１０又は積層体２５上に配置される。本実施形態では、ドレイン電極４０は、支持基板１０の裏面１０ｂの全面を覆うように配置されている。ドレイン電極４０としては、例えばＴｉ／Ａｌを用いることができる。
【００４４】
絶縁膜５０は、開口部２７の形状に沿ってキャリア供給層２０ｅ上に配置されており、開口部２７の形状に沿った凹部を形成している。絶縁膜５０は、例えばシリコン酸化物膜であり、絶縁膜５０の厚さは、例えば１０ｎｍ程度である。絶縁膜５０を配置することにより、積層体２５に対するゲート電極６０の障壁を高めることができる。
【００４５】
ゲート電極６０は、絶縁膜５０によって形成された凹部内に配置されている。ゲート電極６０としては、例えばＮｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ又はＭｏ／Ａｕを用いることができる。
【００４６】
ヘテロ電界効果トランジスタ１は、キャリアが電子であるとき、ソース電極３０からのキャリアが二次元キャリアガスとしてチャネル層２０ｄ内を伝搬する。ヘテロ電界効果トランジスタ１のゲート電極６０の電圧が閾値を越えると、キャリアは、ゲート電極６０直下のチャネル層２０ｄを通過した後にドリフト層２０ａに到達し、支持基板１０の裏面１０ｂを介してドレイン電極４０に到達する。このようなキャリアの移動を可能とするため、ヘテロ電界効果トランジスタ１は縦型構造を有している。
【００４７】
次に、図２〜図４を参照しながら、本実施形態に係る窒化物半導体素子の製造方法について説明する。図２〜図４は、本実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【００４８】
ヘテロ電界効果トランジスタ１の製造方法は、例えば、第１半導体層形成工程、第２半導体層形成工程、第３半導体層形成工程、開口部形成工程、再成長工程、絶縁膜形成工程及び電極形成工程をこの順に備えている。ヘテロ電界効果トランジスタ１の製造方法は、第３半導体層形成工程の後に、サンプルを例えば室温（２５℃）まで降温させる工程を備えていてもよく、例えば第３半導体層形成工程から開口部形成工程へ移行する際に、第３半導体層形成工程で用いた成長炉内からサンプルを取り出して降温させた後、開口部形成工程で使用するチャンバ内にサンプルを収容してもよい。
【００４９】
第１半導体層形成工程、第２半導体層形成工程、第３半導体層形成工程及び再成長工程では、例えばＭＯＣＶＤ法により半導体層をエピタキシャル成長させることができる。原料ガスとしては、例えば、トリメチルガリウム（ガリウム原料）、アンモニア（窒素原料）、トリメチルアルミニウム（アルミニウム原料）、トリメチルインジウム（インジウム原料）が挙げられる。ｎ型ドーパントガスとしては、例えばシランが挙げられる。ｐ型ドーパントガスとしては、例えばビスシクロペンタジエニルマグネシウムやジエチルジンクが挙げられる。
【００５０】
第１半導体層形成工程では、まず、図２に示すような成長炉８０ａ内に支持基板１０を配置する。第１半導体層形成工程では、支持基板１０上に半導体層をエピタキシャル成長させる前に、アンモニアガス（例えば流量１６ｓｌｍ（ｓｌｍ＝標準リットル／分））及び水素ガス（例えば流量４ｓｌｍ）を含む雰囲気で、支持基板１０に対して熱処理を行って支持基板１０の表面１０ａをクリーニングしてもよい。熱処理温度は、例えば１０００〜１１００℃である。炉内圧力は、例えば５０〜７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３Ｐａ）である。熱処理時間は、例えば５分である。この熱処理により、支持基板１０の表面１０ａにおける水分や酸素等を水蒸気等として脱離させることができる。
【００５１】
次に、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、ドリフト層２０ａのための窒化ガリウム系半導体層として半導体層（第１窒化ガリウム系半導体層）７０ａを支持基板１０の表面１０ａ上に表面１０ａの法線方向にエピタキシャル成長させる。キャリアガスとしては、例えば水素ガスを用いる。
【００５２】
第２半導体層形成工程では、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、電流ブロック層２０ｂのための窒化ガリウム系半導体層として半導体層（第２窒化ガリウム系半導体層）７０ｂを半導体層７０ａ上に表面１０ａの法線方向にエピタキシャル成長させる。第２半導体層形成工程では、キャリアガスとして水素ガスを用いる。パラジウム透過膜を用いることにより、高純度な水素ガスを容易に成長炉８０ａ内に導入することができる。
【００５３】
第２半導体層形成工程における成長温度は、半導体層７０ｂの水素濃度を低減しつつ半導体層７０ｂ中のドーパントが水素原子と結合することを抑制する観点から、１０００℃以上であり、１０４０℃以上が好ましく、１０５０℃以上がより好ましい。成長温度の上限値は例えば１１００℃である。成長圧力は５０〜７６０Ｔｏｒｒが好ましく、２００〜７６０Ｔｏｒｒがより好ましい。供給モル比（Ｖ／ＩＩＩ）は（アンモニアの供給モル量）／（有機ガリウム原料の供給モル量）で例えば５００〜１００００が好ましい。
【００５４】
第３半導体層形成工程では、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、コンタクト層２０ｃのための窒化ガリウム系半導体層として半導体層（第３窒化ガリウム系半導体層）７０ｃを半導体層７０ｂ上に表面１０ａの法線方向にエピタキシャル成長させる。これにより、図２に示すように積層体９０ａが得られる。第３半導体層形成工程では、キャリアガスを第２半導体層形成工程の水素ガスから切り替えて、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスを用いる。
【００５５】
第３半導体層形成工程における成長温度は、１０００〜１１００℃が好ましく、１０５０〜１１００℃がより好ましい。本実施形態では、第２半導体層形成工程及び第３半導体層形成工程を連続して行うことが好ましい。また、第２半導体層形成工程及び第３半導体層形成工程の一連の過程において半導体層７０ｂが１０００℃以上に保持されていることが好ましく、この場合、電流ブロック層２０ｂにおいてドーパントが水素原子から解離した状態を維持することができる。成長圧力は５０〜７６０Ｔｏｒｒが好ましく、２００〜７６０Ｔｏｒｒがより好ましい。供給モル比（Ｖ／ＩＩＩ）は（アンモニアの供給モル量）／（有機ガリウム原料の供給モル量）で例えば５００〜１００００が好ましい。
【００５６】
本実施形態では、キャリアガスとして、第２半導体層形成工程において水素ガスを用い、第３半導体層形成工程において窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスを用いている。ここで、電流ブロック層２０ｂに水素原子が混入することを抑制する観点から、第２半導体層形成工程において、水素ガスに代えて窒素ガス等の不活性ガスを用いることが考えられる。しかしながら、第２半導体層形成工程において窒素ガス等の不活性ガスを用いると、酸素等の補償不純物が電流ブロック層２０ｂへ混入してしまい易い。そして、混入した補償不純物によって電流ブロック層２０ｂ中のドーパントが補償されると、電流ブロック層２０ｂのアクセプタ濃度が低下してドレインリーク不良の発生が促進されることとなる。
【００５７】
一方、第２半導体層形成工程において水素ガスをキャリアガスとして用いた場合には、補償不純物が電流ブロック層２０ｂへ混入することを充分に抑制することが可能であり、窒素ガス等の不活性ガスを用いた場合に比してドレインリーク電流を低減することができる。また、水素ガスは水素原子の供給源となり得るものの、電流ブロック層２０ｂを１０００℃以上の高温下で形成することにより、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。したがって、水素ガスをキャリアガスとして用いて電流ブロック層２０ｂを高温下で形成することで、電流ブロック層２０ｂに補償不純物が混入することを抑制した上で、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。
【００５８】
また、水素ガスを用いた場合には、窒素ガス等の不活性ガスを用いた場合に比して、原料を効率的に拡散させることができるため、成長速度・膜厚分布の均一性、ドーパントの面内均一性を更に向上させることもできる。
【００５９】
開口部形成工程では、積層体９０ａを成長炉８０ａから取り出した後、図３に示すようなエッチング装置のチャンバ８０ｂ内に積層体９０ａを配置する。次に、半導体層７０ａ、半導体層７０ｂ及び半導体層７０ｃから構成される積層体９０ａの表面側に、半導体層７０ｃから半導体層７０ｂを介して半導体層７０ａに至る開口部２７を形成して、ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃ並びに開口部２７を有する積層体９０ｂを得る。
【００６０】
開口部形成工程では、例えば、半導体層７０ｃ上にスパッタ法により酸化シリコン膜を形成した後、酸化シリコン膜をパターニングして、開口部２７を形成する領域が露出するパターンを有するマスク層（図示せず）を形成する。次に、マスク層を介して反応性イオンエッチング等を行い、半導体層７０ｃ、半導体層７０ｂ及び半導体層７０ａの一部を順に除去して開口部２７を形成する。マスク層は、ウェットエッチングにより除去することができる。
【００６１】
再成長工程は、チャネル層形成工程と、キャリア供給層形成工程とを有している。再成長工程では、チャネル層形成工程においてコンタクト層２０ｃ上にチャネル層２０ｄをエピタキシャル成長させる前に、アンモニアガス（例えば流量１６ｓｌｍ）及び水素ガス（例えば流量４ｓｌｍ）を含む雰囲気で、積層体９０ｂに対して熱処理を行ってもよい。これにより、チャネル層２０ｄの下地となる積層体９０ｂの表面において原子の再配列が可能になる。熱処理温度は、例えば１０００〜１１００℃である。炉内圧力は、例えば５０〜７６０Ｔｏｒｒである。熱処理時間は、例えば５分である。
【００６２】
チャネル層形成工程では、まず、積層体９０ｂをチャンバ８０ｂから取り出した後、積層体９０ｂを成長炉８０ａ内に再び配置する。次に、図４に示すように、開口部２７の形状に沿って開口部２７の側面２７ａ及び底面２７ｂ並びにコンタクト層２０ｃの主面に接するようにチャネル層２０ｄを形成する。キャリアガスとしては例えば水素ガスを用いる。成長温度は例えば９５０〜１０５０℃であり、成長圧力は例えば５０〜７６０Ｔｏｒｒであり、供給モル比（Ｖ／ＩＩＩ）は例えば５００〜１００００である。
【００６３】
キャリア供給層形成工程では、開口部２７の形状に沿ってチャネル層２０ｄを覆うように、キャリア供給層２０ｅをチャネル層２０ｄ上に形成する。キャリアガスとしては例えば水素ガスを用いる。成長温度は例えば１０００〜１１５０℃であり、成長圧力は例えば５０〜２００Ｔｏｒｒであり、供給モル比（Ｖ／ＩＩＩ）は例えば５００〜１００００である。
【００６４】
絶縁膜形成工程では、開口部２７の形状に沿ってキャリア供給層２０ｅの全面を覆うように、絶縁膜５０をキャリア供給層２０ｅ上に形成する。これにより、開口部２７の形状に沿った凹部が絶縁膜５０によって形成される。
【００６５】
電極形成工程では、コンタクト層２０ｃの主面における外縁部上に位置するチャネル層２０ｄ及びキャリア供給層２０ｅを除去した後、当該外縁部上にソース電極３０を形成する。また、支持基板１０又は積層体２５上にドレイン電極４０を形成する。本実施形態では、支持基板１０の表面１０ａとは反対側の裏面１０ｂにドレイン電極４０を形成する。さらに、絶縁膜５０によって形成された凹部を満たすようにゲート電極６０を開口部２７の側面２７ａ及び底面２７ｂ上に形成する。
【００６６】
以上により、図１に示すようなヘテロ電界効果トランジスタ１が得られる。
【００６７】
本実施形態では、第２半導体層形成工程において、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂを１０００℃以上でエピタキシャル成長させている。これにより、電流ブロック層２０ｂに補償不純物が混入することを抑制した上で、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。
【００６８】
また、本実施形態では、第３半導体層形成工程において、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いてコンタクト層２０ｃをエピタキシャル成長させている。これらのガスは水素原子の供給源となり難いため、これらのガスをキャリアガスとして用いることにより、第３半導体層形成工程において水素原子が電流ブロック層２０ｂに取り込まれることを抑制することができる。
【００６９】
ここで、ｐ型半導体層が外部に露出した素子形成の場合には、ｐ型半導体層を高温下で形成した後の降温時にアンモニアガスや水素ガスが成長炉内に残存していると、アンモニアガスや水素ガスに由来する水素原子がｐ型半導体層に取り込まれ、成長炉からのサンプル取り出し時等の室温下ではドーパントの多くが水素原子によって失活してしまう。一方、本実施形態では、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させている。これにより、ドーパントが水素原子と結合することを抑制しつつ形成された電流ブロック層２０ｂが外部に露出することが抑制されるため、電流ブロック層２０ｂに水素原子が取り込まれてドーパントが失活することを抑制することができる。
【００７０】
以上のような本実施形態では、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されるため、ドリフト層２０ａ及び電流ブロック層２０ｂのｐｎ接合２９ａが充分に電気的に機能する。したがって、ヘテロ電界効果トランジスタ１におけるドレインリーク電流を低減することができる。
【００７１】
また、従来、ｐ型半導体層がキャップ層に被覆されている場合には、活性化アニールを行って水素原子をドーパントから解離させたとしても、キャップ層が水素原子に対して障壁として働いてしまう。そのため、水素原子がｐ型半導体層から素子外部へ放出されることが阻害されてしまい、ドレインリークを抑制するための電流ブロック層２０ｂを充分に機能させることが困難である。特に、キャップ層がｎ型半導体層又はノンドープ半導体層である場合には、このような現象が顕著に確認される。このような現象は、熱処理が加えられた半導体（例えばＧａＮ）内において、フェルミ準位に依存して変化する最安定な配置位置間を水素原子がホッピングしながら拡散するところ、ｐ型半導体と比較してｎ型半導体又はノンドープ半導体では、水素原子があまり拡散しないことに起因していると考えられる。一方、本実施形態では、ドーパントが水素原子と結合することが抑制された状態で電流ブロック層２０ｂがコンタクト層２０ｃにキャップされているため、活性化アニール等の熱処理を要することなく電流ブロック層２０ｂ中のドーパントが失活することを抑制することができる。
【００７２】
また、本実施形態では、開口部２７の側面２７ａ上に形成されたチャネル層２０ｄ／キャリア供給層２０ｅの界面に、格子歪みに伴うピエゾ分極により二次元電子ガスが生じており、この二次元電子ガスがコンタクト層２０ｃからドリフト層２０ａに至るまでの電流を担っている。ここで、電流ブロック層２０ｂ中のドーパントが充分に活性化されていない場合には、チャネル層２０ｄ／キャリア供給層２０ｅの界面における二次元電子ガスが電流ブロック層２０ｂのポテンシャルの持ち上がりの不足で枯渇しないこととなる。これにより、トランジスタ動作においてドレインリーク不良が発生してしまい、ピンチオフ特性が低下することとなる。しかしながら、本実施形態では、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されているため、ドレインリーク電流を低減することが可能であり、ピンチオフ特性の低下を抑制することができる。
【００７３】
また、電流ブロック層２０ｂ中のドーパントが失活している場合には、アクセプタ濃度を増加させる観点から、電流ブロック層２０ｂにおけるドーパントのドープ量を増やすことが考えられる。しかしながら、この場合、ドーパントが電流ブロック層２０ｂからチャネル層２０ｄ／キャリア供給層２０ｅの界面へ拡散し易くなり、当該界面における二次元電子ガスの存在量が低下し、トランジスタのオン動作時におけるオン抵抗が増加することとなる。一方、本実施形態では、電流ブロック層２０ｂ中のドーパントが失活することが抑制されているため、ドーパントのドープ量を可及的少量に留めることが可能である。したがって、本実施形態では、トランジスタのオン動作時において、オン抵抗の増加を抑制しつつドレインリーク電流を低減することができる。
【００７４】
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。例えば、窒化物半導体素子は上記のトランジスタに限られず、図５〜図６に示すようなｎｐｎ型バイポーラトランジスタであってもよい。
【００７５】
図５に示すバイポーラトランジスタ１００は、支持基板１１０、バッファ層１２０、コレクタ層（第１窒化ガリウム系半導体層）１３０、ベース層（第２窒化ガリウム系半導体層）１４０、エミッタ層（第３窒化ガリウム系半導体層）１５０、コレクタ電極１６０、ベース電極１７０及びエミッタ電極１８０を備えている。
【００７６】
支持基板１１０は、ＧａＮ基板等の自立ＩＩＩ族窒化物基板である。バッファ層１２０は、支持基板１１０の表面１１０ａ上に配置されている。バッファ層１２０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ型ＧａＮ層である。
【００７７】
コレクタ層１３０は、バッファ層１２０の主面上に配置されている。コレクタ層１３０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ型ＧａＮ層である。
【００７８】
ベース層１４０は、コレクタ層１３０の主面上に配置されている。ベース層１４０は、インジウムを含む窒化ガリウム系半導体層であり、Ｍｇ、Ｚｎ等のｐ型ドーパントを含有するｐ型半導体層である。ベース層１４０は、例えばｐ型ＩｎＧａＮ層である。
【００７９】
エミッタ層１５０は、ベース層１４０の主面上に配置されている。エミッタ層１５０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ＋型ＧａＮ層である。
【００８０】
コレクタ電極１６０は、支持基板１１０の裏面１１０ｂ上に配置されている。ベース電極１７０は、エミッタ層１５０から離隔してベース層１４０の主面上に配置されている。エミッタ電極１８０は、エミッタ層１５０の主面上に配置されている。
【００８１】
バイポーラトランジスタ１００の製造方法は、バッファ層１２０を介してコレクタ層１３０を支持基板１１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ベース層１４０をコレクタ層１３０上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いて、エミッタ層１５０をベース層１４０上にエピタキシャル成長させる工程と、を備える。このような製造方法により製造されるバイポーラトランジスタ１００によれば、ヘテロ電界効果トランジスタ１と同様に、ドレインリーク電流を低減することができる。
【００８２】
図６に示すバイポーラトランジスタ２００は、支持基板２１０の主面上にバッファ層２２０、コレクタ層（第１窒化ガリウム系半導体層）２３０、ベース層（第２窒化ガリウム系半導体層）２４０、エミッタ層（第３窒化ガリウム系半導体層）２５０及びエミッタキャップ層２６０がこの順に積層されて形成されている。
【００８３】
支持基板２１０は、ＧａＮ基板等の自立ＩＩＩ族窒化物基板である。バッファ層２２０は、ＧａＮ等からなる窒化ガリウム系半導体層である。バッファ層２２０の厚さは、例えば２．０μｍである。
【００８４】
コレクタ層２３０は、支持基板２１０の主面上にサブコレクタ層２３０ａ、コレクタ層２３０ｂ及びコレクタ層２３０ｃがこの順に積層されて形成されている。サブコレクタ層２３０ａは、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。サブコレクタ層２３０ａのドナー濃度は、例えば２．０×１０１８ｃｍ−３である。サブコレクタ層２３０ａの厚さは、例えば５００ｎｍである。
【００８５】
コレクタ層２３０ｂは、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。コレクタ層２３０ｂのドナー濃度は、例えば２．０×１０１７ｃｍ−３である。コレクタ層２３０ｂの厚さは、例えば２００ｎｍである。
【００８６】
コレクタ層２３０ｃは、インジウム組成が傾斜した組成傾斜層であり、例えば、コレクタ層２３０ｂ側のＧａＮからベース層２４０側のＩｎ０．０３Ｇａ０．９７Ｎにインジウム組成が傾斜する窒化ガリウム系半導体層である。コレクタ層２３０ｃは、例えばｎ型ドーパント（Ｓｉ等）を含有しており、コレクタ層２３０ｃのドナー濃度は、例えば２．０×１０１８ｃｍ−３である。コレクタ層２３０ｃの厚さは、例えば３０ｎｍである。
【００８７】
ベース層２４０は、インジウム組成が傾斜した組成傾斜層であり、例えば、コレクタ層２３０側のＩｎ０．０３Ｇａ０．９７Ｎからエミッタ層２５０側のＩｎ０．０６Ｇａ０．９４Ｎにインジウム組成が傾斜する窒化ガリウム系半導体層である。ベース層２４０は、ｐ型ドーパント（Ｍｇ、Ｚｎ等）を含有するｐ型半導体層であり、ベース層２４０のアクセプタ濃度は、例えば２．５×１０１８ｃｍ−３である。ベース層２４０の厚さは、例えば１００ｎｍである。
【００８８】
エミッタ層２５０は、インジウム組成が傾斜した組成傾斜層であり、例えば、ベース層２４０側のＩｎ０．０６Ｇａ０．９４Ｎからエミッタキャップ層２６０側のＧａＮにインジウム組成が傾斜する窒化ガリウム系半導体層である。エミッタ層２５０は、例えばｎ型ドーパント（Ｓｉ等）を含有しており、エミッタ層２５０のドナー濃度は、例えば１．０×１０１９ｃｍ−３である。エミッタ層２５０の厚さは、例えば３０ｎｍである。
【００８９】
エミッタキャップ層２６０は、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。エミッタキャップ層２６０のドナー濃度は、例えば１．０×１０１９ｃｍ−３である。エミッタキャップ層２６０の厚さは、例えば７０ｎｍである。
【００９０】
バイポーラトランジスタ２００の製造方法は、バッファ層２２０を介してコレクタ層２３０を支持基板２１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ベース層２４０をコレクタ層２３０上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いて、エミッタ層２５０をベース層２４０上にエピタキシャル成長させる工程と、を備える。このような製造方法により製造されるバイポーラトランジスタ２００によれば、ヘテロ電界効果トランジスタ１と同様に、ドレインリーク電流を低減することができる。
【実施例】
【００９１】
以下、本発明に関して実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
【００９２】
（比較例１）
まず、２インチ角の導電性の窒化ガリウム基板（ＧａＮ基板）を成長炉内に設置した後、１０３０℃、１００Ｔｏｒｒ、アンモニア及び水素雰囲気中で基板クリーニングを実施した。
【００９３】
次に、ｎ型ＧａＮ層（ドリフト層、厚さ：５μｍ、Ｓｉドープ量：１×１０１６ｃｍ−３）、ｐ型ＧａＮ層（電流ブロック層、厚さ：０．５μｍ、Ｍｇドープ量：５×１０１８ｃｍ−３）及びｎ＋型ＧａＮ層（コンタクト層、厚さ：０．２μｍ、Ｓｉドープ量：１×１０１８ｃｍ−３）から構成される積層体を以下のとおり窒化ガリウム基板上に形成した。なお、ドーパントの種類、ドーパントのドープ量、成膜時間等を除いて各半導体層の成長条件は同一とし、各半導体層を連続して成膜し積層体を形成した後に積層体を室温に降温させた。積層体形成後に熱処理（活性化アニール）は行わなかった。
【００９４】
まず、成長温度１０５０℃、成長圧力２００Ｔｏｒr、供給モル比（Ｖ／ＩＩＩ）＝１５００の条件でｎ型ＧａＮ層、ｐ型ＧａＮ層及びｎ＋型ＧａＮ層を窒化ガリウム基板上にこの順にＭＯＣＶＤ法により成膜して積層体を得た。ガリウム原料としてトリメチルガリウムを用い、窒素原料として高純度アンモニアを用い、キャリアガスとして純化水素を用いた。高純度アンモニアの純度は、９９．９９９％以上であり、純化水素の純度は９９．９９９９９５％以上であった。ｎ型ドーパントガスとして水素ベースのシランを用い、ｐ型ドーパントガスとしてビスシクロペンタジエニルマグネシウムを用いた。
【００９５】
（実施例１）
キャリアガスとして純化水素を用いてｎ型ＧａＮ層及びｐ型ＧａＮ層を窒化ガリウム基板上にこの順に成膜した後、キャリアガスとして窒素ガスを用いてｎ＋型ＧａＮ層をｐ型ＧａＮ層上に成膜したことを除き比較例１と同様にして積層体を得た。当該積層体におけるアクセプタ濃度に対する水素濃度の比は、０．７であった。
【００９６】
Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ＣＶ（ＥＣＶ）測定により、比較例１及び実施例１のそれぞれの積層体について、表面のｎ＋型ＧａＮ層からｐ型ＧａＮ層にかけてＫＯＨ溶液でエッチングしつつ電気容量測定を行い、深さ方向のドナー・アクセプタ濃度を測定した。図７にＥＣＶ測定の測定結果を示す。図７（ａ）は比較例１の測定結果であり、図７（ｂ）は実施例１の測定結果である。縦軸は、「アクセプタ濃度（Ｎａ）−ドナー濃度（Ｎｄ）」（ｃｍ−３）を示し、横軸は、積層体表面からの測定深さ（μｍ）を示す。縦軸において例えば「２．０Ｅ＋１８」とは、２．０×１０１８を表す。
【００９７】
比較例１の測定結果（図７（ａ））では、ｎ＋型ＧａＮ層の表面付近（図中左側）では２．０×１０１８ｃｍ−３程度のドナーが認められ、ｐ型ＧａＮ層との界面に近づくにつれてドナー濃度が低減する傾向が見られる。これはｐ型ＧａＮ層からｎ＋型ＧａＮ層にエピタキシャル成長が移行する際にｐ型ＧａＮ層からＭｇがｎ＋型ＧａＮ層へ拡散し、ｐｎ界面付近のＳｉを補償している状況を示していると推測される。
【００９８】
また、ｐ型ＧａＮ層では、熱処理を加えていない状態において一定量（１．５×１０１８ｃｍ−３程度）のアクセプタが認められる。これに対し、上記ＥＣＶ測定とは別に、比較例１と同様にして作製した積層体を窒素雰囲気中、及び、窒素に一定量（流量比１〜２０％）の酸素を添加した雰囲気中のそれぞれで７００℃において熱処理を行った後、上記と同様にＥＣＶ測定を行った。その結果、ｐ型ＧａＮ層のアクセプタ濃度は熱処理前と比較してほとんど変化していないことが確認された。このような現象は、ｐ型ＧａＮ層がｎ＋型ＧａＮ層にキャップされた状態であるため、熱処理を行ったものの、ｐ型ＧａＮ層中の水素原子がｎ＋型ＧａＮ層にブロックされて積層体の外部へ放出されなかったことによるものと推測される。
【００９９】
さらに、上記ＥＣＶ測定とは別に、ｎ型ＧａＮ層及びｐ型ＧａＮ層を窒化ガリウム基板上にこの順に成膜した後にｎ＋型ＧａＮ層を成膜しなかったことを除き比較例１と同様にして得られた積層体について上記と同様にＥＣＶ測定を行った。その結果、積層体の表面に露出したｐ型ＧａＮ層では、熱処理を加えていない状態においてアクセプタ濃度は２．０×１０１７ｃｍ−３程度であり、Ｍｇドープ量の１／１０以下であった。このような現象は、ｐ型ＧａＮ層中のＭｇのほとんどが水素原子によりパッシベーションされていることによるものと推測される。
【０１００】
また、表面にｐ型ＧａＮ層が露出した上記積層体に対して、窒素雰囲気中、及び、窒素に一定量（流量比１〜２０％）の酸素を添加した雰囲気中のそれぞれで７００℃において熱処理を行った後、上記と同様にＥＣＶ測定を行った。その結果、アクセプタ濃度は４．５×１０１８ｃｍ−３程度であり、Ｍｇドープ量と同等であった。このような現象は、熱処理によってｐ型ＧａＮ層中のＭｇが水素原子から解離して積層体外部に放出されたことによるものと推測される。
【０１０１】
実施例１の測定結果（図７（ｂ））では、ｎ＋型ＧａＮ層のドナーのプロファイルは比較例１と同様に振る舞っているが、ｐ型ＧａＮ層のアクセプタ濃度は４．０×１０１８ｃｍ−３程度であり、比較例１のアクセプタ濃度１．５×１０１８ｃｍ−３よりも高いことが確認された。このような現象は、実施例１の積層体では、水素濃度が低減されつつＭｇが水素原子から解離した状態でｐ型ＧａＮ層がｎ＋型ＧａＮ層にキャップされていると共に、その後の工程における降温時に水素原子がｐ型ＧａＮ層に取り込まれることが抑制されていることにより、ｐ型ＧａＮ層中のＭｇの活性度が高く維持されていることによるものと推測される。
【符号の説明】
【０１０２】
１…ヘテロ電界効果トランジスタ（窒化物半導体素子）、１０，１１０，２１０…支持基板（ＩＩＩ族窒化物基板）、２０ａ…ドリフト層、２０ｂ…電流ブロック層、２０ｃ…コンタクト層、２０ｄ…チャネル層、２０ｅ…キャリア供給層、２５…積層体、２７…開口部、２７ａ…側面、３０…ソース電極、４０…ドレイン電極、５０…絶縁膜、６０…ゲート電極、７０ａ…半導体層（第１窒化ガリウム系半導体層）、７０ｂ…半導体層（第２窒化ガリウム系半導体層）、７０ｃ…半導体層（第３窒化ガリウム系半導体層）、１００，２００…バイポーラトランジスタ（窒化物半導体素子）、１３０，２３０…コレクタ層（第１窒化ガリウム系半導体層）、１４０，２４０…ベース層（第２窒化ガリウム系半導体層）、１５０，２５０…エミッタ層（第３窒化ガリウム系半導体層）。
【技術分野】
【０００１】
本発明は、窒化物半導体素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、導電性基板上にｎ型ＧａＮドリフト層、ｐ型ＧａＮバリア層、ｎ型ＧａＮキャップ層が順に形成された縦型トランジスタ構造を有するヘテロ電界効果トランジスタ（ＨＦＥＴ）が開示されている。特許文献１に記載のトランジスタでは、ｎ型ＧａＮキャップ層からｐ型ＧａＮバリア層を介してｎ型ＧａＮドリフト層に至る開口部が形成されており、開口部の側面上に電子走行層と電子供給層とが順に積層されている。
【０００３】
特許文献１に記載のトランジスタは、ＭＯＣＶＤ法等により導電性基板上にｎ型ＧａＮドリフト層、ｐ型ＧａＮバリア層、ｎ型ＧａＮキャップ層を順に形成した後に、ｎ型ＧａＮキャップ層からｐ型ＧａＮバリア層を介してｎ型ＧａＮドリフト層に至る開口部を形成し、開口部の側面上に電子走行層と電子供給層とを順に積層することによって製造されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２８６９４２号公報
【非特許文献】
【０００５】
【非特許文献１】Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ., Ｖｏｌ．７２, Ｎｏ．１４, ６ Ａｐｒｉｌ １９９８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体層の形成に際しては、半導体結晶の分解を抑制するために用いられるアンモニア（ＮＨ３）ガスや、キャリアガスとして用いられる水素（Ｈ２）ガスのように、水素原子を含有するガスが成長炉内に導入されることがある。ｐ型半導体層が外部に露出した素子形成に際しては、ｐ型半導体層を高温下で形成した後の降温時にアンモニアガスや水素ガスが成長炉内に残存していると、アンモニアガスや水素ガスに由来する水素原子がｐ型半導体層に取り込まれ、当該水素原子がドーパント（例えばＭｇ）に結合（パッシベーション）してｐ型半導体層のアクセプタ濃度が不足することがある（例えば、上記非特許文献１参照）。これに対し、ｐ型半導体層を形成した後に窒素雰囲気等で活性化アニールを行うことにより、ｐ型半導体層中の水素原子がドーパントから解離すると共に素子外部に放出されるため、ドーパントを活性化させることができる。
【０００７】
特許文献１に記載のトランジスタのような窒化物半導体素子に対しては、ｐ型半導体層中のドーパントの活性度を向上させて、ｐｎ界面の電流ブロックを機能させてドレインリークを抑制することが求められており、半導体積層を形成した後に活性化アニールを行うことが考えられる。しかしながら、本発明者の知見によれば、特許文献１に記載のトランジスタに対して活性化アニールを行って水素原子をドーパントから解離させたとしても、ｐ型ＧａＮバリア層上にｎ型ＧａＮキャップ層が積層された状態でアニールが行われるため、ｎ型ＧａＮキャップ層が水素原子に対して障壁として働いてしまう。そのため、水素原子がｐ型ＧａＮバリア層から素子外部へ放出されることが阻害されてしまい、ドレインリークを抑制するためのｐ型ＧａＮバリア層を充分に機能させることが困難である。
【０００８】
このようにｐ型ＧａＮバリア層中のドーパントが充分に活性化されていない場合、ｎ型ＧａＮドリフト層及びｐ型ＧａＮバリア層の界面が充分に電気的に機能せず、ドレインリーク（電流リーク）が発生してしまいピンチオフ特性が低下することとなる。
【０００９】
本発明はこのような課題に鑑みてなされたものであり、ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために鋭意検討した結果、本発明者は以下の知見を見出した。すなわち、上記課題を解決する方法として、ｐ型半導体層に水素原子が混入することを抑制する観点から、ｐ型半導体層を形成する工程において、水素ガスとは異なる不活性ガス（例えば窒素ガス）をキャリアガスとして用いることが考えられる。しかしながら、ｐ型半導体層を形成する工程において窒素ガス等の不活性ガスを用いると、酸素等の補償不純物がｐ型半導体層へ混入してしまい易い。そして、混入した補償不純物によってｐ型半導体層中のドーパントが補償されると、ｐ型半導体層のアクセプタ濃度が低下してドレインリーク不良の発生が促進されることとなる。
【００１１】
一方、ｐ型半導体層を形成する工程において水素ガスをキャリアガスとして用いた場合には、補償不純物がｐ型半導体層へ混入することを充分に抑制することが可能であり、窒素ガス等の不活性ガスを用いた場合に比してドレインリーク電流を低減することができる。また、水素ガスは水素原子の供給源となり得るものの、ｐ型半導体層を高温下で形成することにより、ｐ型半導体層の水素濃度を低減しつつｐ型半導体層中のドーパントが水素原子と結合することを抑制することができる。したがって、水素ガスをキャリアガスとして用いてｐ型半導体層を高温下で形成することで、ｐ型半導体層に補償不純物が混入することを抑制した上で、ｐ型半導体層の水素濃度を低減しつつｐ型半導体層中のドーパントが水素原子と結合することを抑制することができる。
【００１２】
すなわち、本発明に係る窒化物半導体素子の製造方法は、第１窒化ガリウム系半導体層を自立ＩＩＩ族窒化物基板上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を第１窒化ガリウム系半導体層上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、第３窒化ガリウム系半導体層を第２窒化ガリウム系半導体層上にエピタキシャル成長させる工程と、を備える。
【００１３】
本発明では、水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を１０００℃以上でエピタキシャル成長させている。これにより、第２窒化ガリウム系半導体層に補償不純物が混入することを抑制した上で、第２窒化ガリウム系半導体層に混入する水素原子量を低減しつつ第２窒化ガリウム系半導体層中のドーパントが水素原子と結合することを抑制することができる。また、本発明では、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて第３窒化ガリウム系半導体層をエピタキシャル成長させている。これらのガスは水素原子の供給源となり難いため、これらのガスをキャリアガスとして用いることにより、第３窒化ガリウム系半導体層をエピタキシャル成長させる工程において水素原子が第２窒化ガリウム系半導体層に取り込まれることを抑制することができる。さらに、本発明では、第３窒化ガリウム系半導体層を第２窒化ガリウム系半導体層上にエピタキシャル成長させている。これにより、第２窒化ガリウム系半導体層が外部に露出することが抑制されるため、第２窒化ガリウム系半導体層に水素原子が取り込まれてドーパントが失活することを抑制することができる。以上のような本発明では、第２窒化ガリウム系半導体層のアクセプタ濃度が不足することが抑制されるため、第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層の界面が充分に電気的に機能する。したがって、窒化物半導体素子におけるドレインリーク電流を低減することができる。
【００１４】
第３窒化ガリウム系半導体層は、ｎ型半導体層であることが好ましい。この場合、水素原子が第３窒化ガリウム系半導体層を通過して第２窒化ガリウム系半導体層に至ることが更に抑制されるため、ドレインリーク電流を更に低減することができる。
【００１５】
第１窒化ガリウム系半導体層は、ｎ型半導体層であってもよい。この場合、第１窒化ガリウム系半導体層及び第２窒化ガリウム系半導体層の界面にｐｎ接合を形成することができる。
【００１６】
第２窒化ガリウム系半導体層は、マグネシウム及び亜鉛からなる群より選ばれる少なくとも一種の元素をドーパントとして含有していてもよい。この場合、第２窒化ガリウム系半導体層を効率的に形成することができる。また、マグネシウム及び亜鉛は、水素原子と結合して失活し易い傾向があるものの、本発明によれば、ドーパントとしてマグネシウム及び亜鉛を用いた場合であってもドレインリーク電流を低減することができる。
【００１７】
第２窒化ガリウム系半導体層におけるアクセプタ濃度に対する水素濃度の比は、０．８未満であることが好ましい。この場合、第２窒化ガリウム系半導体層中のドーパントが失活することが充分に抑制されるため、第２窒化ガリウム系半導体層が電気的に更に良好に機能することとなり、ドレインリーク電流を更に低減することができる。
【００１８】
第３窒化ガリウム系半導体層の厚さは、５０〜５００ｎｍであることが好ましい。この場合、第３窒化ガリウム系半導体層の表面の平坦性を維持しつつ、第３窒化ガリウム系半導体層を電気的に更に良好に機能させることができる。
【００１９】
第１〜第３窒化ガリウム系半導体層の材料の組み合わせは、第３窒化ガリウム系半導体層／第２窒化ガリウム系半導体層／第１窒化ガリウム系半導体層として記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮであることが好ましい。これらの組み合わせによれば、良好なｐｎ接合が提供され、ドレインリーク電流を更に低減することができる。
【００２０】
本発明に係る窒化物半導体素子の製造方法は、ドリフト層のための第１窒化ガリウム系半導体層、電流ブロック層のための第２窒化ガリウム系半導体層、及び、コンタクト層のための第３窒化ガリウム系半導体層に、第３窒化ガリウム系半導体層から第２窒化ガリウム系半導体層を介して第１窒化ガリウム系半導体層に至る開口部を形成して、ドリフト層、電流ブロック層及びコンタクト層並びに開口部を有する積層体を得る工程と、窒化ガリウム系半導体からなるチャネル層を開口部の側面上にエピタキシャル成長させる工程と、ＩＩＩ族窒化物半導体からなるキャリア供給層をチャネル層上にエピタキシャル成長させる工程と、絶縁膜をキャリア供給層上に形成する工程と、ゲート電極を絶縁膜上に形成し、ソース電極を積層体上に形成し、自立ＩＩＩ族窒化物基板又は積層体上にドレイン電極を形成する工程と、を更に備え、キャリア供給層のバンドギャップがチャネル層のバンドギャップよりも大きい態様であってもよい。
【００２１】
本発明に係る窒化物半導体素子の製造方法は、当該窒化物半導体素子が、コレクタ層、ベース層及びエミッタ層を備えるバイポーラトランジスタであり、コレクタ層が、第１窒化ガリウム系半導体層であり、ベース層が、インジウムを含有する第２窒化ガリウム系半導体層であり、エミッタ層が、第３窒化ガリウム系半導体層である態様であってもよい。
【発明の効果】
【００２２】
本発明によれば、ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することができる。特に、本発明によれば、ドーパントを活性化させるための熱処理を要することなくドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供することができる。また、本発明によれば、縦型構造を有する電力制御用トランジスタの製造方法を提供することもできる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。
【図２】本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【図３】本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【図４】本発明の一実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【図５】本発明の他の実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。
【図６】本発明の他の実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。
【図７】ＥＣＶ測定の測定結果を示す図面である。
【発明を実施するための形態】
【００２４】
以下、本発明の一実施形態に係る窒化物半導体素子の製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
【００２５】
図１は、本実施形態に係る製造方法によって製造される窒化物半導体素子を模式的に示す断面図である。図１に示すように、ヘテロ電界効果トランジスタ１は、縦型トランジスタ構造を有しており、支持基板１０、半導体領域２０、ソース電極３０、ドレイン電極４０、絶縁膜５０及びゲート電極６０を備えている。
【００２６】
支持基板１０は、導電性の自立ＩＩＩ族窒化物基板であり、ＧａＮ基板等の窒化ガリウム系半導体基板である。支持基板１０は、互いに対向する表面（主面）１０ａと裏面１０ｂとを有している。
【００２７】
半導体領域２０は、支持基板１０の表面１０ａ上に配置されている。半導体領域２０は、ドリフト層２０ａ、電流ブロック層２０ｂ、コンタクト層２０ｃ、チャネル層２０ｄ及びキャリア供給層２０ｅを有している。
【００２８】
ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃは、支持基板１０の表面１０ａ上に順に積層されて積層体（半導体積層）２５を形成しており、積層体２５の表面側には、コンタクト層２０ｃから電流ブロック層２０ｂを介してドリフト層２０ａに至る開口部２７が形成されている。開口部２７は、支持基板１０の表面１０ａに沿った所定方向に延びており、図１は、この所定方向と直交する方向の切断面を示している。
【００２９】
開口部２７は、側面２７ａ及び底面２７ｂを有している。側面２７ａは、ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃの側面から構成されており、底面２７ｂ側に向かって傾斜している。開口部２７の底面２７ｂは、ドリフト層２０ａから構成されており、側面２７ａに接続されている。
【００３０】
ドリフト層２０ａは、支持基板１０の表面１０ａの全面を覆うように表面１０ａ上に配置されている。ドリフト層２０ａの表面側には、開口部２７の底部を構成する凹部が形成されている。ドリフト層２０ａは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有するｎ型半導体層である。ドリフト層２０ａのドナー濃度は、例えば５×１０１５〜２×１０１６ｃｍ−３である。ドリフト層２０ａの厚さは、凹部が形成されていない領域において例えば３〜１２μｍである。
【００３１】
電流ブロック層（バリア層）２０ｂは、ドリフト層２０ａにおける凹部が形成されていない領域上に配置されており、ドリフト層２０ａに接している。電流ブロック層２０ｂは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、ＡｌＧａＮからなる場合には、電流ブロック層２０ｂからコンタクト層２０ｃあるいはチャネル層２０ｄへドーパントが拡散することを充分に抑制することができる。
【００３２】
電流ブロック層２０ｂは、マグネシウム（Ｍｇ）及び亜鉛（Ｚｎ）からなる群より選ばれる少なくとも一種の元素をｐ型ドーパントとして含有するｐ型半導体層である。電流ブロック層２０ｂ及びドリフト層２０ａの間には、例えばｐｎ接合２９ａが形成されている。電流ブロック層２０ｂのアクセプタ濃度は、ｐｎ接合２９ａが有効に機能し、ドレイン耐圧を保持する観点から、１×１０１７ｃｍ−３以上が好ましく、１×１０１８ｃｍ−３以上がより好ましい。電流ブロック層２０ｂのアクセプタ濃度は、電流ブロック層２０ｂからチャネル層２０ｄへのドーパント拡散によるオン抵抗の増加を抑制する観点から、５×１０１８ｃｍ−３以下が好ましい。
【００３３】
電流ブロック層２０ｂにおける水素濃度が高いと、水素原子がドーパントに結合してドーパントの活性度が低下し易くなる。そのため、電流ブロック層２０ｂにおけるアクセプタ濃度に対する水素濃度の比（水素濃度／アクセプタ濃度）は、ドーパントの活性度が低下することを更に抑制する観点から、０．８未満が好ましく、０．７以下がより好ましい。なお、水素濃度は、雰囲気ガスの種類や成長温度によって調整可能であり、二次イオン質量分析（ＳＩＭＳ）等により測定することができる。
【００３４】
電流ブロック層２０ｂの厚さは、ｐｎ接合２９ａが有効に機能し、ドレイン耐圧を保持する観点から、０．５μｍ以上が好ましい。電流ブロック層２０ｂの厚さは、電流ブロック層２０ｂの膜厚に比例してトランジスタのオン抵抗が増加する観点から、２μｍ以下が好ましく、１μｍ以下がより好ましい。
【００３５】
コンタクト層２０ｃは、電流ブロック層２０ｂ上に配置されており、電流ブロック層２０ｂに接している。コンタクト層２０ｃは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、バンドギャップが小さいＩｎＧａＮからなる場合には、電流ブロック層２０ｂ中の水素原子の拡散を促進させることができる。
【００３６】
コンタクト層２０ｃは、例えば、ｎ型ドーパント（Ｓｉ等）を含有するｎ型半導体層である。コンタクト層２０ｃ及び電流ブロック層２０ｂの間には、例えばｐｎ接合２９ｂが形成されている。コンタクト層２０ｃのドナー濃度は、ソース電極３０−チャネル層２０ｄ間の直列抵抗を低減させる観点から、１×１０１８ｃｍ−３以上が好ましい。コンタクト層２０ｃのドナー濃度は、ドナー過剰による補償型欠陥導入を抑制する観点から、１×１０１９ｃｍ−３以下が好ましく、５×１０１８ｃｍ−３以下がより好ましい。コンタクト層２０ｃがｎ型半導体層である場合には、酸素等の補償不純物が混入するとキャリア増加に寄与することとなり、このような補償不純物を含有するキャリアガスをコンタクト層２０ｃの形成に際して用いることができる。
【００３７】
コンタクト層２０ｃの厚さは、電流ブロック層２０ｂからコンタクト層２０ｃへドーパントが拡散する場合であってもコンタクト層２０ｃが電気的に充分に機能する観点から、０．０５μｍ以上が好ましく、０．２μｍ以上がより好ましい。コンタクト層２０ｃの厚さは、コンタクト層２０ｃの表面の平坦性を維持する観点から、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましい。
【００３８】
ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃの材料の組み合わせは、コンタクト層２０ｃ／電流ブロック層２０ｂ／ドリフト層２０ａとして記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮであることが好ましい。これらの組み合わせによれば、良好なｐｎ接合が提供され、ドレインリーク電流を更に低減することができる。
【００３９】
チャネル層２０ｄは、開口部２７の形状に沿って開口部２７の側面２７ａ及び底面２７ｂ上に配置されており、開口部２７に露出したドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃのそれぞれの側面に接している。また、チャネル層２０ｄは、コンタクト層２０ｃの主面における開口部２７近傍の領域を覆っている。チャネル層２０ｄは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなる窒化ガリウム系半導体層であり、例えばノンドープである。チャネル層２０ｄの厚さは、例えば５０〜２００ｎｍである。
【００４０】
キャリア供給層（バリア層）２０ｅは、開口部２７の形状に沿ってチャネル層２０ｄ上に配置されており、チャネル層２０ｄに接している。キャリア供給層２０ｅは、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等からなるＩＩＩ族窒化物半導体層であり、例えばノンドープである。キャリア供給層２０ｅの厚さは、例えば５〜３０ｎｍである。キャリア供給層２０ｅのバンドギャップは、キャリア供給層２０ｅとチャネル層２０ｄとの界面に井戸型ポテンシャルを形成し二次元電子ガスを閉じ込める機能の観点から、チャネル層２０ｄのバンドギャップよりも大きいことが好ましい。
【００４１】
チャネル層２０ｄ及びキャリア供給層２０ｅの材料の組み合わせは、チャネル層２０ｄ／キャリア供給層２０ｅとして記載したときに、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＡｌＮであることが好ましい。これらの組み合わせによれば、良好なキャリア生成及び良好なチャネル形成が提供される。
【００４２】
ソース電極３０は、コンタクト層２０ｃの主面におけるチャネル層２０ｄに覆われていない領域上に形成されており、ソース電極３０の側面は、チャネル層２０ｄ及びキャリア供給層２０ｅの端部に接している。ソース電極３０としては、例えばＴｉ／Ａｌを用いることができる。
【００４３】
ドレイン電極４０は、支持基板１０又は積層体２５上に配置される。本実施形態では、ドレイン電極４０は、支持基板１０の裏面１０ｂの全面を覆うように配置されている。ドレイン電極４０としては、例えばＴｉ／Ａｌを用いることができる。
【００４４】
絶縁膜５０は、開口部２７の形状に沿ってキャリア供給層２０ｅ上に配置されており、開口部２７の形状に沿った凹部を形成している。絶縁膜５０は、例えばシリコン酸化物膜であり、絶縁膜５０の厚さは、例えば１０ｎｍ程度である。絶縁膜５０を配置することにより、積層体２５に対するゲート電極６０の障壁を高めることができる。
【００４５】
ゲート電極６０は、絶縁膜５０によって形成された凹部内に配置されている。ゲート電極６０としては、例えばＮｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ又はＭｏ／Ａｕを用いることができる。
【００４６】
ヘテロ電界効果トランジスタ１は、キャリアが電子であるとき、ソース電極３０からのキャリアが二次元キャリアガスとしてチャネル層２０ｄ内を伝搬する。ヘテロ電界効果トランジスタ１のゲート電極６０の電圧が閾値を越えると、キャリアは、ゲート電極６０直下のチャネル層２０ｄを通過した後にドリフト層２０ａに到達し、支持基板１０の裏面１０ｂを介してドレイン電極４０に到達する。このようなキャリアの移動を可能とするため、ヘテロ電界効果トランジスタ１は縦型構造を有している。
【００４７】
次に、図２〜図４を参照しながら、本実施形態に係る窒化物半導体素子の製造方法について説明する。図２〜図４は、本実施形態に係る窒化物半導体素子の製造方法の工程を模式的に示す断面図である。
【００４８】
ヘテロ電界効果トランジスタ１の製造方法は、例えば、第１半導体層形成工程、第２半導体層形成工程、第３半導体層形成工程、開口部形成工程、再成長工程、絶縁膜形成工程及び電極形成工程をこの順に備えている。ヘテロ電界効果トランジスタ１の製造方法は、第３半導体層形成工程の後に、サンプルを例えば室温（２５℃）まで降温させる工程を備えていてもよく、例えば第３半導体層形成工程から開口部形成工程へ移行する際に、第３半導体層形成工程で用いた成長炉内からサンプルを取り出して降温させた後、開口部形成工程で使用するチャンバ内にサンプルを収容してもよい。
【００４９】
第１半導体層形成工程、第２半導体層形成工程、第３半導体層形成工程及び再成長工程では、例えばＭＯＣＶＤ法により半導体層をエピタキシャル成長させることができる。原料ガスとしては、例えば、トリメチルガリウム（ガリウム原料）、アンモニア（窒素原料）、トリメチルアルミニウム（アルミニウム原料）、トリメチルインジウム（インジウム原料）が挙げられる。ｎ型ドーパントガスとしては、例えばシランが挙げられる。ｐ型ドーパントガスとしては、例えばビスシクロペンタジエニルマグネシウムやジエチルジンクが挙げられる。
【００５０】
第１半導体層形成工程では、まず、図２に示すような成長炉８０ａ内に支持基板１０を配置する。第１半導体層形成工程では、支持基板１０上に半導体層をエピタキシャル成長させる前に、アンモニアガス（例えば流量１６ｓｌｍ（ｓｌｍ＝標準リットル／分））及び水素ガス（例えば流量４ｓｌｍ）を含む雰囲気で、支持基板１０に対して熱処理を行って支持基板１０の表面１０ａをクリーニングしてもよい。熱処理温度は、例えば１０００〜１１００℃である。炉内圧力は、例えば５０〜７６０Ｔｏｒｒ（１Ｔｏｒｒ＝１３３Ｐａ）である。熱処理時間は、例えば５分である。この熱処理により、支持基板１０の表面１０ａにおける水分や酸素等を水蒸気等として脱離させることができる。
【００５１】
次に、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、ドリフト層２０ａのための窒化ガリウム系半導体層として半導体層（第１窒化ガリウム系半導体層）７０ａを支持基板１０の表面１０ａ上に表面１０ａの法線方向にエピタキシャル成長させる。キャリアガスとしては、例えば水素ガスを用いる。
【００５２】
第２半導体層形成工程では、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、電流ブロック層２０ｂのための窒化ガリウム系半導体層として半導体層（第２窒化ガリウム系半導体層）７０ｂを半導体層７０ａ上に表面１０ａの法線方向にエピタキシャル成長させる。第２半導体層形成工程では、キャリアガスとして水素ガスを用いる。パラジウム透過膜を用いることにより、高純度な水素ガスを容易に成長炉８０ａ内に導入することができる。
【００５３】
第２半導体層形成工程における成長温度は、半導体層７０ｂの水素濃度を低減しつつ半導体層７０ｂ中のドーパントが水素原子と結合することを抑制する観点から、１０００℃以上であり、１０４０℃以上が好ましく、１０５０℃以上がより好ましい。成長温度の上限値は例えば１１００℃である。成長圧力は５０〜７６０Ｔｏｒｒが好ましく、２００〜７６０Ｔｏｒｒがより好ましい。供給モル比（Ｖ／ＩＩＩ）は（アンモニアの供給モル量）／（有機ガリウム原料の供給モル量）で例えば５００〜１００００が好ましい。
【００５４】
第３半導体層形成工程では、成長炉８０ａ内にキャリアガスと共に原料ガスを供給して、コンタクト層２０ｃのための窒化ガリウム系半導体層として半導体層（第３窒化ガリウム系半導体層）７０ｃを半導体層７０ｂ上に表面１０ａの法線方向にエピタキシャル成長させる。これにより、図２に示すように積層体９０ａが得られる。第３半導体層形成工程では、キャリアガスを第２半導体層形成工程の水素ガスから切り替えて、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスを用いる。
【００５５】
第３半導体層形成工程における成長温度は、１０００〜１１００℃が好ましく、１０５０〜１１００℃がより好ましい。本実施形態では、第２半導体層形成工程及び第３半導体層形成工程を連続して行うことが好ましい。また、第２半導体層形成工程及び第３半導体層形成工程の一連の過程において半導体層７０ｂが１０００℃以上に保持されていることが好ましく、この場合、電流ブロック層２０ｂにおいてドーパントが水素原子から解離した状態を維持することができる。成長圧力は５０〜７６０Ｔｏｒｒが好ましく、２００〜７６０Ｔｏｒｒがより好ましい。供給モル比（Ｖ／ＩＩＩ）は（アンモニアの供給モル量）／（有機ガリウム原料の供給モル量）で例えば５００〜１００００が好ましい。
【００５６】
本実施形態では、キャリアガスとして、第２半導体層形成工程において水素ガスを用い、第３半導体層形成工程において窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスを用いている。ここで、電流ブロック層２０ｂに水素原子が混入することを抑制する観点から、第２半導体層形成工程において、水素ガスに代えて窒素ガス等の不活性ガスを用いることが考えられる。しかしながら、第２半導体層形成工程において窒素ガス等の不活性ガスを用いると、酸素等の補償不純物が電流ブロック層２０ｂへ混入してしまい易い。そして、混入した補償不純物によって電流ブロック層２０ｂ中のドーパントが補償されると、電流ブロック層２０ｂのアクセプタ濃度が低下してドレインリーク不良の発生が促進されることとなる。
【００５７】
一方、第２半導体層形成工程において水素ガスをキャリアガスとして用いた場合には、補償不純物が電流ブロック層２０ｂへ混入することを充分に抑制することが可能であり、窒素ガス等の不活性ガスを用いた場合に比してドレインリーク電流を低減することができる。また、水素ガスは水素原子の供給源となり得るものの、電流ブロック層２０ｂを１０００℃以上の高温下で形成することにより、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。したがって、水素ガスをキャリアガスとして用いて電流ブロック層２０ｂを高温下で形成することで、電流ブロック層２０ｂに補償不純物が混入することを抑制した上で、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。
【００５８】
また、水素ガスを用いた場合には、窒素ガス等の不活性ガスを用いた場合に比して、原料を効率的に拡散させることができるため、成長速度・膜厚分布の均一性、ドーパントの面内均一性を更に向上させることもできる。
【００５９】
開口部形成工程では、積層体９０ａを成長炉８０ａから取り出した後、図３に示すようなエッチング装置のチャンバ８０ｂ内に積層体９０ａを配置する。次に、半導体層７０ａ、半導体層７０ｂ及び半導体層７０ｃから構成される積層体９０ａの表面側に、半導体層７０ｃから半導体層７０ｂを介して半導体層７０ａに至る開口部２７を形成して、ドリフト層２０ａ、電流ブロック層２０ｂ及びコンタクト層２０ｃ並びに開口部２７を有する積層体９０ｂを得る。
【００６０】
開口部形成工程では、例えば、半導体層７０ｃ上にスパッタ法により酸化シリコン膜を形成した後、酸化シリコン膜をパターニングして、開口部２７を形成する領域が露出するパターンを有するマスク層（図示せず）を形成する。次に、マスク層を介して反応性イオンエッチング等を行い、半導体層７０ｃ、半導体層７０ｂ及び半導体層７０ａの一部を順に除去して開口部２７を形成する。マスク層は、ウェットエッチングにより除去することができる。
【００６１】
再成長工程は、チャネル層形成工程と、キャリア供給層形成工程とを有している。再成長工程では、チャネル層形成工程においてコンタクト層２０ｃ上にチャネル層２０ｄをエピタキシャル成長させる前に、アンモニアガス（例えば流量１６ｓｌｍ）及び水素ガス（例えば流量４ｓｌｍ）を含む雰囲気で、積層体９０ｂに対して熱処理を行ってもよい。これにより、チャネル層２０ｄの下地となる積層体９０ｂの表面において原子の再配列が可能になる。熱処理温度は、例えば１０００〜１１００℃である。炉内圧力は、例えば５０〜７６０Ｔｏｒｒである。熱処理時間は、例えば５分である。
【００６２】
チャネル層形成工程では、まず、積層体９０ｂをチャンバ８０ｂから取り出した後、積層体９０ｂを成長炉８０ａ内に再び配置する。次に、図４に示すように、開口部２７の形状に沿って開口部２７の側面２７ａ及び底面２７ｂ並びにコンタクト層２０ｃの主面に接するようにチャネル層２０ｄを形成する。キャリアガスとしては例えば水素ガスを用いる。成長温度は例えば９５０〜１０５０℃であり、成長圧力は例えば５０〜７６０Ｔｏｒｒであり、供給モル比（Ｖ／ＩＩＩ）は例えば５００〜１００００である。
【００６３】
キャリア供給層形成工程では、開口部２７の形状に沿ってチャネル層２０ｄを覆うように、キャリア供給層２０ｅをチャネル層２０ｄ上に形成する。キャリアガスとしては例えば水素ガスを用いる。成長温度は例えば１０００〜１１５０℃であり、成長圧力は例えば５０〜２００Ｔｏｒｒであり、供給モル比（Ｖ／ＩＩＩ）は例えば５００〜１００００である。
【００６４】
絶縁膜形成工程では、開口部２７の形状に沿ってキャリア供給層２０ｅの全面を覆うように、絶縁膜５０をキャリア供給層２０ｅ上に形成する。これにより、開口部２７の形状に沿った凹部が絶縁膜５０によって形成される。
【００６５】
電極形成工程では、コンタクト層２０ｃの主面における外縁部上に位置するチャネル層２０ｄ及びキャリア供給層２０ｅを除去した後、当該外縁部上にソース電極３０を形成する。また、支持基板１０又は積層体２５上にドレイン電極４０を形成する。本実施形態では、支持基板１０の表面１０ａとは反対側の裏面１０ｂにドレイン電極４０を形成する。さらに、絶縁膜５０によって形成された凹部を満たすようにゲート電極６０を開口部２７の側面２７ａ及び底面２７ｂ上に形成する。
【００６６】
以上により、図１に示すようなヘテロ電界効果トランジスタ１が得られる。
【００６７】
本実施形態では、第２半導体層形成工程において、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂを１０００℃以上でエピタキシャル成長させている。これにより、電流ブロック層２０ｂに補償不純物が混入することを抑制した上で、電流ブロック層２０ｂの水素濃度を低減しつつ電流ブロック層２０ｂ中のドーパントが水素原子と結合することを抑制することができる。
【００６８】
また、本実施形態では、第３半導体層形成工程において、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いてコンタクト層２０ｃをエピタキシャル成長させている。これらのガスは水素原子の供給源となり難いため、これらのガスをキャリアガスとして用いることにより、第３半導体層形成工程において水素原子が電流ブロック層２０ｂに取り込まれることを抑制することができる。
【００６９】
ここで、ｐ型半導体層が外部に露出した素子形成の場合には、ｐ型半導体層を高温下で形成した後の降温時にアンモニアガスや水素ガスが成長炉内に残存していると、アンモニアガスや水素ガスに由来する水素原子がｐ型半導体層に取り込まれ、成長炉からのサンプル取り出し時等の室温下ではドーパントの多くが水素原子によって失活してしまう。一方、本実施形態では、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させている。これにより、ドーパントが水素原子と結合することを抑制しつつ形成された電流ブロック層２０ｂが外部に露出することが抑制されるため、電流ブロック層２０ｂに水素原子が取り込まれてドーパントが失活することを抑制することができる。
【００７０】
以上のような本実施形態では、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されるため、ドリフト層２０ａ及び電流ブロック層２０ｂのｐｎ接合２９ａが充分に電気的に機能する。したがって、ヘテロ電界効果トランジスタ１におけるドレインリーク電流を低減することができる。
【００７１】
また、従来、ｐ型半導体層がキャップ層に被覆されている場合には、活性化アニールを行って水素原子をドーパントから解離させたとしても、キャップ層が水素原子に対して障壁として働いてしまう。そのため、水素原子がｐ型半導体層から素子外部へ放出されることが阻害されてしまい、ドレインリークを抑制するための電流ブロック層２０ｂを充分に機能させることが困難である。特に、キャップ層がｎ型半導体層又はノンドープ半導体層である場合には、このような現象が顕著に確認される。このような現象は、熱処理が加えられた半導体（例えばＧａＮ）内において、フェルミ準位に依存して変化する最安定な配置位置間を水素原子がホッピングしながら拡散するところ、ｐ型半導体と比較してｎ型半導体又はノンドープ半導体では、水素原子があまり拡散しないことに起因していると考えられる。一方、本実施形態では、ドーパントが水素原子と結合することが抑制された状態で電流ブロック層２０ｂがコンタクト層２０ｃにキャップされているため、活性化アニール等の熱処理を要することなく電流ブロック層２０ｂ中のドーパントが失活することを抑制することができる。
【００７２】
また、本実施形態では、開口部２７の側面２７ａ上に形成されたチャネル層２０ｄ／キャリア供給層２０ｅの界面に、格子歪みに伴うピエゾ分極により二次元電子ガスが生じており、この二次元電子ガスがコンタクト層２０ｃからドリフト層２０ａに至るまでの電流を担っている。ここで、電流ブロック層２０ｂ中のドーパントが充分に活性化されていない場合には、チャネル層２０ｄ／キャリア供給層２０ｅの界面における二次元電子ガスが電流ブロック層２０ｂのポテンシャルの持ち上がりの不足で枯渇しないこととなる。これにより、トランジスタ動作においてドレインリーク不良が発生してしまい、ピンチオフ特性が低下することとなる。しかしながら、本実施形態では、電流ブロック層２０ｂのアクセプタ濃度が不足することが抑制されているため、ドレインリーク電流を低減することが可能であり、ピンチオフ特性の低下を抑制することができる。
【００７３】
また、電流ブロック層２０ｂ中のドーパントが失活している場合には、アクセプタ濃度を増加させる観点から、電流ブロック層２０ｂにおけるドーパントのドープ量を増やすことが考えられる。しかしながら、この場合、ドーパントが電流ブロック層２０ｂからチャネル層２０ｄ／キャリア供給層２０ｅの界面へ拡散し易くなり、当該界面における二次元電子ガスの存在量が低下し、トランジスタのオン動作時におけるオン抵抗が増加することとなる。一方、本実施形態では、電流ブロック層２０ｂ中のドーパントが失活することが抑制されているため、ドーパントのドープ量を可及的少量に留めることが可能である。したがって、本実施形態では、トランジスタのオン動作時において、オン抵抗の増加を抑制しつつドレインリーク電流を低減することができる。
【００７４】
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。例えば、窒化物半導体素子は上記のトランジスタに限られず、図５〜図６に示すようなｎｐｎ型バイポーラトランジスタであってもよい。
【００７５】
図５に示すバイポーラトランジスタ１００は、支持基板１１０、バッファ層１２０、コレクタ層（第１窒化ガリウム系半導体層）１３０、ベース層（第２窒化ガリウム系半導体層）１４０、エミッタ層（第３窒化ガリウム系半導体層）１５０、コレクタ電極１６０、ベース電極１７０及びエミッタ電極１８０を備えている。
【００７６】
支持基板１１０は、ＧａＮ基板等の自立ＩＩＩ族窒化物基板である。バッファ層１２０は、支持基板１１０の表面１１０ａ上に配置されている。バッファ層１２０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ型ＧａＮ層である。
【００７７】
コレクタ層１３０は、バッファ層１２０の主面上に配置されている。コレクタ層１３０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ型ＧａＮ層である。
【００７８】
ベース層１４０は、コレクタ層１３０の主面上に配置されている。ベース層１４０は、インジウムを含む窒化ガリウム系半導体層であり、Ｍｇ、Ｚｎ等のｐ型ドーパントを含有するｐ型半導体層である。ベース層１４０は、例えばｐ型ＩｎＧａＮ層である。
【００７９】
エミッタ層１５０は、ベース層１４０の主面上に配置されている。エミッタ層１５０は、Ｓｉ等のｎ型ドーパントを含有する窒化ガリウム系半導体層であり、例えばｎ＋型ＧａＮ層である。
【００８０】
コレクタ電極１６０は、支持基板１１０の裏面１１０ｂ上に配置されている。ベース電極１７０は、エミッタ層１５０から離隔してベース層１４０の主面上に配置されている。エミッタ電極１８０は、エミッタ層１５０の主面上に配置されている。
【００８１】
バイポーラトランジスタ１００の製造方法は、バッファ層１２０を介してコレクタ層１３０を支持基板１１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ベース層１４０をコレクタ層１３０上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いて、エミッタ層１５０をベース層１４０上にエピタキシャル成長させる工程と、を備える。このような製造方法により製造されるバイポーラトランジスタ１００によれば、ヘテロ電界効果トランジスタ１と同様に、ドレインリーク電流を低減することができる。
【００８２】
図６に示すバイポーラトランジスタ２００は、支持基板２１０の主面上にバッファ層２２０、コレクタ層（第１窒化ガリウム系半導体層）２３０、ベース層（第２窒化ガリウム系半導体層）２４０、エミッタ層（第３窒化ガリウム系半導体層）２５０及びエミッタキャップ層２６０がこの順に積層されて形成されている。
【００８３】
支持基板２１０は、ＧａＮ基板等の自立ＩＩＩ族窒化物基板である。バッファ層２２０は、ＧａＮ等からなる窒化ガリウム系半導体層である。バッファ層２２０の厚さは、例えば２．０μｍである。
【００８４】
コレクタ層２３０は、支持基板２１０の主面上にサブコレクタ層２３０ａ、コレクタ層２３０ｂ及びコレクタ層２３０ｃがこの順に積層されて形成されている。サブコレクタ層２３０ａは、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。サブコレクタ層２３０ａのドナー濃度は、例えば２．０×１０１８ｃｍ−３である。サブコレクタ層２３０ａの厚さは、例えば５００ｎｍである。
【００８５】
コレクタ層２３０ｂは、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。コレクタ層２３０ｂのドナー濃度は、例えば２．０×１０１７ｃｍ−３である。コレクタ層２３０ｂの厚さは、例えば２００ｎｍである。
【００８６】
コレクタ層２３０ｃは、インジウム組成が傾斜した組成傾斜層であり、例えば、コレクタ層２３０ｂ側のＧａＮからベース層２４０側のＩｎ０．０３Ｇａ０．９７Ｎにインジウム組成が傾斜する窒化ガリウム系半導体層である。コレクタ層２３０ｃは、例えばｎ型ドーパント（Ｓｉ等）を含有しており、コレクタ層２３０ｃのドナー濃度は、例えば２．０×１０１８ｃｍ−３である。コレクタ層２３０ｃの厚さは、例えば３０ｎｍである。
【００８７】
ベース層２４０は、インジウム組成が傾斜した組成傾斜層であり、例えば、コレクタ層２３０側のＩｎ０．０３Ｇａ０．９７Ｎからエミッタ層２５０側のＩｎ０．０６Ｇａ０．９４Ｎにインジウム組成が傾斜する窒化ガリウム系半導体層である。ベース層２４０は、ｐ型ドーパント（Ｍｇ、Ｚｎ等）を含有するｐ型半導体層であり、ベース層２４０のアクセプタ濃度は、例えば２．５×１０１８ｃｍ−３である。ベース層２４０の厚さは、例えば１００ｎｍである。
【００８８】
エミッタ層２５０は、インジウム組成が傾斜した組成傾斜層であり、例えば、ベース層２４０側のＩｎ０．０６Ｇａ０．９４Ｎからエミッタキャップ層２６０側のＧａＮにインジウム組成が傾斜する窒化ガリウム系半導体層である。エミッタ層２５０は、例えばｎ型ドーパント（Ｓｉ等）を含有しており、エミッタ層２５０のドナー濃度は、例えば１．０×１０１９ｃｍ−３である。エミッタ層２５０の厚さは、例えば３０ｎｍである。
【００８９】
エミッタキャップ層２６０は、ＧａＮ等からなる窒化ガリウム系半導体層であり、例えばｎ型ドーパント（Ｓｉ等）を含有する。エミッタキャップ層２６０のドナー濃度は、例えば１．０×１０１９ｃｍ−３である。エミッタキャップ層２６０の厚さは、例えば７０ｎｍである。
【００９０】
バイポーラトランジスタ２００の製造方法は、バッファ層２２０を介してコレクタ層２３０を支持基板２１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ベース層２４０をコレクタ層２３０上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種の不活性ガスをキャリアガスとして用いて、エミッタ層２５０をベース層２４０上にエピタキシャル成長させる工程と、を備える。このような製造方法により製造されるバイポーラトランジスタ２００によれば、ヘテロ電界効果トランジスタ１と同様に、ドレインリーク電流を低減することができる。
【実施例】
【００９１】
以下、本発明に関して実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
【００９２】
（比較例１）
まず、２インチ角の導電性の窒化ガリウム基板（ＧａＮ基板）を成長炉内に設置した後、１０３０℃、１００Ｔｏｒｒ、アンモニア及び水素雰囲気中で基板クリーニングを実施した。
【００９３】
次に、ｎ型ＧａＮ層（ドリフト層、厚さ：５μｍ、Ｓｉドープ量：１×１０１６ｃｍ−３）、ｐ型ＧａＮ層（電流ブロック層、厚さ：０．５μｍ、Ｍｇドープ量：５×１０１８ｃｍ−３）及びｎ＋型ＧａＮ層（コンタクト層、厚さ：０．２μｍ、Ｓｉドープ量：１×１０１８ｃｍ−３）から構成される積層体を以下のとおり窒化ガリウム基板上に形成した。なお、ドーパントの種類、ドーパントのドープ量、成膜時間等を除いて各半導体層の成長条件は同一とし、各半導体層を連続して成膜し積層体を形成した後に積層体を室温に降温させた。積層体形成後に熱処理（活性化アニール）は行わなかった。
【００９４】
まず、成長温度１０５０℃、成長圧力２００Ｔｏｒr、供給モル比（Ｖ／ＩＩＩ）＝１５００の条件でｎ型ＧａＮ層、ｐ型ＧａＮ層及びｎ＋型ＧａＮ層を窒化ガリウム基板上にこの順にＭＯＣＶＤ法により成膜して積層体を得た。ガリウム原料としてトリメチルガリウムを用い、窒素原料として高純度アンモニアを用い、キャリアガスとして純化水素を用いた。高純度アンモニアの純度は、９９．９９９％以上であり、純化水素の純度は９９．９９９９９５％以上であった。ｎ型ドーパントガスとして水素ベースのシランを用い、ｐ型ドーパントガスとしてビスシクロペンタジエニルマグネシウムを用いた。
【００９５】
（実施例１）
キャリアガスとして純化水素を用いてｎ型ＧａＮ層及びｐ型ＧａＮ層を窒化ガリウム基板上にこの順に成膜した後、キャリアガスとして窒素ガスを用いてｎ＋型ＧａＮ層をｐ型ＧａＮ層上に成膜したことを除き比較例１と同様にして積層体を得た。当該積層体におけるアクセプタ濃度に対する水素濃度の比は、０．７であった。
【００９６】
Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ＣＶ（ＥＣＶ）測定により、比較例１及び実施例１のそれぞれの積層体について、表面のｎ＋型ＧａＮ層からｐ型ＧａＮ層にかけてＫＯＨ溶液でエッチングしつつ電気容量測定を行い、深さ方向のドナー・アクセプタ濃度を測定した。図７にＥＣＶ測定の測定結果を示す。図７（ａ）は比較例１の測定結果であり、図７（ｂ）は実施例１の測定結果である。縦軸は、「アクセプタ濃度（Ｎａ）−ドナー濃度（Ｎｄ）」（ｃｍ−３）を示し、横軸は、積層体表面からの測定深さ（μｍ）を示す。縦軸において例えば「２．０Ｅ＋１８」とは、２．０×１０１８を表す。
【００９７】
比較例１の測定結果（図７（ａ））では、ｎ＋型ＧａＮ層の表面付近（図中左側）では２．０×１０１８ｃｍ−３程度のドナーが認められ、ｐ型ＧａＮ層との界面に近づくにつれてドナー濃度が低減する傾向が見られる。これはｐ型ＧａＮ層からｎ＋型ＧａＮ層にエピタキシャル成長が移行する際にｐ型ＧａＮ層からＭｇがｎ＋型ＧａＮ層へ拡散し、ｐｎ界面付近のＳｉを補償している状況を示していると推測される。
【００９８】
また、ｐ型ＧａＮ層では、熱処理を加えていない状態において一定量（１．５×１０１８ｃｍ−３程度）のアクセプタが認められる。これに対し、上記ＥＣＶ測定とは別に、比較例１と同様にして作製した積層体を窒素雰囲気中、及び、窒素に一定量（流量比１〜２０％）の酸素を添加した雰囲気中のそれぞれで７００℃において熱処理を行った後、上記と同様にＥＣＶ測定を行った。その結果、ｐ型ＧａＮ層のアクセプタ濃度は熱処理前と比較してほとんど変化していないことが確認された。このような現象は、ｐ型ＧａＮ層がｎ＋型ＧａＮ層にキャップされた状態であるため、熱処理を行ったものの、ｐ型ＧａＮ層中の水素原子がｎ＋型ＧａＮ層にブロックされて積層体の外部へ放出されなかったことによるものと推測される。
【００９９】
さらに、上記ＥＣＶ測定とは別に、ｎ型ＧａＮ層及びｐ型ＧａＮ層を窒化ガリウム基板上にこの順に成膜した後にｎ＋型ＧａＮ層を成膜しなかったことを除き比較例１と同様にして得られた積層体について上記と同様にＥＣＶ測定を行った。その結果、積層体の表面に露出したｐ型ＧａＮ層では、熱処理を加えていない状態においてアクセプタ濃度は２．０×１０１７ｃｍ−３程度であり、Ｍｇドープ量の１／１０以下であった。このような現象は、ｐ型ＧａＮ層中のＭｇのほとんどが水素原子によりパッシベーションされていることによるものと推測される。
【０１００】
また、表面にｐ型ＧａＮ層が露出した上記積層体に対して、窒素雰囲気中、及び、窒素に一定量（流量比１〜２０％）の酸素を添加した雰囲気中のそれぞれで７００℃において熱処理を行った後、上記と同様にＥＣＶ測定を行った。その結果、アクセプタ濃度は４．５×１０１８ｃｍ−３程度であり、Ｍｇドープ量と同等であった。このような現象は、熱処理によってｐ型ＧａＮ層中のＭｇが水素原子から解離して積層体外部に放出されたことによるものと推測される。
【０１０１】
実施例１の測定結果（図７（ｂ））では、ｎ＋型ＧａＮ層のドナーのプロファイルは比較例１と同様に振る舞っているが、ｐ型ＧａＮ層のアクセプタ濃度は４．０×１０１８ｃｍ−３程度であり、比較例１のアクセプタ濃度１．５×１０１８ｃｍ−３よりも高いことが確認された。このような現象は、実施例１の積層体では、水素濃度が低減されつつＭｇが水素原子から解離した状態でｐ型ＧａＮ層がｎ＋型ＧａＮ層にキャップされていると共に、その後の工程における降温時に水素原子がｐ型ＧａＮ層に取り込まれることが抑制されていることにより、ｐ型ＧａＮ層中のＭｇの活性度が高く維持されていることによるものと推測される。
【符号の説明】
【０１０２】
１…ヘテロ電界効果トランジスタ（窒化物半導体素子）、１０，１１０，２１０…支持基板（ＩＩＩ族窒化物基板）、２０ａ…ドリフト層、２０ｂ…電流ブロック層、２０ｃ…コンタクト層、２０ｄ…チャネル層、２０ｅ…キャリア供給層、２５…積層体、２７…開口部、２７ａ…側面、３０…ソース電極、４０…ドレイン電極、５０…絶縁膜、６０…ゲート電極、７０ａ…半導体層（第１窒化ガリウム系半導体層）、７０ｂ…半導体層（第２窒化ガリウム系半導体層）、７０ｃ…半導体層（第３窒化ガリウム系半導体層）、１００，２００…バイポーラトランジスタ（窒化物半導体素子）、１３０，２３０…コレクタ層（第１窒化ガリウム系半導体層）、１４０，２４０…ベース層（第２窒化ガリウム系半導体層）、１５０，２５０…エミッタ層（第３窒化ガリウム系半導体層）。
【特許請求の範囲】
【請求項１】
第１窒化ガリウム系半導体層を自立ＩＩＩ族窒化物基板上にエピタキシャル成長させる工程と、
水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を前記第１窒化ガリウム系半導体層上に１０００℃以上でエピタキシャル成長させる工程と、
窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、第３窒化ガリウム系半導体層を前記第２窒化ガリウム系半導体層上にエピタキシャル成長させる工程と、を備える、窒化物半導体素子の製造方法。
【請求項２】
前記第３窒化ガリウム系半導体層がｎ型半導体層である、請求項１に記載の窒化物半導体素子の製造方法。
【請求項３】
前記第１窒化ガリウム系半導体層がｎ型半導体層である、請求項１又は２に記載の窒化物半導体素子の製造方法。
【請求項４】
前記第２窒化ガリウム系半導体層が、マグネシウム及び亜鉛からなる群より選ばれる少なくとも一種の元素をドーパントとして含有する、請求項１〜３のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項５】
前記第２窒化ガリウム系半導体層におけるアクセプタ濃度に対する水素濃度の比が０．８未満である、請求項１〜４のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項６】
前記第３窒化ガリウム系半導体層の厚さが５０〜５００ｎｍである、請求項１〜５のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項７】
前記第１〜第３窒化ガリウム系半導体層の材料の組み合わせが、前記第３窒化ガリウム系半導体層／前記第２窒化ガリウム系半導体層／前記第１窒化ガリウム系半導体層として記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮである、請求項１〜６のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項８】
ドリフト層のための前記第１窒化ガリウム系半導体層、電流ブロック層のための前記第２窒化ガリウム系半導体層、及び、コンタクト層のための前記第３窒化ガリウム系半導体層に、前記第３窒化ガリウム系半導体層から前記第２窒化ガリウム系半導体層を介して前記第１窒化ガリウム系半導体層に至る開口部を形成して、前記ドリフト層、前記電流ブロック層及び前記コンタクト層並びに前記開口部を有する積層体を得る工程と、
窒化ガリウム系半導体からなるチャネル層を前記開口部の側面上にエピタキシャル成長させる工程と、
ＩＩＩ族窒化物半導体からなるキャリア供給層を前記チャネル層上にエピタキシャル成長させる工程と、
絶縁膜を前記キャリア供給層上に形成する工程と、
ゲート電極を前記絶縁膜上に形成し、ソース電極を前記積層体上に形成し、前記自立ＩＩＩ族窒化物基板又は前記積層体上にドレイン電極を形成する工程と、を更に備え、
前記キャリア供給層のバンドギャップが前記チャネル層のバンドギャップよりも大きい、請求項１〜７のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項９】
当該窒化物半導体素子が、コレクタ層、ベース層及びエミッタ層を備えるバイポーラトランジスタであり、
前記コレクタ層が、前記第１窒化ガリウム系半導体層であり、
前記ベース層が、インジウムを含有する前記第２窒化ガリウム系半導体層であり、
前記エミッタ層が、前記第３窒化ガリウム系半導体層である、請求項１〜６のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項１】
第１窒化ガリウム系半導体層を自立ＩＩＩ族窒化物基板上にエピタキシャル成長させる工程と、
水素ガスをキャリアガスとして用いて、ｐ型半導体層である第２窒化ガリウム系半導体層を前記第１窒化ガリウム系半導体層上に１０００℃以上でエピタキシャル成長させる工程と、
窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、第３窒化ガリウム系半導体層を前記第２窒化ガリウム系半導体層上にエピタキシャル成長させる工程と、を備える、窒化物半導体素子の製造方法。
【請求項２】
前記第３窒化ガリウム系半導体層がｎ型半導体層である、請求項１に記載の窒化物半導体素子の製造方法。
【請求項３】
前記第１窒化ガリウム系半導体層がｎ型半導体層である、請求項１又は２に記載の窒化物半導体素子の製造方法。
【請求項４】
前記第２窒化ガリウム系半導体層が、マグネシウム及び亜鉛からなる群より選ばれる少なくとも一種の元素をドーパントとして含有する、請求項１〜３のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項５】
前記第２窒化ガリウム系半導体層におけるアクセプタ濃度に対する水素濃度の比が０．８未満である、請求項１〜４のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項６】
前記第３窒化ガリウム系半導体層の厚さが５０〜５００ｎｍである、請求項１〜５のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項７】
前記第１〜第３窒化ガリウム系半導体層の材料の組み合わせが、前記第３窒化ガリウム系半導体層／前記第２窒化ガリウム系半導体層／前記第１窒化ガリウム系半導体層として記載したときに、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ、ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ、ｎ＋型ＩｎＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ又はｎ＋型ＩｎＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮである、請求項１〜６のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項８】
ドリフト層のための前記第１窒化ガリウム系半導体層、電流ブロック層のための前記第２窒化ガリウム系半導体層、及び、コンタクト層のための前記第３窒化ガリウム系半導体層に、前記第３窒化ガリウム系半導体層から前記第２窒化ガリウム系半導体層を介して前記第１窒化ガリウム系半導体層に至る開口部を形成して、前記ドリフト層、前記電流ブロック層及び前記コンタクト層並びに前記開口部を有する積層体を得る工程と、
窒化ガリウム系半導体からなるチャネル層を前記開口部の側面上にエピタキシャル成長させる工程と、
ＩＩＩ族窒化物半導体からなるキャリア供給層を前記チャネル層上にエピタキシャル成長させる工程と、
絶縁膜を前記キャリア供給層上に形成する工程と、
ゲート電極を前記絶縁膜上に形成し、ソース電極を前記積層体上に形成し、前記自立ＩＩＩ族窒化物基板又は前記積層体上にドレイン電極を形成する工程と、を更に備え、
前記キャリア供給層のバンドギャップが前記チャネル層のバンドギャップよりも大きい、請求項１〜７のいずれか一項に記載の窒化物半導体素子の製造方法。
【請求項９】
当該窒化物半導体素子が、コレクタ層、ベース層及びエミッタ層を備えるバイポーラトランジスタであり、
前記コレクタ層が、前記第１窒化ガリウム系半導体層であり、
前記ベース層が、インジウムを含有する前記第２窒化ガリウム系半導体層であり、
前記エミッタ層が、前記第３窒化ガリウム系半導体層である、請求項１〜６のいずれか一項に記載の窒化物半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１５６２５３（Ｐ２０１２−１５６２５３Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１３２１０（Ｐ２０１１−１３２１０）
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]