【課題】 コラプス現象を効果的に抑制することを可能にしたスイッチング素子を提供する。
【解決手段】 スイッチング素子１ａは、電子走行層１２と、電子走行層１２の上面に形成されてバンドギャップが電子走行層１２より大きく電子走行層１２とヘテロ接合する電子供給層１３と、電子供給層１３の上面に形成されてバンドギャップが電子供給層１３より小さい再結合層１７と、少なくとも一部が電子走行層１２の上面に形成されるソース電極１４及びドレイン電極１５と、少なくとも一部が電子供給層１３の上面に形成されて前ソース電極１４及びドレイン電極１５の間に配置されるゲート電極１６と、を備える。スイッチング素子１ａがオフ状態のとき、再結合層１７で電子及び正孔が再結合する。 （もっと読む）

【課題】定電流動作が可能な窒化物半導体装置を提供する。
【解決手段】窒化物半導体を含む半導体層３０と、ソース電極４０と、ドレイ電極５０と、第１ゲート電極１０と、第２ゲート電極２０と、を備えた窒化物半導体装置１１１が提供される。ソース電極４０とドレイン電極５０は、主面上に設けられ、半導体層とオーミック性接触を形成し、互いに離間する。第１ゲート電極１０は、主面上においてソース電極４０とドレイン電極５０との間に設けられる。第２ゲート電極２０は、主面上においてソース電極４０と第１ゲート電極１０との間に設けられる。ソース電極４０と第１ゲート電極１０との間の電位差が０ボルトのときに、半導体層３０のうちの第１ゲート電極に対向する部分は導通する。第１ゲート電極１０は、第２ゲート電極２０に印加される電圧に応じた定電流をスイッチングする。 （もっと読む）

【課題】不純物のメモリー効果を低減できる高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハを提供する。
【解決手段】本発明に係る高電子移動度トランジスタ用エピタキシャルウェハの製造方法は、Ａｌ_ｘＧａ_１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層２０とを備えた高電子移動度トランジスタ用エピタキシャルウェハの製造方法であって、６００℃以上７５０℃以下の成長温度、２０以上２００以下のＶ／ＩＩＩ比の成長条件下で、バッファ層の酸素濃度を２．０Ｅ１６ｃｍ^−３以下に制御してバッファ層を単結晶基板上に形成するバッファ層形成工程と、３５０℃以上５００℃以下の成長温度で、コンタクト層２０の表面の表面粗さＲａを０．５ｎｍ以上５．０ｎｍ以下の範囲に制御してコンタクト層２０を形成するコンタクト層形成工程とを備える。 （もっと読む）

【課題】特性が均一であって、歩留りの高い半導体装置の製造方法を提供する。
【解決手段】第１の半導体層１２及び第２の半導体層１３が順次形成されている半導体層の表面にレジストパターンを形成する工程と、前記レジストパターンの開口領域における前記第２の半導体層の一部または全部をドライエッチングにより除去しゲートリセス２２を形成する工程と、前記レジストパターンを除去した後、ゲートリセスの底面及び側面に付着しているドライエッチング残渣２３を除去する工程と、前記ドライエッチング残渣を除去した後、前記ゲートリセスの底面、側面及び前記半導体層上に絶縁膜３１を形成する工程と、前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、前記半導体層上にソース電極及びドレイン電極を形成する工程と、を有する。 （もっと読む）

【課題】通常の極性面上（すなわちｃ軸方向）に形成するエンハンスメント型の窒化物半導体電界効果トランジスタとして、高い密度のドレイン電流を実現することが可能にする。
【解決手段】窒化物半導体からなるチャネル層半導体６の上方の極性面方向に、チャネル層半導体６よりもバンドギャップの大きい窒化物半導体からなる障壁層半導体５が積層され、ゲート電極２の下方に存在する素子領域のうち少なくとも一部の素子領域を覆う第１領域２１内に存在する障壁層半導体５の層厚が、第１領域２１以外の素子領域を覆う第２領域２２内に存在する障壁層半導体５の層厚よりも薄く形成されるか、または、第１領域２１内には障壁層半導体５が存在しない状態で形成されるとともに、第２領域２２内に存在する障壁層半導体５中に、障壁層半導体５よりもバンドギャップが小さい単一層の量子井戸７または多重層の多重量子井戸を挿入した量子井戸構造が形成される構造にする。 （もっと読む）

【課題】エンハンスメントモードトランジスタデバイスと、デプレッションモードトランジスタデバイスにおいて、エッチングストッパ層の選択エッチング性を改善し歩留り向上を図る。
【解決手段】チャネル層２０の上に、エンハンスメントモードトランジスタデバイスの、ＩｎＧａＰエッチストップ／ショットキーコンタクト層が配置され、その上に、ＩｎＧａＰとは異なる第１の層２６が配置され、第１の層の上に、デプレッションモードトランジスタデバイスエッチストップ層２８が配置され、エッチストップ層の上に第２の層３０が配置される。デプレッションモードトランジスタデバイスは、第２の層及びエッチストップ層を貫通し第１の層で終止するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、第２の層、デプレッションモードトランジスタデバイスエッチストップ層、第１の層を貫通しＩｎＧａＰ層で終止するゲートリセスを有する。 （もっと読む）

【課題】基板面内のコンタクト抵抗を低く抑えることを可能とした化合物半導体エピタキシャルウェハの製造方法と、トランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板１上に有機金属原料化学気相成長法で化合物半導体層を形成する気相エピタキシャル成長装置１０によってｎ型不純物がドーピングされたｎ型コンタクト層を成長させる際に、原料ガスが供給される上流側に設けられた第１ヒータ１６のヒータ温度を５００℃以上とし、第１ヒータ１６より下流側に設けられた他のヒータ１７，１８のヒータ温度を第１ヒータ１６のヒータ温度よりも低く、かつ、３５０℃以上５００℃以下に調整する。 （もっと読む）

【課題】コンタクト層に不純物として供給するＴｅ、Ｓｅのメモリーの影響を小さくしつつ、コンタクト抵抗を低減し、かつ、特性変動や信頼性低下を抑制しつつ、電子供給層の不純物濃度を高め、オン抵抗を低減したＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを提供する。
【解決手段】単結晶基板１１上に、ＧａＡｓ層、ＡｌＧａＡｓ層からなるバッファ層１２ａ，１２ｂ、ｎ型不純物を含有するＡｌＧａＡｓ層１３，１７又はＩｎＧａＰ層若しくはＳｉプレナードープ層からなる電子供給層、Ｉｎ_xＧａ_(1-x)Ａｓ層からなるチャネル層１５、アンドープ又は低濃度ｎ型不純物を含有するＡｌＧａＡｓ層からなるショットキー層１８、ｎ型不純物を含有するＩｎ_xＧａ_(1-x)Ａｓ層からなるコンタクト層２０ａ、２０ｂを積層したＨＥＭＴ構造を有し、チャネル層のｘを０．３≦ｘ≦０．３５とし、コンタクト層のｘを０．５５≦ｘ≦０．６０としたものである。 （もっと読む）

【課題】信頼性を向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、窒化物半導体層１１の表面に、パワー密度が０．２〜０．３Ｗ／ｃｍ^２である酸素プラズマ処理を行う工程を有する半導体装置の製造方法である。本発明によれば、酸素プラズマ処理によって、窒化物半導体層１１に導電層２６が形成されることにより、イオンマイグレーション現象が抑制される。このため、半導体装置の信頼性が向上する。 （もっと読む）

【課題】クラックを低減した窒化物半導体電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１０１の上に形成された半導体層積層体と、半導体層積層体の上に形成されたソース電極１０７及びドレイン電極１０８と、ソース電極とドレイン電極との間に形成されたゲート電極１０９とを備えている。半導体層積層体は、第１の凹部１０２ａを有する第１の窒化物半導体層１０２と、第１の凹部の底面上に形成された第２の窒化物半導体層１０５と、第１の凹部を除く領域の上及び第１の凹部の側面上に形成された第３の窒化物半導体層１０６とを有している。バンドギャップエネルギーの平均値が、第２の窒化物半導体層は第１の窒化物半導体層よりも大きく、第３の窒化物半導体層は第１の窒化物半導体層よりも大きく且つ第２の窒化物半導体層よりも小さい。 （もっと読む）

【課題】チャネル層半導体として用いるInN系半導体において、高濃度の残留背景電子が存在していても、ピンチオフ特性が得られ、InN系半導体の優れた電子輸送特性（高い電子移動度および高い飽和電子速度）が活用可能となる、窒化物半導体を用いた導体装置およびその作製法を提供すること。
【解決手段】ソース電極１にオーミック接触する障壁層半導体とオーミック領域チャネル層半導体とから形成されるソース側へテロ接合構造、および、ドレイン電極３にオーミック接触する障壁層半導体とオーミック領域チャネル層半導体とから形成されるドレイン側へテロ接合構造が形成され、それぞれのへテロ接合構造が、InN系チャネル層半導体(#)と接し、それぞれのへテロ接合構造において、ヘテロ接合界面近傍のみに伝導電子が局在し、ヘテロ接合界面の垂直方向位置が、InN系チャネル層半導体(#)の層内位置に存在することを特徴とする半導体装置を構成する。 （もっと読む）

【課題】 ＨＥＭＴにおいて、２次元電子ガス層の電気抵抗の増加が抑制された正孔排出用電極を提供すること。
【解決手段】 ＨＥＭＴ１０は、ゲート電極３４とドレイン電極３２の間のヘテロ接合層２７に接触する正孔選択通過膜４３と、その正孔選択通過膜４３に接触する正孔排出用電極４６を備えている。正孔選択通過膜４３は、へテロ接合層２７に接触する第１部分領域４２と正孔排出用電極４６に接触する第２部分領域４４を有している。第２部分領域４２のｐ型不純物の濃度は、第１部分領域４４のｐ型不純物濃度よりも濃い。 （もっと読む）

III-V族半導体装置における導電性の改善について示した。第1の改良は、チャネル層とは幅の異なるバリア層を有することである。第2の改良は、金属／Si、Ge、またはシリコン-ゲルマニウム／III-Vスタックの熱処理により、Siおよび／またはゲルマニウムドープIII-V層に、金属-シリコン、金属-ゲルマニウム、または金属-シリコンゲルマニウム層を形成することである。次に、金属層が除去され、金属-シリコン、金属-ゲルマニウム、または金属シリコンゲルマニウム層上に、ソース／ドレイン電極が形成される。第3の改良は、III-Vチャネル層上に、IV族元素および／またはVI族元素の層を形成し、熱処理し、III-Vチャネル層に、IV族および／またはVI族化学種をドープすることである。第4の改良は、III-V装置のアクセス領域に形成された、パッシベーション層および／またはダイポール層である。
（もっと読む）

【課題】所望のリセスエッチング深さを安定して得ることができるヘテロ接合電界効果型トランジスタの製造方法およびヘテロ接合電界効果型トランジスタを提供する。
【解決手段】基板の一部の表面上に成長抑制層１５を備えたヘテロ接合電界効果型トランジスタ用基板、そのヘテロ接合電界効果型トランジスタ用基板上にＩＩＩ族窒化物半導体層１４を、厚みＴ１がリセスエッチング深さと同じになるように設定する。次にプラズマエッチングにより、フォトレジストマスク２７の開口部より露出しているＩＩＩ族窒化物半導体層１４の１部を、成長抑制層の成分を検出するまで、エッチングする。これにより、所望のリセスエッチング深さを安定して得ることができる。 （もっと読む）

【課題】ゲートリセス構造を採用してノーマリーオフ動作を可能とするも、バラツキの小さい安定した閾値を有し、十分な高耐圧を実現する信頼性の高い化合物半導体装置を実現する。
【解決手段】電子走行層３と電子供給層４との間にｉ−ＡｌＮからなる中間層５を形成し、キャップ構造７上のゲート電極の形成予定部位に中間層５をエッチングストッパとして用いて開口１１ａを形成した後、中間層５の開口１１ａに位置整合する部位に熱リン酸を用いたウェットエッチングにより開口１１ｂを形成して、開口１１ａ，１１ｂからなる開口１１をゲート絶縁膜１２を介して下部が埋め込み、上部がキャップ構造７上方に突出するゲート電極１３を形成する。 （もっと読む）

【課題】オン抵抗を大幅に低減し、十分な高電圧動作且つ高出力を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】ソース電極１２及びドレイン電極１３の下方の凹部７，８を充填し、電子供給層４の上方を覆う、Ｓｉを含むｎ−ＧａＮ層９が形成されており、ｎ−ＧａＮ層９は、ソース電極１２の下方及びドレイン電極１３下方に含まれるＳｉの方が、ゲート電極１５の近傍に含まれるＳｉよりも濃度が大きくなるように、Ｓｉ添加量を漸減させながら成長形成される。 （もっと読む）

【課題】閾値電圧（Ｖ_th）のばらつきの発生を抑制した、ゲートリセスの形成方法、ノーマリオフ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴを提供する。
【解決手段】光電気化学エッチングにより、バンドギャップエネルギーが、ゲート開口部１９から層方向に変化する半導体層の表面から前記半導体層内の所定の半導体層のバンドギャップエネルギーに相当するエネルギーを有するＵＶ光を照射しながら、ＳｉＮ表面保護層１７の前記ゲート開口部から前記半導体層内の所定のバンドギャップエネルギーの半導体層をエッチングすることを特徴とするゲートリセス２０の形成方法。 （もっと読む）

【課題】高耐圧で、高い動作電圧を有する電界効果トランジスタ及びその製造方法を提供する。
【解決手段】半絶縁性基板上に積層されたアンドープＡｌＮ６２層と、該アンドープＡｌＮ層上に積層されたＳｉドープｎ型ＡｌＮ層６３と、該Ｓｉドープｎ型ＡｌＮ層上に、高濃度Ｓｉドープｎ型ＡｌＮ層６４ａ，６４ｂを介して形成されたドレイン電極６５およびソース電極６７と、前記Ｓｉドープｎ型ＡｌＮ層６３上に形成されたゲート電極６６とを備え、前記Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１９ｃｍ^−３以上である。前記ゲート電極の材料は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれる。 （もっと読む）

【課題】高いしきい値電圧と大きい動作電流とを両立した電界効果トランジスタを提供すること。
【解決手段】基板と、前記基板上に形成され、窒化物系化合物半導体からなり、チャネル層を含む半導体層と、前記チャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層上において前記ゲート電極を挟むように配置されたソース電極およびドレイン電極と、を備え、前記チャネル層の表面の、少なくとも前記ゲート電極直下の領域が、窒素極性の表面を含む。 （もっと読む）

【課題】低抵抗・高耐圧で電流コラプス現象の影響の小さいＧａＮ系電界効果トランジスタおよびその製造方法を提供する。
【解決手段】ＧａＮ系電界効果トランジスタ（ＭＯＳＦＥＴ）１００は、基板１０１上に、ｐ−ＧａＮからなるチャネル層１０４、電子供給層１０６、電子供給層よりもバンドギャップエネルギーが小さい表面層１０７を順次積層し、電子供給層および表面層の一部をチャネル層に到る深さまで除去してリセス部１０８を形成したものである。表面層上には、リセス部を挟んでソース電極１０９およびドレイン電極１１０が形成され、表面層上およびチャネル層表面を含むリセス部内表面上にゲート絶縁膜１１１が形成され、さらにリセス部においてゲート絶縁膜上にはゲート電極１１２が形成されている。 （もっと読む）