【課題】性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、半導体層１２、絶縁膜１７、ゲート電極２２、ドレイン電極１９およびソース電極２０、を具備する。半導体層１２は、半絶縁性半導体基板１１上に形成され、表面に、側壁が傾いたテーパ状のリセス領域１８を有する。半導体層１２は、活性層１４を含む。絶縁膜１７は、半導体層１２上に形成されたものであり、リセス領域１８を全て露出する貫通孔２１を有する。貫通孔２１は、側壁がリセス領域１８の側壁の傾き角θ１より小さい角度θ２で傾いたテーパ状である。ゲート電極２２は、リセス領域１８および貫通孔２１を埋めるように形成されたものである。ドレイン電極１９およびソース電極２０は、半導体層１２上のうち、リセス領域１８を挟む位置に形成されたものである。 （もっと読む）

【課題】高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】ＨＥＭＴは、化合物半導体層２と、開口を有し、化合物半導体層２上を覆う保護膜と、開口を埋め込み、化合物半導体層２上に乗り上げる形状のゲート電極７とを有しており、保護膜は、酸素非含有の下層絶縁膜５と、酸素含有の上層絶縁膜６との積層構造を有しており、開口は、下層絶縁膜５に形成された第１の開口５ａと、上層絶縁膜６に形成された第１の開口５ａよりも幅広の第２の開口６ａとが連通してなる。 （もっと読む）

【課題】動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】本発明による化合物半導体装置では、化合物半導体層２上を均質な同一材料（ここではＳｉＮ）からなり誘電率が一様な第１の保護膜６が覆い、第１の保護膜６の開口６ａの一端部分に酸素を含有する保護部、ここでは当該一端部分を覆う酸化膜である第２の保護膜７ａが形成されており、開口６ａを埋め込み第２の保護膜７ａを包含するオーバーハング形状のゲート電極８が形成される。 （もっと読む）

【課題】斜めイオン注入を行わなくても、外周耐圧構造を形成でき、かつ、高いドレイン耐圧が得られるようにする。
【解決手段】凹部１６の底面に形成されたＰ型領域１８と、トレンチ１３内に配置されたＰ⁺型層１５、および、凹部１７の底面に形成されたＰ型領域１９とによってＰ型リサーフ層２０を構成することで電界緩和構造とする。Ｐ型リサーフ層２０がトランジスタセル領域Ｒ１の周囲を囲むような構成とされることから、外周耐圧構造領域Ｒ２に延びる電界をさらにトランジスタセル領域Ｒ１の外周側に延ばすことが可能となり、ブレークダウン位置を凹部１７の底面におけるＮ^-型ドリフト層２にシフトできるため、電界緩和を行うことが可能となる。したがって、ドレイン耐圧を向上させることが可能となる。 （もっと読む）

【課題】 半導体装置を高耐圧化する技術を提供することを目的とする。
【解決手段】 半導体装置１００は、ｐ型の埋込み層２６と、ｐ型埋込み層２６上に設けられており、ヘテロ接合面３が構成されている窒化物半導体のヘテロ接合層３２を備えている。ｐ型埋込み層２６は、ソース電極１０側からドレイン電極２側に向けて厚みが減少する厚み減少部２４を有している。厚み減少部２４では、ソース電極１０側の減少開始点１４からドレイン電極２側の減少終了点１６までの長さ２４ｂが、減少開始点１４における厚み２４ａよりも長い。 （もっと読む）

【課題】本発明は、電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果型トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明のヘテロ接合電界効果型トランジスタは、バリア層４及びバリア層４上に形成されたキャップ層５を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして窒化物半導体層上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたドレイン電極８及びソース電極９とを備える。ゲート電極１０のドレイン電極８側端面とソース電極９側端面のうち少なくともドレイン電極８側端面は、キャップ層５と少なくとも部分的に乖離しており、当該乖離部分が空隙である。 （もっと読む）

【課題】本発明は、ＳＢＤ、ＨＥＭＴ等のデバイスに逆方向電圧をかけたときの電極端部に生じる電界集中を緩和して電流コラプス、及び長期信頼性の問題を解決した半導体装置を提供する。
【解決手段】窒化物化合物半導体層を有する電子走行層１１と、前記電子走行層１１に形成された窒化物化合物半導体からなる電子供給層１２と、前記電子供給層１２上に形成された第１電極１３と、前記電子供給層１２上に前記第１電極１３と離間して形成された第２電極１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第１電極１３に対向して形成された、前記第１電極１３と同電位の第１導電体１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第２電極１４に対向して形成された、前記第２電極１４と同電位の第２導電体１６とを有する半導体装置１を提供する。 （もっと読む）

【課題】ゲート−ソース間の容量低減及びソース抵抗を低減させ、且つ耐圧向上、高出力化及び高周波化を、容易且つ確実に可能とする量産化に優れた信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極１９を形成する際に、４層の電子線レジスト１１〜１４を用いてゲート開口１７を形成し、ゲート開口１７内に、キャップ層５の表面との接触面を含む幹状の下方部分１９ａと下方部分１９ａから傘状に拡がる上方部分１９ｂとが一体形成されてなり、下方部分１９ａの接触面がドレイン電極７に比べてソース電極６に偏倚した位置に設けられており、上方部分１９ｂの傘状の下端面のうちソース電極６側の部位がドレイン電極７側の部位よりもキャップ層５の表面からの高さが高いゲート電極１９を形成する。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）

【課題】メサ上に形成されるレジストを高精度にパターニングされ、メサ上に断線し難いゲート電極を有する半導体装置およびその製造方法を提供すること。
【解決手段】オーミック電極１０を形成する前にゲート電極１２を形成することで、オーミック電極１０間の狭い領域にレジストパターンの開口部を設ける必要がなくなり、レジスト溜まりが生じにくい構造となっている。また、ゲート電極１２をメサの平坦な領域にのみ形成し、その分チャネル層３のサイドエッチング量を大きくしてチャネル層幅がゲート電極幅よりも小さくされている。ゲート電極１２を平坦な領域のみに形成することで、ゲート電極１２の厚膜化とゲート電極形成用のレジスト塗布後膜厚の均一化を両立可能にしている。ゲート電極の断線が極めて少なく、ゲート電極形成工程におけるレジストパターニング精度が改善された、ウェハ面内の特性ばらつきの少ない半導体装置を実現している。 （もっと読む）

【課題】ＳｉＣを素材として採用することで本来得られる特性をより確実に得ることが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＪＦＥＴ１は、少なくとも上部表面１４Ａが炭化珪素からなるウェハ１０と、上部表面１４Ａ上に形成されたゲートコンタクト電極２１とを備える。ウェハ１０は、上部表面１４Ａを含むように形成されたイオン注入領域である第１のｐ型領域１６を含む。第１のｐ型領域１６は、上部表面１４Ａを含むように配置されるベース領域１６Ａと、突出領域１６Ｂとを含む。ベース領域１６Ａは、上部表面１４Ａに沿った方向における幅ｗ_１が、突出領域１６Ｂの幅ｗ_２よりも広い。ゲートコンタクト電極２１は、平面的に見てその全体が第１のｐ型領域１６に重なるように、第１のｐ型領域１６に接触して配置されている。 （もっと読む）

【課題】リセス構造中に形成された電極を具備する半導体装置において、オン抵抗を低く、かつ信頼性を高くする。
【解決手段】図１（ｂ）に示されるように、全面に第１の絶縁層１０３を形成する。次に、図１（ｃ）に示されるように、フォトリソグラフィを行い、フォトレジストパターン１０４を形成する。次に、図１（ｄ）に示されるように、第１の絶縁層１０３のドライエッチングを行う。次に、図１（ｅ）に示されるように、半導体積層構造をエッチングする。次に、図１（ｆ）に示されるように、この状態で第１の絶縁層１０３のウェットエッチングを行う。次に、図１（ｇ）に示されるように、この状態で電極材料１０５を全面に形成する。次に、図１（ｈ）に示されるように、フォトレジストパターン１０４を除去する。 （もっと読む）

【課題】安価な基板を用いて製造することができ、良好な特性を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】ｐ型ＧａＮ層２と、ｐ型ＧａＮ層２上に形成され、空乏化されたｎ型ＧａＮ層３と、ｎ型ＧａＮ層３上に形成された厚さが３０μｍ以上のアンドープのＧａＮ層４と、が設けられている。更に、ＧａＮ層４上に形成された活性層５と、活性層５上に形成された電極層６と、が設けられている。これらの積層体は、サファイア基板を用いて形成されたものであり、積層体の形成後にサファイア基板が分離されている。 （もっと読む）

【課題】本発明は、ＲＦデバイスの低抵抗化による高効率化を図り、高い生産性を得ることが可能な化合物半導体装置とその製造方法を提供する。
【解決手段】ＧａＮ層１１上にＡｌＧａＮ層１２が形成されたＡｌＧａＮ／ＧａＮ基板と、それぞれＧａＮ層１１とＡｌＧａＮ層１２の界面に形成される二次元キャリア層１３を貫通してＧａＮ層に到達し、その側面とＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部に形成されるメタル層からなるソース電極１４およびドレイン電極１５とを備える。 （もっと読む）

【課題】電圧ストレス前後でのしきい値電圧変動が少ない高信頼性の電界効果トランジスタ、その製造方法、及び半導体装置を提供すること
【解決手段】本発明にかかるＪ−ＦＥＴ５１は、半絶縁性ＧａＡｓ基板１上に形成された第１導電型のチャネル層（Ｓｉドープｎ型ＡｌＧａＡｓ電子供給層３、７、アンドープＡｌＧａＡｓスペーサ層４、６、アンドープＩｎＧａＡｓチャネル層５）と、第１導電型のチャネル層上に形成された少なくとも１層以上の半導体層からなる上層半導体層と、上層半導体層に設けられたリセス内、又は上層半導体層の上に形成された第２導電型の半導体層（Ｃドープｐ^＋−ＧａＡｓ層１８）と、第２導電型の半導体層上に接触して設けられたゲート電極１９と、上層半導体層の上に接触して設けられた窒化膜１６と、窒化膜１６上に形成され、窒化膜１６よりも膜厚の厚い酸化膜１７とを含むゲート絶縁膜と、を備えるものである。 （もっと読む）

【課題】窒化物系半導体機能層に生成される二次元キャリアガスチャネルにおいてキャリア密度及び電界をキャリア走行方向に変調する半導体装置を提供する。
【解決手段】半導体装置（ＨＥＭＴ）１において、第１の窒化物系半導体領域２１上に第２の窒化物系半導体領域２２を有する窒化物系半導体機能層２と、窒化物系半導体機能層２上に互いに離間されて配設された第１の主電極３及び第２の主電極４と、窒化物系半導体機能層２上の第１の主電極３と第２の主電極４との間に配設されたゲート電極５とを備え、第２の窒化物系半導体領域２２の第１の主電極３側の膜厚に対して第２の主電極４側の膜厚が異なる。 （もっと読む）

【課題】高周波応答特性を低下させずにリーク電流を低減させることができ、しかもゲート長の短縮化を図ることが可能な半導体装置を提供する。
【解決手段】電子供給層４にＡｌＧａＡｓ層４ＡとＩｎＧａＰ層４Ｂの積層構造を用い、半導体表面に形成する絶縁膜６にＳｉＮ膜６ＡとＳｉＯ₂膜６Ｂの積層構造を用いる。絶縁膜６に電子供給層４を露出させる開口６０を形成する際に、半導体と接触しているＳｉＮ膜６Ａがサイドエッチングされることで、開口６０の電子供給層４側の内周面６１とゲート電極７との接触が回避され、しかもゲート電極７の周囲にＩｎＧａＰ層４Ｂのみを露出させることができる。 （もっと読む）

【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極３と、高さが低い部分６Ａと高さが高い部分６Ｂとを有する階段状の空間６をゲート電極３の周囲に有する保護膜４と、高さが低い部分６Ａに接するように保護膜４に形成されたホール５とを備えるものとする。 （もっと読む）