【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤモンド半導体素子に関し、より詳細には、ダイヤモンド半導体素子に特有の結晶欠陥の発生を抑えた半導体素子構造、およびその製造方法に関する。
【背景技術】
【０００２】
ダイヤモンドは、様々な材料の中でも最高の熱伝導率を有し、半導体の中で最大の絶縁破壊電界強度を有している。したがって、ダイヤモンドは、高電圧、大電流動作が必要とされる大電力半導体素子に最も適した半導体材料である。さらに、ダイヤモンドにおける電子および正孔は、高い移動度ならびに飽和速度を有するために、ダイヤモンドは、高い周波数において動作可能な高周波半導体素子としても適している。高周波ダイヤモンド半導体素子は、マイクロ波帯およびミリ波帯領域の高周波数帯域において、大電力を制御する半導体素子である。
【０００３】
図５Ａ〜Ｃは、従来のダイヤモンド半導体素子の製造工程を示す図である。以下、非特許文献１において開示された従来技術によるダイヤモンド半導体トランジスタの製造工程について説明する（面方位については、非特許文献２を参照）。
【０００４】
まず、図５Ａのように単結晶ダイヤモンド基板１−３１を用意する。単結晶ダイヤモンド基板（ｓｕｂｓｔｒａｔｅ）１−３１の表面の面方位
【０００５】
【数１】

【０００６】
は、正確に［００１］方向に面方位を持っている。
【０００７】
次に、図５Ｂに示すように、単結晶ダイヤモンド基板１−３１上に単結晶ダイヤモンド薄膜１−３２を結晶成長させる。結晶成長工程において、単結晶ダイヤモンド薄膜１−３２の表面に平行となるように、二次元的な正孔チャンネル１−３３を形成する。単結晶ダイヤモンド（ｄｉａｍｏｎｄ）薄膜１−３２の表面の面方位
【０００８】
【数２】

【０００９】
および、正孔チャンネル１−３３（ｃｈａｎｎｅｌ）の形成面の面方位
【００１０】
【数３】

【００１１】
は、単結晶ダイヤモンド基板１−３１の表面の面方位と等しくなるので、正確に［００１］方向に面方位を持っている。
【００１２】
さらに、図５Ｃに示すように、単結晶ダイヤモンド薄膜１−３２の表面上に、ソース電極１−３４、ゲート電極１−３５、ドレイン電極１−３６をそれぞれ形成する。ゲート（ｇａｔｅ）電極３５の長手方向
【００１３】
【数４】

【００１４】
は、［１００］方向となる。
【００１５】
上に説明した従来方法により作製したトランジスタの特性は、非特許文献１に詳細に開示されている。全て、ゲート長０．２μｍのトランジスタの特性に統一して（ゲート幅によって規格化した）、トランジスタ特性データが開示されている。非特許文献１によれば、このトランジスタの最大相互コンダクタンスｇｍｍａｘは、高々１５０ｍＳ／ｍｍであった。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特公平８−１５１６２号公報
【非特許文献】
【００１７】
【非特許文献１】嘉数誠 他、「ダイヤモンドＭＥＳＦＥＴの高周波特性」、日本応用物理学会誌「応用物理」、第７３巻、第３号（２００４年３月号）、Page363-367
【非特許文献２】Ｃ、キッテル、「固体物理学入門」、丸善出版、第５版、上巻、Page11-22
【非特許文献３】嘉数誠、外６名、「ダイヤモンドＭＥＳＦＥＴの高周波特性」応用物理、日本応用物理学会、２００４年、第７３巻，第３号、Ｐ．０３６３‐０３６７
【非特許文献４】M. Kasu, “Influence of epitaxy on hydrogen-passivated diamond ”Diamond and Related Materials ，2004, No.13, P.226-232
【非特許文献５】J. Ruan et al. “Cathodoluminescence and annealing study of plasma-deposited polycrystalline diamond films” J. Appl. Phys. 69(9), 1 May 1991
【非特許文献６】嘉数、他、「ダイヤモンドＭＥＳＦＥＴの高周波特性」、応用物理、２００４、年第７３巻、第３号、Ｐ．３６３〜３６７
【非特許文献７】F. P. Bundy, H. P. Bovenkerk, H. M. Strong, and R. H. Wentorf, ”Diamond-Graphite Equilibrium Line from Growth and Graphitization of Diamond”, The Journal of Chemical Physics, August, 1961, Vol. 35, Number 2, pp.383
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、ダイヤモンド単結晶は、他の半導体、例えばシリコン，ガリウム砒素、インジウム燐，窒化ガリウム等と比較して、結晶欠陥密度が格段に高いという問題があった。そのため、高い熱伝導率、高い絶縁破壊電界、良好な高周波数特性などのダイヤモンドの本来の物理的性質を、トランジスタ特性に反映させることができていない。未だ、ダイヤモンド半導体を使用したトランジスタの実用化には至っていない。この問題については、非特許文献１で述べられている。したがって、ダイヤモンド単結晶を用いた実用的なトランジスタを実現させるためには、ダイヤモンド特有の結晶欠陥の発生を抑制する方法によって素子を作成しなければならない。
【００１９】
本発明の第１の目的は、ダイヤモンド基板の面方位をわずかに［００１］方向からずらすことにより、ダイヤモンド特有の結晶欠陥の発生を著しく抑えることにある。
【００２０】
ダイヤモンドは、材料最高の熱伝導率を有し、半導体最大の絶縁破壊電界強度を有するために、高電圧、大電流動作可能な大電力半導体素子に最も適した半導体材料であることが理論的に明らかになっている。それに加えて、高い電子および正孔の移動度、飽和速度を有するために高い周波数での動作可能な高周波半導体素子としても適していることも知られている。
【００２１】
また図１３Ａ〜Ｇに、従来のダイヤモンド半導体素子作製の工程を示す。表面近傍に二次元正孔チャンネルを有するダイヤモンド単結晶薄膜２−１１（図１３Ａ）上に、金（Ａｕ）を蒸着させ、Ａｕ薄膜２−１２を形成する（図１３Ｂ）。そのＡｕ薄膜２−１２の上にレジスト２−１３を塗布する（図１３Ｃ）。次に、フォトリソグラフィーまたは電子ビームで露光および現像を行ってレジスト２−１３の一部を除去し、ゲート電極を形成する領域上のレジスト２−１３に開口部を形成する（図１３Ｄ）。次に、試料をＡｕエッチング液に浸し、レジスト２−１３の開口部付近のＡｕ薄膜２−１２をエッチングする（図１３Ｅ）。
【００２２】
図１３Ｅに示すように、Ａｕ薄膜２−１２はレジスト２−１３の開口部から露出した表面をエッチングされ、そこから深さ方向（ダイヤモンド単結晶薄膜２−１１に対して垂直な方向）と同時に横方向（ダイヤモンド単結晶薄膜２−１１に対して水平な方向）にもエッチングされる。そのため、Ａｕ薄膜２−１２は、レジスト２−１３の下の領域も削られる。この抉るように削られた部分をアンダーカットという。このようにエッチング溶液によって横方向へエッチングされる際、Ａｕ薄膜２−１２とレジスト２−１３との付着力がＡｕ薄膜１２とダイヤモンド単結晶薄膜２−１１との付着力よりも強いため、横方向へのエッチング速度は、レジスト２−１３側が遅く、ダイヤモンド単結晶薄膜２−１１側が速くなる。そのため、Ａｕ薄膜２−１２のエッチングされた側の端面の角度θは、およそ４５度になる。つまり、エッチングにより２つに分割されたＡｕ薄膜２−１２は、それぞれ下側よりも上側の方が幅の広い逆メサ形状になる。
【００２３】
次に、Ａｌ（アルミニウム）の蒸着を行う（図１３Ｆ）。レジスト２−１３およびＡｕ薄膜２−１２の開口部を通ってダイヤモンド単結晶薄膜２−１１の表面に直接蒸着されるＡｌと、レジスト２−１３上に蒸着されるＡｌとは、それぞれＡｌ薄膜２−１５Ｇ、２−１５を形成する。次にレジスト２−１３をリフトオフするために試料をリフトオフ液に浸し、レジスト２−１３およびその上に蒸着されたＡｌ薄膜２−１５を除去する（図１３Ｇ）。ここで、Ａｕ薄膜２−１２の一方をソース電極２−１６Ｓとし、他方のＡｕ薄膜２−１２をドレイン電極２−１６Ｄとし、ダイヤモンド単結晶薄膜２−１１表面に残ったＡｌ薄膜２−１５Ｇをゲート電極２−１７Ｇとする。このとき、厚さｔ_Ｓ、ｔ_Ｄは０．６μｍであり、ゲート電極２−１７Ｇのソース側の端からドレイン側の端までの長さに相当するゲート長ｄ_Ｇは０．２μｍである。
【００２４】
ダイヤモンド半導体には、他の半導体、例えばシリコン，ガリウム砒素，インジウム燐，窒化ガリウムと異なり、トランジスタの電子、正孔が走行するチャンネルが表面から０．１μｍ以内でなければならないという物理に由来する制約がある（非特許文献３参照）。
【００２５】
この物理的な制約の下、ダイヤモンド半導体素子の増幅度である相互コンダクタンスｇ_ｍを上げ、高周波特性における動作周波数の上限である最大発振周波数ｆ_ｍａｘを実用レベルまで向上させるためには、ソース電極２−１６Ｓのダイヤモンド単結晶薄膜２−１１と接している面の端とゲート電極２−１７Ｇのソース側の端との間のソース・ゲート電極間隔ｄ_ＳＧ、およびゲート電極２−１７Ｇのドレイン側の端とドレイン電極２−１６Ｄのダイヤモンド単結晶薄膜２−１１と接している面の端との間のゲート・ドレイン電極間隔ｄ_ＧＤを狭める必要がある。これは、他の半導体ではそれほど問題ではないが、ダイヤモンド半導体素子ではその物理的性質に由来する重要な解決すべき課題である。さらに最大発振周波数ｆ_ｍａｘを上げるためには、図１３Ｇのゲート長ｄ_Ｇをできるだけ狭める必要もある。
【００２６】
非特許文献４では、ソース電極２−１６Ｓとドレイン電極２−１６Ｄとの間の間隔は、２．６μｍまたは２．７μｍであり、ゲート長ｄ_Ｇは０．２μｍであるから、ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤはそれぞれ１．３〜１．４μｍであると開示している。
【００２７】
他方で、トランジスタ動作時に無駄な電圧降下を生じさせないためには、ソース電極抵抗およびドレイン電極抵抗をできるだけ減らさなければならない。ソース電極抵抗およびドレイン電極抵抗を下げるためには、ソース電極２−１６Ｓの厚さｔ_Ｓ，ドレイン電極２−１６Ｄの厚さｔ_Ｄをできるだけ厚くする必要がある。
【００２８】
しかしながら、Ａｕ薄膜２−１２をエッチングする過程で、ソース電極２−１６Ｓおよびドレイン電極２−１６Ｄのゲート電極２−１７Ｇ側の端面に図１３Ｅに示すような角度θがおよそ４５度の逆メサ構造が生じるため、ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤは、ソース電極２−１６Ｓの厚さｔ_Ｓ、ドレイン電極２−１６Ｄの厚さｔ_Ｄより狭くすることができないという問題があった。つまり、従来の技術では、「ソース・ゲート電極間隔、ゲート・ドレイン電極間隔を狭くすること」と「ソース電極の厚さ、ドレイン電極の厚さを厚くすること」との２つの要件を同時に満足させることができなかった。
【００２９】
図１４Ａ〜Ｃに、従来の方法で作製したダイヤモンドトランジスターの特性を示す。これは非特許文献３で開示された結果であって、全てゲート長０．２μｍのトランジスタの特性に統一している。図１４Ａに示すドレイン電流電圧特性において、ゲート長ｄ_Ｇで規格化した最大ドレイン電流は、高々０．３５Ａ／ｍｍである。また、図１４Ｂに示す相互コンダクタンスｇ_ｍのゲート電圧Ｖ_Ｇ依存性（伝達特性）において、ゲート長ｄ_Ｇで規格化した最大相互コンダクタンスｇ_ｍｍａｘは、高々１５０ｍＳ／ｍｍである。さらに図１４Ｃに示す電力利得Ｕの周波数ｆ依存性において、動作周波数の上限の最大発振周波数ｆ_ｍａｘは、高々８１ＧＨｚである。また図では示されていないが、ドレイン絶縁破壊電圧は、高々４５Ｖである。
【００３０】
よって本発明の第２の目的は、「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立することにより、最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させることにある。
【００３１】
また、従来のダイヤモンド単結晶薄膜の作製方法について図２２Ａ、２２Ｂを用いて説明する。面方位が（１００）であるダイヤモンド単結晶基板３−１を用意する（図２２Ａ）。次いで、マイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとしてダイヤモンド単結晶基板３−１上に基板温度７００℃でダイヤモンド単結晶薄膜３−２を１−５μｍ程度積層する（図２２Ｂ）。ＣＶＤ法により得られたダイヤモンド薄膜の表面はas-grownの状態で水素終端されており表面伝導性を有し、Ｐ型半導体として機能する。
【００３２】
非特許文献５では、シリコン基板上に形成されたダイヤモンド薄膜の結晶性を良くするために、１×１０^‐６Ｔｏｒｒの真空にされたセラミックチューブ内に上記ダイヤモンド薄膜を配置し、真空中で、１０００℃以上の高温アニールを行うことが記載されている。
【００３３】
さて、図２２Ａ、２２Ｂにて説明した従来のダイヤモンド単結晶薄膜の作製方法にて作製されたダイヤモンド単結晶薄膜は室温で平均移動度が８００ｃｍ^２／Ｖｓ程度であり、高品質薄膜が再現性良く得られている。しかしながら、上記ダイヤモンド単結晶薄膜中には、成長丘、異常成長粒子等の多数の結晶欠陥や不純物が存在する。
【００３４】
また、非特許文献５では、アニールを行う温度が１２００℃以上になると、ダイヤモンド薄膜の劣化に伴うｂａｎｄ−Ａ発光（欠陥に由来する発光）が増大している。すなわち、特許文献２では、１２００℃以上で結晶性の劣化が増大してしまう。
【００３５】
アニールを高温にすればするほど結晶性は良くなるので、より高温でアニールを行うことが望ましい。しかしながら、非特許文献５では、結晶性を良くするために高温にすると、ある温度（１２００℃）以上になると、ダイヤモンド薄膜のグラファイト化が進み、結晶性の劣化が増大してしまう。
【００３６】
よって本発明の第３の目的は、ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供することにある。
【００３７】
また、ダイヤモンドは、ケイ素（Ｓｉ）に比べ、半導体としての物理特性において優れていることが知られている。ダイヤモンド素子は、Ｓｉ素子の高温動作で５倍、高電圧性能で３０倍、高速化では３倍の特性を有することが理論上確認されている。そのため、ダイヤモンドは、高い熱伝導率、絶縁破壊電界強度を有する高出力デバイスや、高いキャリアの移動度、飽和ドリフト速度を有する高周波デバイス等を実現するものとして期待されている。つまり、ダイヤモンド半導体を用いた電界効果トランジスタ（ＦＥＴ），バイポーラートランジスターにより、従来の半導体を遥かに越えた、高周波で駆動し、大電力動作可能な電子素子になる。また、ダイヤモンド半導体を用いた半導体レーザー、発光ダイオードが実現すると波長が２２５ナノメートルの紫外領域の高輝度発光素子が実現することが理論上明らかとなっている（非特許文献６参照）。
【００３８】
ダイヤモンドは、バンドキャップが５．５ｅＶであり本来絶縁体であるが、Ｓｉの場合と同様に、III 族元素であるＢをドーピングすると、アクセプター凖位を形成し、理論上はｐ型半導体になるとされている。
【００３９】
トランジスタまたは光デバイス構造中のｐ型半導体層は、正孔濃度が１．０×１０^１５ｃｍ^‐3未満の場合、絶縁体と同様に高抵抗であるため、ｐ型半導体として十分に機能せず、用を成さない。また、このトランジスタまたは光デバイス構造中のｐ型半導体層は、そのドーパント元素の密度が１．０×１０^２１ｃｍ^‐3を越える場合、金属的な電気伝導を示すようになるため、この場合もｐ型半導体として十分に機能せず、用を成さない。したがって、ｐ型半導体層は、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下である必要がある。
【００４０】
また、半導体中の正孔濃度およびドーパント原子濃度は温度に依存するため、デバイスの実用性を保証するには、室温（３００Ｋ）付近の動作温度において上記要件を満たすことが重要である。さらに、家電、電力機器、産業機器などの大電力において用いる場合には、特に高温状態での動作が求められるため、室温よりも高い温度、例えば５００Ｋ付近においても上記要件を満たすことが必要となる。
【００４１】
しかしながら、図３８に示すように、ダイヤモンドにボロン（Ｂ）をドーピングする従来の技術では、Ｂ原子濃度１．０×１０^２１ｃｍ^‐3の時でも、室温（３００Ｋ）において６×１０^１４ｃｍ^‐3の正孔濃度しか得られないという問題があった。図３８は、横軸に測定温度（Ｋ）、縦軸に従来のｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^−３）をとり、従来のｐ型ダイヤモンド半導体中のＢ原子濃度毎に測定値をプロットしたものである。この値は、３００Ｋにおいて実用上要求される１．０×１０^１５ｃｍ^‐3を満たさないため、その結果、ダイヤモンド半導体をトランジスタや光デバイスとして実用化することができないという問題があった。
【００４２】
また、ダイヤモンド半導体の３００Ｋ付近での正孔濃度を高める手段として、Ｂ原子濃度を１．０×１０^２１ｃｍ^‐3よりさらに高くすることが考えられるが、Ｂ原子濃度が１．０×１０^２１ｃｍ^‐3より高くなると、ダイヤモンドの結晶品質が劣悪になり、ダイヤモンドの半導体としての性質が失われるので実用にはならないという問題があった。
【００４３】
よって本発明の第４の目的は、室温（３００Ｋ）以上において正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下である実用的なｐ型ダイヤモンド半導体とその製造方法を提供することにある。
【００４４】
ダイヤモンドは、上述のように物質中最高の熱伝導率（２２Ｗ／ｃｍＫ）と絶縁破壊電界（＞１０ＭＶ／ｃｍ）、高いキャリア移動度（電子：４５００ｃｍ^２／Ｖｓ、ホール：３８００ｃｍ^２／Ｖｓ）を兼ね備えた半導体であり、高効率ドーピングが実現すればＳｉ、ＧａＡｓ、ＧａＮを凌駕する高周波高出力で動作するトランジスタが実現する。
【００４５】
ダイヤモンドにドーピングを行う方法の１つにイオン注入法がある。このイオン注入法は不純物を高電圧で加速し、数ｋＶ〜数ＭＶのエネルギーを与え、結晶中に不純物イオンを導入する手法であり、高エネルギープロセスを伴うため、加速電圧に比例して結晶中にダメージ（結晶欠陥、アモルファス層等）が生じる。このダメージは適切な高温アニール処理を行うことによって除去することができ、それによってドーパントが電気的に活性化され、注入された不純物による半導体特性が現れる。但し、ダイヤモンドは常圧（１気圧）下では熱力学的に準安定層であるため、通常用いられている常圧又は真空下でのアニールでは、高品質ダイヤモンド半導体が得られない。そのため、特許文献１では下記に示すように高圧力下での高温アニールを行っている。
【００４６】
図４３Ａ−４３Ｅに、従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示す。ダイヤモンド単結晶（図４３Ａ）に、イオン注入装置にてドーパント（ホウ素）を加速電圧１５０ｋＶ、ドーズ両１×１０^１６ｃｍ^−２の条件で打ち込み（図４３Ｂ−４３Ｃ）、５ＧＰａ、１７００Ｋの圧力、温度で１時間焼成（アニール）する（図４３Ｄ）。
【００４７】
しかしながら、このようにアニール処理をしたダイヤモンド薄膜は高抵抗であり、半導体的特性を示さないという問題があった。これは、高温高圧アニール処理の過程でダイヤモンド表面のエッチングが起こり、イオン注入された層が削られてしまうためである（図４３Ｄ）。このように、従来手法ではイオン注入により形成されたダイヤモンド層が、高温高圧アニール中にエッチングされてしまい、ダイヤモンド半導体が得られないという問題があった。
【００４８】
よって本発明の第５の目的は、イオン注入したダイヤモンドの高温高圧アニールにより起こるダイヤモンド表面のエッチングを防ぎ、従来の方法では得られない高品質Ｐ型、Ｎ型ダイヤモンド半導体を得るダイヤモンド半導体の作製方法を提供することにある。
【課題を解決するための手段】
【００４９】
本発明は、上記第２の目的を達成するために、本発明の態様は、ダイヤモンド半導体素子であって、ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶薄膜上にそれぞれ離間して形成されたダイヤモンド半導体素子において、ソース電極は、ダイヤモンド単結晶薄膜側の第１の領域と、第１の領域以外の第２の領域とを含み、第１の領域のゲート電極側の第１の端面とゲート電極との間の第１の距離は、第２の領域のゲート電極側の第２の端面とゲート電極との間の第２の距離以下であり、ドレイン電極は、ダイヤモンド単結晶薄膜側の第３の領域と、第３の領域以外の第４の領域とを含み、第３の領域のゲート電極側の第３の端面とゲート電極との間の第３の距離は、第４の領域のゲート電極側の第４の端面とゲート電極との間の第４の距離以下であることを特徴とする。
【００５０】
前記第１の距離が、０．１μｍから１０μｍの範囲にあり、第２の距離が、第１の距離から３０μｍの範囲にあることができる。
【００５１】
前記第３の距離が、０．１μｍから５０μｍの範囲にあり、第４の距離が、第３の距離から５０μｍの範囲にあることができる。
【００５２】
前記第１の領域の厚さは、０．０１μｍから０．２μｍの範囲にあり、第２の領域の厚さは、０．２μｍ以上であることができる。
【００５３】
前記第３の領域の厚さは、０．０１μｍから０．２μｍの範囲にあり、第４の領域の厚さは、０．２μｍ以上であることができる。
【００５４】
本発明の態様は、ダイヤモンド半導体素子であって、ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶薄膜上にそれぞれ離間して形成されたダイヤモンド半導体素子において、ソース電極は、ダイヤモンド単結晶薄膜上に形成された第１の下部金属膜と、第１の下部金属膜上に形成された第１の上部金属膜とを少なくとも含み、第１の下部金属膜のゲート電極側の第１の端面とゲート電極との間の第１の距離は、第１の上部金属膜のゲート電極側の第２の端面とゲート電極との間の第２の距離以下であり、ドレイン電極は、ダイヤモンド単結晶薄膜上に形成された第２の下部金属膜と、第２の下部金属膜上に形成された第２の上部金属膜とを少なくとも含み、第２の下部金属膜のゲート電極側の第３の端面とゲート電極との間の第３の距離は、第２の上部金属膜のゲート電極側の第４の端面とゲート電極との間の第４の距離以下であることを特徴とする。
【００５５】
前記第１の距離が、０．１μｍから１０μｍの範囲にあり、第２の距離が、第１の距離から３０μｍの範囲にあることができる。
【００５６】
前記第３の距離が、０．１μｍから５０μｍの範囲にあり、第４の距離が、第３の距離から５０μｍの範囲にあることができる。
【００５７】
前記第１の下部金属膜の厚さは、０．０１μｍから０．２μｍの範囲にあり、第１の上部金属膜の厚さは、０．２μｍ以上であることができる。
【００５８】
請求項１０に記載の発明は、請求項６乃至９に記載のダイヤモンド半導体素子であって、第２の下部金属膜の厚さは、０．０１μｍから０．２μｍの範囲にあり、第２の上部金属膜の厚さは、０．２μｍ以上であることを特徴とする。
【００５９】
前記第１の下部金属膜は、金またはそれを含む合金でできており、第１の上部金属膜は、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属または、それを含む合金とすることができる。
【００６０】
前記第２の下部金属膜は、金またはそれを含む合金でできており、第２の上部金属膜は、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属または、それを含む合金とすることができる。
【００６１】
本発明の別の態様は、ダイヤモンド半導体素子作製方法であって、ダイヤモンド単結晶薄膜上に第１の金属膜を形成するステップと、第１の金属膜上に第２の金属膜を形成するステップと、第２の金属膜の第１の領域に第１の金属膜の表面まで達する第１の開口部を形成するステップと、開口部から露出している第１の金属膜の表面の一部にエッチングを行い、ダイヤモンド単結晶薄膜の表面まで達する第２の開口部を形成するステップと、第２の開口部から露出しているダイヤモンド単結晶薄膜上に第３の金属膜を形成するステップとを備えたことを特徴とする。
【００６２】
前記第１の開口部を形成するステップでは、第１の開口部の幅が第２の金属膜の厚さよりも大きくなるように、第１の開口部を形成することができる。
【発明の効果】
【００６３】
本発明によれば、ダイヤモンド半導体において、ソース電極およびドレイン電極を、リフトオフする層と、エッチングする層とに分けて形成することにより、「ソース・ゲート電極間隔、ゲート・ドレイン電極間隔を狭くすること」と「ソース電極の厚さ、ドレイン電極の厚さを厚くすること」とを両立させてダイヤモンド電界効果トランジスタの特性を大きく向上させ、実用レベルに到達させることができる。
【図面の簡単な説明】
【００６４】
【図１Ａ】本発明の第１の実施形態に掛かるダイヤモンド半導体素子の構造を示す図である。
【図１Ｂ】本発明の第１の実施形態に掛かるダイヤモンド半導体素子の構造を示す図である。
【図２】本発明の第２の実施形態に係るダイヤモンド半導体素子の構造を示す図である。
【図３Ａ】第１の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
【図３Ｂ】第１の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
【図３Ｃ】第１の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
【図３Ｄ】第１の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
【図４Ａ】本発明の第１の実施形態に掛かるダイヤモンド半導体素子のトランジスタの特性である。
【図４Ｂ】本発明の第１の実施形態に掛かるダイヤモンド半導体素子のトランジスタの特性である。
【図５Ａ】従来技術によるダイヤモンド半導体素子の作成工程を説明する図である。
【図５Ｂ】従来技術によるダイヤモンド半導体素子の作成工程を説明する図である。
【図５Ｃ】従来技術によるダイヤモンド半導体素子の作成工程を説明する図である。
【図６】ダイヤモンド基板を除去した構造の本発明に掛かるダイヤモンド半導体素子の構造を示す図である。
【図７Ａ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｂ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｃ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｄ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｅ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｆ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｇ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｈ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｉ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図７Ｊ】本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図である。
【図８Ａ】本発明の一実施形態に係るダイヤモンド半導体素子を用いたゲート長０．２μｍのダイヤモンド電界効果トランジスタの特性を示す図であって、ドレイン電流電圧特性を示す図である。
【図８Ｂ】本発明の一実施形態に係るダイヤモンド半導体素子を用いたゲート長０．２μｍのダイヤモンド電界効果トランジスタの特性を示す図であって、相互コンダクタンスｇ_ｍのゲート電圧Ｖ_Ｇ依存性（伝達特性）を示す図である。
【図８Ｃ】本発明の一実施形態に係るダイヤモンド半導体素子を用いたゲート長０．２μｍのダイヤモンド電界効果トランジスタの特性を示す図であって、電力利得Ｕの周波数ｆ依存性を示す図である。
【図９Ａ】下部ソース・ゲート間隔ｄ_ＳＧＢと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図９Ｂ】上部ソース・ゲート間隔ｄ_ＳＧＴと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図１０Ａ】ゲート・下部ドレイン間隔ｄ_ＧＤＢとドレイン絶縁破壊電圧Ｖ_ＢＲとの関係を示す図である。
【図１０Ｂ】ゲート・上部ドレイン間隔ｄ_ＧＤＴと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図１１Ａ】下部ソース電極２−６ＳＢの厚さｔ_ＳＢと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図１１Ｂ】上部ソース電極２−６ＳＴの厚さｔ_ＳＴと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図１２Ａ】下部ドレイン電極２ＤＢの厚さｔ_ＤＢと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図１２Ｂ】上部ドレイン電極２ＤＢの厚さｔ_ＤＴと最大発振周波数ｆ_ｍａｘとの関係を示す図である。
【図１３Ａ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１３Ｂ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１３Ｃ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１３Ｄ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１３Ｅ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１３Ｆ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１３Ｇ】従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
【図１４Ａ】従来技術によるダイヤモンド半導体素子を用いたトランジスタの特性であって、ドレイン電流電圧特性を示す図である。
【図１４Ｂ】従来技術によるダイヤモンド半導体素子を用いたトランジスタの特性であって、相互コンダクタンスｇ_ｍのゲート電圧Ｖ_Ｇ依存性（伝達特性）を示す図である。
【図１４Ｃ】従来技術によるダイヤモンド半導体素子を用いたトランジスタの特性であって、電力利得Ｕの周波数ｆ依存性を示す図である。
【図１５Ａ】本発明の実施例１によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１５Ｂ】本発明の実施例１によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１５Ｃ】本発明の実施例１によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１５Ｄ】本発明の実施例１によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１６Ａ】本発明の実施例２によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１６Ｂ】本発明の実施例２によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１６Ｃ】本発明の実施例２によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１６Ｄ】本発明の実施例２によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１７Ａ】本発明の実施例３によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１７Ｂ】本発明の実施例３によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１７Ｃ】本発明の実施例３によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１７Ｄ】本発明の実施例３によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１７Ｅ】本発明の実施例３によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１７Ｆ】本発明の実施例３によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１８Ａ】本発明の実施例４によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１８Ｂ】本発明の実施例４によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１８Ｃ】本発明の実施例４によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１８Ｄ】本発明の実施例４によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１８Ｅ】本発明の実施例４によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１８Ｆ】本発明の実施例４によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１９Ａ】本発明の実施例５によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１９Ｂ】本発明の実施例５によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１９Ｃ】本発明の実施例５によるダイヤモンド薄膜の作製方法を説明するための図である。
【図１９Ｄ】本発明の実施例５によるダイヤモンド薄膜の作製方法を説明するための図である。
【図２０Ａ】本発明の実施例６によるダイヤモンド薄膜の作製方法を説明するための図である。
【図２０Ｂ】本発明の実施例６によるダイヤモンド薄膜の作製方法を説明するための図である。
【図２０Ｃ】本発明の実施例６によるダイヤモンド薄膜の作製方法を説明するための図である。
【図２０Ｄ】本発明の実施例６によるダイヤモンド薄膜の作製方法を説明するための図である。
【図２１】本発明の一実施形態に係る、ダイヤモンド及びグラファイトの安定な領域を示す図である。
【図２２Ａ】従来の方法によるダイヤモンド薄膜の作製方法を説明する為の図である。
【図２２Ｂ】従来の方法によるダイヤモンド薄膜の作製方法を説明する為の図である。
【図２３Ａ】本発明の実施例１による高圧高温アニール前後のダイヤモンド単結晶薄膜上に作製した電界効果トランジスタの電流−電圧特性を比較するための図である。
【図２３Ｂ】本発明の実施例１による高圧高温アニール前後のダイヤモンド単結晶薄膜上に作製した電界効果トランジスタの電流−電圧特性を比較するための図である。
【図２４】本発明の実施形態に係るドーパント原子の、原料ガス中の濃度とｐ型ダイヤモンド半導体中の濃度との関係を示す図である。
【図２５】本発明の実施形態４に係るｐ型ダイヤモンド半導体中の各Ａｌ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図２６】本発明の実施形態５に係るｐ型ダイヤモンド半導体中の各Ｂｅ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図２７】本発明の実施形態６に係るｐ型ダイヤモンド半導体中の各Ｃａ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図２８】本発明の実施形態７に係るｐ型ダイヤモンド半導体中の各Ｃｄ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図２９】本発明の実施形態８に係るｐ型ダイヤモンド半導体中の各Ｇａ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図３０】本発明の実施形態９に係るｐ型ダイヤモンド半導体中の各Ｉｎ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図３１】本発明の実施形態１１に係るｐ型ダイヤモンド半導体中の各Ｍｇ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図３２】本発明の実施形態１２に係るｐ型ダイヤモンド半導体中の各Ｚｎ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図３３】本発明の実施形態１５に係るＭＥＳＦＥＴ（金属−半導体 電界効果トランジスター）の断面構成図を示す図である。
【図３４】本発明の実施形態１６に係るＭＩＳＦＥＴ（金属−絶縁膜−半導体 電界効果トランジスタ）の断面構成図を示す図である。
【図３５】本発明の実施形態１７に係るｎｐｎ型バイポーラートランジスターの断面構成図を示す図である。
【図３６】本発明の実施形態１８に係るｐｎｐ型バイポーラートランジスターの断面構成図を示す図である。
【図３７】本発明の実施形態１９に係る発光ダイオード（ＬＥＤ）の断面構成図を示す図である。
【図３８】従来のｐ型ダイヤモンド半導体中の各Ｂ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図３９】本発明の実施形態１０に係るｐ型ダイヤモンド半導体中の各Ｌｉ原子濃度に対する正孔濃度の温度依存性を示す図である。
【図４０Ａ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４０Ｂ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４０Ｃ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４０Ｄ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４０Ｅ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４０Ｆ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４０Ｇ】本発明の実施形態１に係るダイヤモンド半導体の作製工程を示す図である。
【図４１Ａ】本発明の実施形態２に係るダイヤモンド半導体の作製工程を示す図である。
【図４１Ｂ】本発明の実施形態２に係るダイヤモンド半導体の作製工程を示す図である。
【図４１Ｃ】本発明の実施形態２に係るダイヤモンド半導体の作製工程を示す図である。
【図４１Ｄ】本発明の実施形態２に係るダイヤモンド半導体の作製工程を示す図である。
【図４１Ｅ】本発明の実施形態２に係るダイヤモンド半導体の作製工程を示す図である。
【図４１Ｆ】本発明の実施形態２に係るダイヤモンド半導体の作製工程を示す図である。
【図４２】ホウ素（Ｂ）をドーパントとしてイオン注入を行ったダイヤモンド薄膜の高温高圧アニール前後のカソードルミネッセンス（ＣＬ）スペクトル（測定温度：１０Ｋ）を示す図である。
【図４３Ａ】従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示す図である。
【図４３Ｂ】従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示す図である。
【図４３Ｃ】従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示す図である。
【図４３Ｄ】従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示す図である。
【図４３Ｅ】従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示す図である。
【発明を実施するための形態】
【００６５】
第１の目的を達成するため、本発明に係るダイヤモンド半導体素子は、単結晶ダイヤモンド基板、単結晶ダイヤモンド薄膜、正孔もしくは電子チャンネルの各面方位、並びに、ゲート電極の形成方向を、本発明特有の方向とすることを特徴としている。以下、この第１の目的を達成するための本発明に係るダイヤモンド半導体素子の構造と製造方法を詳細に説明する。
（実施形態１）
図１Ａ、１Ｂは、本発明の実施形態１に係るダイヤモンド半導体素子の構造図である。図１Ｂの断面図に示したように、単結晶ダイヤモンド基板１−１の上に、単結晶ダイヤモンド薄膜１−２が形成されている。単結晶ダイヤモンド薄膜１−２の中には、二次元の正孔または電子チャンネル１−３が形成されている。そして、単結晶ダイヤモンド基板１−１の面方位と単結晶ダイヤモンド基板１−１の結晶軸[００１]方向との成す角度をαｓ、単結晶ダイヤモンド薄膜１−２の面方位と単結晶ダイヤモンド薄膜１−２の結晶軸[００１]方向との成す角度をαｄ、チャンネル１−３の面方位と単結晶ダイヤモンド薄膜１−２の結晶軸[００１]方向との成す角度をαｃとする。図１Ａの上面図に示したように、単結晶ダイヤモンド薄膜１−２の表面上には、ソース電極１−４、ゲート電極１−５、ドレイン電極１−６がそれぞれ形成されている。単結晶ダイヤモンド薄膜１−２の内部に形成されるチャンネル１−３は、点線で示してある。ゲート電極１−５の長手方向
【００６６】
【数５】

【００６７】
と単結晶ダイヤモンド薄膜の結晶軸[１１０]との成す角度をβとする。αｓ、αｄ、αｃおよびβについては、後述する。次に、本ダイヤモンド半導体素子の作成工程を説明する。
【００６８】
図３Ａ〜３Ｄは、本発明に係るダイヤモンド半導体素子の作成工程を説明する図である。図３Ａに示すように、まず、面方位が主に結晶軸の［００１］方向を向いている単結晶ダイヤモンド基板１−１を用意する。
【００６９】
次に、図３Ｂに示すように、単結晶ダイヤモンド基板１−１表面の面方向
【００７０】
【数６】

【００７１】
が、単結晶ダイヤモンド基板１−１の結晶軸の［００１］方向からαｓ（°）傾くように、表面研磨を行う。この表面研磨は、例えば、次のような手順により実行できる。まず、予めＸ線回折測定によって、基板表面の［００１］面方位からの傾斜角度を測定しておく。そして、単結晶ダイヤモンド基板１−１を試料台にワックスで接着する。その後、鉄の平板上にダイヤモンド砥粒（粒径０．３μｍから１μｍ）をオイルと一緒に塗布する。単結晶ダイヤモンド基板１−１が接着されたこの試料台を鉄の平面上に置いて、試料台を固定した状態で、鉄の平板を回転させ研磨を行う。一定の時間の研磨をした後に、Ｘ線回折測定により傾斜角度を測定し、所望の角度αｓが得られるまで、上述した研磨とＸ線回折測定を繰返す。すなわち、図３Ｂに示したように、研磨によって単結晶ダイヤモンド基板面方位が所定のαｓとなるように、基板を削り取る。αｓ（°）傾ける面は、後述する次の工程において、単結晶ダイヤモンド薄膜を成長させる面だけでもよい。
【００７２】
次に、図３Ｃに示すように、αｓの面方位角度を形成した単結晶ダイヤモンド基板１−１上に単結晶ダイヤモンド薄膜１−２を結晶成長させる。この薄膜の結晶成長は、例えば、マイクロ波プラズマＣＶＤ法により実行できる。より詳細には、単結晶ダイヤモンド基板１−１が置かれた反応管内に、原料ガスとしてメタンガスと水素ガス（メタンガスの流量比は１％）を供給する。反応管内の真空度は５０Ｔｏｒｒにし、２．４５ＧＨｚ、１．３ｋＷのマイクロ波を照射し、反応管内にプラズマを発生させる。単結晶ダイヤモンド基板１−１の温度は、７００度に設定する（以上、条件１）。単結晶ダイヤモンド薄膜１−２の表面の面方位
【００７３】
【数７】

【００７４】
は、単結晶ダイヤモンド基板１−１面と同様に、単結晶ダイヤモンド薄膜１−２の結晶軸の［００１］方向から、αｄ（°）傾けて形成することができる。
【００７５】
また単結晶ダイヤモンド薄膜１−２の内部には、単結晶ダイヤモンド薄膜１−２の表面に沿って、二次元の正孔または電子チャンネル１−３を形成する。チャンネル１−３は、上記の単結晶ダイヤモンド薄膜１−２の場合と同様に、例えば、マイクロ波プラズマＣＶＤ法により形成する。すなわち、反応管内の温度、真空度、マイクロ波の条件は同じとして、原料ガスの条件を水素ガスのみに変える（条件２）。作成途中の単結晶ダイヤモンド薄膜１−２の表面に、この条件２によって、プラズマを１５分間照射することにより、チャンネル１−３が形成される。その後、元の条件（条件１）に戻し、再び単結晶ダイヤモンド薄膜１−２を形成することによって、単結晶ダイヤモンド薄膜１−２の内部にチャンネル１−３を形成することができる。
【００７６】
尚、上述した条件１、条件２は、正孔チャンネルを用いる場合の例である。電子チャンネルを用いてダイヤモンド半導体素子を構成する場合には、原料ガスとして、水素、メタンガス、フォスフィン（ＰＨ３）ガスを使用することが出来る（条件３）。この場合は、まず条件１で、単結晶ダイヤモンド薄膜１−２を形成し、条件３に変更して電子チャンネル１−３を形成し、条件１に戻し、再び単結晶ダイヤモンド薄膜１−２を形成する。二次元のチャンネル１−３の形成面の面方位
【００７７】
【数８】

【００７８】
は、単結晶ダイヤモンド薄膜１−２の結晶軸の［００１］方向から、αｃ（°）傾けて形成することが出来る。
【００７９】
次に、図３Ｄに示すように、単結晶ダイヤモンド薄膜１−２の表面にソース電極１−４，ゲート電極１−５，ドレイン電極１−６を形成する。単結晶ダイヤモンド薄膜１−２表面の上方から見ると、ソース電極１−４直下とドレイン電極１−６直下にチャンネル１−３が存在する（チャンネル１−３は、図３Ｄの上面図において点線で示してある）。ゲート電極１−５は、ソース電極１−４とドレイン電極１−６の中間に配置する。単結晶ダイヤモンド薄膜１−２表面の上方から見た場合に、ゲート電極１−５は、チャンネル１−３と交差するように配置する。チャンネル１−３の上方のゲート電極１−５の長手方向
【００８０】
【数９】

【００８１】
は、図３Ｄで示したように、単結晶ダイヤモンド薄膜結晶軸の［１１０］方向、もしくは結晶軸の［１１０］方向からβ（度）傾いた方向となるようにゲート電極１−５を作製する。上述の各工程によって、本発明に掛かるダイヤモンド半導体素子構造による電界効果トランジスタが完成する。
【００８２】
ここで、αｓ、αｄ、αｃの関係についてさらに説明する。まず前述した単結晶ダイヤモンド基板１−１の研磨工程により、αｓを決定した後、そのまま、単結晶ダイヤモンド薄膜層１−２およびチャンネル１−３を形成すれば、αｓ＝αｄ＝αｃとなる。しかし、この条件には限定されることは無く、それぞれの角度を独立に制御することも可能である。例えば、単結晶ダイヤモンド薄膜１−２を形成した後、電極を形成する前に、単結晶ダイヤモンド薄膜１−２の表面を研磨して傾斜させることにより、αｄとαｓを異なる角度とすることも出来る。また、チャンネル１−３の形成する直前に、一旦反応管より取り出して、それまで形成した単結晶ダイヤモンド薄膜表面を研磨して傾斜させ、その後、チャンネル１−３を形成することで、αｓとαｃを独立に制御することも可能である。
【００８３】
図４Ａ、４Ｂは、上述した本発明に掛かる工程により作製された電界効果トランジスタの特性を示す図である。 図４Ａは、最大相互コンダクタンスｇｍｍａｘと各面方位の［００１］方向からの傾斜角度（αｓ、αｃ、αｄ）との関係を示す図である。ここでは、同時にαｓ、αｄ、αｃを同じ角度として、変化させている。相互コンダクタンスは、電界効果トランジスタの性能を表す最も基本的なパラメータである。一般に、結晶欠陥の存在は、代表的なデバイス性能ｇｍによって評価することが可能である。ｇｍが高ければ、結晶欠陥が少ないと評価できる。尚、図４Ｂにおいて後述するβの値は０°である。
【００８４】
従来技術によって作製されたトランジスタにおいては、単結晶ダイヤモンド基板等の面方位は、正確に［００１］方向を向いている。すなわち、αｓ＝０°、αｃ＝０°、αｄ＝０°の状態となる。この場合、ｇｍｍａｘは４０〜８０ｍＳ／ｍｍ程度であった。
【００８５】
図４Ａから分かるように、αｓ、αｃ、αｄを大きくするに従って、ｇｍｍａｘは急激に増加し、αｓ＝０．０５°，αｃ＝０．０５°，αｄ＝０．０５°の条件では、ｇｍｍａｘ＝３１０〜３９０ｍＳ／ｍｍとなる。αｓ、αｃ、αｄが０．０５°〜１．１°の範囲で、ｇｍｍａｘは３００ｍＳ／ｍｍ以上となる。一方、αｓ、αｃ、αｄが１．１°を越えると、ｇｍｍａｘは急激に減少する。このように、αｓ、αｃ、αｄを０．０５°〜１．１°の範囲とすることによって、従来技術と比べて格段に大きいｇｍｍａｘを得ることが出来る。上述のように、単結晶ダイヤモンド基板等の面方位をわずかに［００１］方向からずらすことによって、ダイヤモンド特有の結晶欠陥の発生を著しく抑えることができ、高い電界効果トランジスタの相互コンダクタンスが得られる。
【００８６】
図４Ｂは、最大相互コンダクタンスｇｍｍａｘとゲート電極の長手方向の［１１０］方向からの傾斜角度βとの関係を示す図である。この場合、αｓ＝αｃ＝αｄ＝０．０５°である。
【００８７】
従来技術においては、ゲート電極の長手方向には［１００］方向が用いられてきた。すなわち、ゲート電極の長手方向を［１００］方向に向けたときは、図４Ｂにおいてβ＝±４５°とした状態に相当する。従来技術であるβ＝±４５°のこの条件においては、ｇｍｍａｘは高々２５ｍＳ／ｍｍであった。
【００８８】
本発明に係るダイヤモンド半導体素子においては、βを−３０°〜３０°の範囲において、ｇｍｍａｘは１００ｍＳ／ｍｍ以上であり、β＝０°（ｇ＝［１１０］に相当）ではｇｍｍａｘは２００ｍＳ／ｍｍにも達する。このように、ゲート電極１−５を形成する方向を上述の範囲に最適化することにより、初めて実用レベルの相互コンダクタンスを有するダイヤモンド半導体を用いた電界効果トランジスタを作製することができる。
【００８９】
以上の説明においては、チャンネル１−３が単結晶ダイヤモンド薄膜１−２の内部に構成されている場合について説明してきた。しかしながら、チャンネル１−３を形成する工程の後に、再び単結晶ダイヤモンド薄膜を２形成させないで、チャンネル１−３の表面上に、直接、ソース電極１−４，ゲート電極１−５，ドレイン電極１−６を形成する構造によっても、半導体素子として動作させることができる。すなわち、図１Ｂにおけるチャンネル１−３の上方に形成した単結晶ダイヤモンド薄膜１−２層が無い構成も可能となる。この場合、チャンネル１−３の表面の面方位と単結晶ダイヤモンド薄膜１−２の結晶軸[００１]方向との成す角度αｃ、および単結晶ダイヤモンド基板１−１の面方位と単結晶ダイヤモンド基板１−１の結晶軸[００１]方向との成す角度αｓを、それぞれ、上述した範囲に設定することにより、より簡易な構成で、同様の結晶欠陥の発生を抑制する効果が得られる。したがって、図１Ｂに示したように、チャンネル１−３が、単結晶ダイヤモンド薄膜層１−２の厚み方向のちょうど中間部に位置する構造に限定されないことは言うまでもない。
【００９０】
さらに、図１における単結晶ダイヤモンド基板１−１を、ソース電極１−４，ゲート電極１−５，ドレイン電極１−６を形成する前に除去して、結果的に、単結晶ダイヤモンド基板１−１がない構造も取り得る。すなわち、図６に示すように、図１から単結晶ダイヤモンド基板１−１を取り除いて、単結晶ダイヤモンド薄膜１−２、チャンネル１−３、ソース電極１−４，ゲート電極１−５，ドレイン電極１−６からなる構造によっても、本発明特有の効果が得られる。この場合には、単結晶ダイヤモンド薄膜１−２は、膜単体でも構造的に自立できるように、比較的厚い膜厚となる。単結晶ダイヤモンド基板１−１の除去は、例えば研磨によって行うことが出来る。
【００９１】
次に、本明細書において使用されている面方位の定義について説明する。［１１０］方向や［１００］方向は、単結晶ダイヤモンド基板１−１面の主な方向、または単結晶ダイヤモンド薄膜１−２表面の主な方向を［００１］方向と指定した際の、方向の定義であることはいうまでもない。ダイヤモンドは、結晶学的に立方格子（立方結晶）の格子系を取る。一般に、結晶面は、その面が形成される際に切らなければならない原子間の結合の数が少ないほど、出現しやすいという性質がある。そのためダイヤモンドの場合、出現しやすい面方位は、［００１］、［１１１］、［０１１］である。前述のように、ダイヤモンドは立方晶系であるので、［００１］、［１００］、［０１０］等は物理的に等価である。数学的には、［１００］、［−１００］、［０１０］、［０−１０］、［００―１］も存在する。しかし、結晶の対称性からこれらはすべて［００１］と等価である（詳細は、非特許文献２を参照）。本明細書においては、単結晶ダイヤモンド基板１−１面の主な方向、または、単結晶ダイヤモンド薄膜１−２表面の主な方向を［００１］方向と記載している。尚、「主な方向」は、上述した最も出現しやすい面方位ということを表している。
【００９２】
単結晶ダイヤモンド基板１−１面の主な方向、または単結晶ダイヤモンド薄膜１−２表面の主な方向を［００１］方向と定義した場合、ゲート電極１−５の長手方向の好ましい方向である［１００］方向は、［０１０］方向と結晶学的に等価である。したがって、［１００］方向という本明細書の記載は、［０１０］方向をも当然に含むものである。尚、先にも述べたように、［１００］、［−１００］、［０１０］、［０−１０］、［００―１］は等価であり、これらを総称して、ゲート電極１−５の長手方向の好ましい方向である［１００］方向としている。［１１０］方向についても、総称であることに注意すべきである。
【００９３】
図３Ａ〜３Ｄに示した工程においては、単結晶ダイヤモンド基板１−１を用いた。しかし、単結晶ダイヤモンド基板１−１を用いない場合であっても、単結晶ダイヤモンド薄膜１−２の面方位、または、チャンネル１−３面の面方位が、図４において説明したαｄ、αｃのそれぞれの角度範囲にあれば、同様に相互コンダクタンスを大きくする効果があることは言うまでも無い。単結晶ダイヤモンド基板１−１を使用しない場合には、例えば、Ｉｒ（イリジウム金属）、ＭｇＯ、Ｓｉを基板として使用することが可能である。単結晶ダイヤモンド薄膜を形成させることの出来る基板であればよい。
（実施形態２）
図２は、本発明の実施形態２に係るダイヤモンド半導体素子の構造を示す図である。本実施形態の構造は、大電力動作に適した構造である。本実施形態においては、ゲート電極を、競技場のトラックの形状に配置している。単結晶ダイヤモンド基板１−１１の上に、単結晶ダイヤモンド薄膜１−１２、並びに、単結晶ダイヤモンド薄膜の内部に二次元の正孔もしくは電子チャンネル１−１３が形成されている。図２に示したように、チャンネルは小判型の形状をしている。そして、単結晶ダイヤモンド薄膜１−１２の表面上には、ソース電極１−１４、ゲート電極１−１５、ドレイン電極１−１６がチャンネル１−１３の上方に形成されている。最内部にある小判型形状のドレイン電極１−１６の周囲を囲むようにして、外周に向かって順次、ゲート電極１−１５、およびソース電極１−１４が形成されている。
【００９４】
図２には、明示されていないが、本実施形態においても、単結晶ダイヤモンド基板１−１１、単結晶ダイヤモンド薄膜１−１２、チャンネル１−１３の各面方位は、それぞれ、実施形態１の場合と同じ範囲のαｓ、αｄ、αｃとなるようにする。小判型形状の両端の２つの円弧部分を除く、直線状の領域において、ゲート電極１−１５の長手方向は、結晶軸［１１０］方向からβ度傾いた向きとなるように、各電極が配置されている。図４に示した場合と同様に、相互コンダクタンスを大きくする効果があることは言うまでも無い。
【００９５】
以上、詳細に述べたように、単結晶ダイヤモンド薄膜、単結晶ダイヤモンド基板、またはチャンネル形成面の面方位をわずかに［００１］方向からずらすことによって、ダイヤモンド特有の結晶欠陥の発生を著しく抑えるという本発明特有の効果を得ることができる。格段に高い電界効果トランジスタの相互コンダクタンスが得られ、実用に供することのできるダイヤモンド半導体素子を実現することができる。
【００９６】
次に、第２の目的を達成するための本発明に係るダイヤモンド半導体素子およびその作製方法を詳細に説明する。
（実施形態３）
図７Ａ〜Ｊに、本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す。ダイヤモンド単結晶であって、その表面に平行な２次元的な正孔チャンネルを有する薄膜２−１（以降、ダイヤモンド単結晶薄膜２−１と記す）を用意する（図７Ａ）。ダイヤモンド単結晶薄膜２−１の表面全体に、厚さが０．１μｍとなるようにＡｕを蒸着させ、Ａｕ薄膜２−２Ｂを形成する（図７Ｂ）。次にＡｕ薄膜２−２Ｂ上のゲート電極を設ける領域に２０μｍ幅でレジスト２−３を塗布し（図７Ｃ）、その上から試料の表面全面にＡｕ薄膜２−２Ｔを蒸着させる（図７Ｄ）。このとき、Ａｕ薄膜２−２Ｔの厚さは０．４μｍである。
【００９７】
次に、レジスト２−３をリフトオフし、レジスト２−３とその上に蒸着されているＡｕ薄膜２−２Ｔの一部を除去して、Ａｕ薄膜２−２Ｔに開口部２−７を形成する（図７Ｅ）。上手くレジスト２−３をリフトオフするためには、レジスト２−３の長手方向に垂直でダイヤモンド単結晶薄膜２−１の面と水平な方向の距離は、Ａｕ薄膜２−２Ｔのダイヤモンド単結晶薄膜２−１の面と垂直な方向の厚さよりも長くする必要がある。次にレジスト２−４を試料全面に塗布する（図７Ｆ）。Ａｕ薄膜２−２Ｂとレジスト２−４とが接している領域内のゲート電極を形成する領域に０．０５μｍ幅で露光および現像を行い、レジスト２−４の一部を除去してＡｕ薄膜２−２Ｂに開口部２−８を形成する（図７Ｇ）。
【００９８】
次にエッチング溶液で、開口部２−８から露出しているＡｕ薄膜２−２Ｂの一部をエッチングする（図７Ｈ）。エッチングは等方的に起きることから、レジスト２−４の下の領域のＡｕ薄膜２−２Ｂもエッチングされ、アンダーカットが生じる。エッチングは、Ａｕ薄膜２−２Ｔに達する前に止める。
【００９９】
次に、Ａｌを試料全面に蒸着させる（図７Ｉ）。Ａｌの一部は、Ａｕ薄膜２−２Ｂの開口部２−８からダイヤモンド単結晶薄膜２−１に蒸着され、Ａｌ薄膜２−５Ｇを形成する。一方、その他の大部分は、レジスト２−４上に蒸着されてＡｌ薄膜２−５を形成する。その後レジスト２−４のリフトオフを行い、レジスト２−４およびレジスト２−４上のＡｌ薄膜２−５を除去する（図７Ｊ）。
【０１００】
ここで、Ａｕ薄膜２−２Ｂの一方を下部ソース電極２−６ＳＢとし、他方を下部ドレイン電極２−６ＤＢとする。また、下部ソース電極２−６ＳＢ上のＡｕ薄膜２−２Ｔを上部ソース電極２−６ＳＴとし、下部ドレイン電極２−６ＤＢ上のＡｕ薄膜２−２Ｔを上部ドレイン電極２−６ＤＴとする。但し、本明細書においては下部ソース電極、上部ソース電極と分けて記載しているが、下部ソース電極２−６ＳＢと上部ソース電極２−６ＳＴとは、上下合わせて１つのソース電極として機能することから、下部ソース電極２−６ＳＢと上部ソース電極２−６ＳＴとで１つのソース電極と見なすことができる。下部ドレイン電極と上部ドレイン電極も同様に１つのドレイン電極と見なすことができる。また、Ａｌ薄膜２−５Ｇをゲート電極２−７Ｇとする。
【０１０１】
本発明の一実施形態に係るダイヤモンド半導体素子においては、ダイヤモンド単結晶薄膜２−１は単結晶および多結晶のいずれでも良く、また、ダイヤモンド単結晶薄膜２−１中のチャンネルは電子および正孔のいずれであってもよい。
【０１０２】
ここで、ゲート長をｄ_Ｇとし、ダイヤモンド単結晶薄膜２−１の表面と接している下部ソース電極２−６ＳＢの端とゲート電極２−７Ｇのソース側の端との間の下部ソース・ゲート間隔をｄ_ＳＧＢとし、ダイヤモンド単結晶薄膜２−１の表面と接している下部ドレイン電極２−６ＤＢの端とゲート電極２−７Ｇのドレイン側の端との間のゲート・下部ドレイン間隔をｄ_ＧＤＢとする。また、上部ソース電極２−６ＳＴの端とゲート電極２−７Ｇのソース側の端との間の上部ソース・ゲート間隔をｄ_ＳＧＴとし、上部ドレイン電極２−６ＤＴの端とゲート電極２−７Ｇのドレイン側の端との間のゲート・上部ドレイン間隔をｄ_ＧＤＴとする。
【０１０３】
ソース電極全体の厚さをｔ_Ｓとし、その内、下部ソース電極２−６ＳＢの厚さをｔ_ＳＢとし、上部ソース電極２−６ＳＴの厚さをｔ_ＳＴとする。ドレイン電極全体の厚さをｔ_Ｄとし、その内、下部ドレイン電極２−６ＤＢの厚さをｔ_ＤＢとし、上部ドレイン電極２−６ＤＢの厚さをｔ_ＤＴとする。
【０１０４】
このように、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。
【０１０５】
また、本実施形態では、ソース電極およびドレイン電極は、それぞれ上部金属膜であるＡｕ薄膜２−２Ｔと下部金属膜であるＡｕ薄膜２−２Ｂとの２層の金属膜から形成されているが、ダイヤモンド単結晶薄膜２−１と接する金属膜の厚さを薄くすることができればソース電極およびドレイン電極は幾層であってもよい。
【０１０６】
また、本実施形態では、下部ソース電極２−６ＳＢおよび下部ドレイン電極２−６ＤＢのゲート電極２−７Ｇ側の端面が逆メサ形状である。しかし、本発明で重要なことは、「ソース・ゲート電極間隔、ゲート・ドレイン電極間隔を狭くする」ための層と、「ソース電極の厚さ、ドレイン電極の厚さを厚くする」ための層とを別々に形成することにあるので、下部ソース電極２−６ＳＢおよび下部ドレイン電極２−６ＤＢのゲート電極２−７Ｇ側の端面の構造は逆メサ構造に限定されない。
【０１０７】
図８Ａ〜Ｃに、本発明の一実施形態に係るダイヤモンド半導体素子を用いたダイヤモンド電界効果トランジスタの特性を示す。ここで用いるダイヤモンド半導体素子の各寸法は、ｄ_Ｇ＝０．２μｍ、ｄ_ＳＧＢ＝ｄ_ＧＤＢ＝０．１μｍ、ｄ_ＳＧＴ＝ｄ_ＧＤＴ＝１μｍ、ｔ_ＳＢ＝ｔ_ＤＢ＝０．０５μｍ、ｔ_ＳＴ＝ｔ_ＤＴ＝１０μｍである。
【０１０８】
図８Ａに、本実施形態に係るダイヤモンド電界効果トランジスタのドレイン電流電圧特性を示す。最大ドレイン電流Ｉ_Ｄｍａｘは、従来型での値が０．３５Ａ／ｍｍであったのに対し、本実施形態では１Ａ／ｍｍに達する。図８Ｂに、本実施形態に係るダイヤモンド電界効果トランジスタの相互コンダクタンスｇ_ｍのゲート電圧Ｖ_Ｇ依存性（伝達特性）を示す。最大相互コンダクタンスｇ_ｍｍａｘは、従来型での値が１５０ｍＳ／ｍｍであったのに対し、本実施形態では５２０ｍＳ／ｍｍに達する。図８Ｃに、本実施形態に係るダイヤモンド電界効果トランジスタの電力利得Ｕの周波数ｆ依存性を示す。図８Ｃに示すように最大発振周波数ｆ_ｍａｘは、従来型での値が８１ＧＨｚであったのに対し、本実施形態では３１０ＧＨｚに達する。
【０１０９】
このように、本発明の一実施形態に係るダイヤモンド半導体素子は、電界効果トランジスタ特性を従来のダイヤモンド半導体素子に対して大きく改善し、実用レベルのダイヤモンドトランジスターを可能とする。
【０１１０】
本発明の一実施形態に係るダイヤモンドトランジスターの寸法による特性の変化について、図７Ｊを参照しながら詳述する。ゲート電極２−７Ｇの形状がいわゆるＴ型ゲート（またはマッシュルーム型ゲートとも呼ぶ）などの場合には、ゲート電極２−７Ｇのダイヤモンド単結晶薄膜表面と接している部分における距離をゲート長ｄ_Ｇとする。またこのような場合、下部ソース・ゲート間隔ｄ_ＳＧＢ、上部ソース・ゲート間隔ｄ_ＳＧＴを、ダイヤモンド単結晶薄膜２−１の表面と接している部分のゲート電極２−７Ｇのソース側の端からそれぞれ下部ソース電極２−６ＳＢ、上部ソース電極２−６ＳＴまでの距離とし、ゲート・下部ドレイン間隔ｄ_ＧＤＢ、ゲート・上部ドレイン間隔ｄ_ＧＤＴを、ダイヤモンド単結晶薄膜２−１の表面と接している部分のゲート電極２−７Ｇのドレイン側の端からそれぞれ下部ドレイン電極２−６ＤＢ、上部ドレイン電極２−６ＤＴまでの距離とする。また、図９Ａ、９Ｂ〜１２Ａ、１２Ｂにおいて用いるダイヤモンド半導体素子は、変数として用いる箇所の寸法以外は、ｄ_Ｇ＝０．２μｍ、ｄ_ＳＧＢ＝ｄ_ＧＤＢ＝０．１μｍ、ｄ_ＳＧＴ＝１０μｍ、ｄ_ＧＤＴ＝５０μｍ、ｔ_ＳＢ＝ｔ_ＤＢ＝０．０５μｍ、ｔ_ＳＴ＝ｔ_ＤＴ＝１０μｍの寸法を有するものとする。
【０１１１】
図９Ａに、下部ソース・ゲート間隔ｄ_ＳＧＢと最大発振周波数ｆ_ｍａｘとの関係を示す。ｄ_ＳＧＢが増加すると、ｆ_ｍａｘは減少するが、ｄ_ＳＧＢが０．１μｍから１０μｍまで増加するとき、ｆ_ｍａｘは２５０ＧＨｚから１００ＧＨｚまでの減少に止まり、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を得ることができる。
【０１１２】
図９Ｂに、上部ソース・ゲート間隔ｄ_ＳＧＴと最大発振周波数ｆ_ｍａｘとの関係を示す。ｄ_ＳＧＴが増加すると、ｆ_ｍａｘは減少するが、ｄ_ＳＧＢが０．０７μｍから３０μｍまで増加するとき、ｆ_ｍａｘは２５０ＧＨｚから１２０ＧＨｚまでの減少に止まり、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を得ることができる。
【０１１３】
図１０Ａに、ゲート・下部ドレイン間隔ｄ_ＧＤＢとドレイン絶縁破壊電圧Ｖ_ＢＲとの関係を示す。ｄ_ＧＤＢが増加すると、Ｖ_ＢＲは増加するが、ｄ_ＧＤＢが０．０５μｍから０．１μｍあたりで急激に増加し、０．１μｍ以上の範囲において、Ｖ_ＢＲは１００Ｖ以上になる。従来の構成におけるＶ_ＢＲの４５Ｖに比べて良好な特性を得ることができる。ただしｄ_ＧＤＢが５０μｍを越えると、ｆ_ｍａｘが減少する。
【０１１４】
図１０Ｂに、ゲート・上部ドレイン間隔ｄ_ＧＤＴと最大発振周波数ｆ_ｍａｘとの関係を示す。ｄ_ＧＤＴが増加すると、３μｍまではｆ_ｍａｘが増加するが、それ以上では、ｆ_ｍａｘは減少する。ここでｄ_ＧＤＴが３０μｍのとき、ｆ_ｍａｘは１４０ＧＨｚを示し、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を示すことができた。
【０１１５】
図１１Ａに、下部ソース電極２−６ＳＢの厚さｔ_ＳＢと最大発振周波数ｆ_ｍａｘとの関係を示す。ｔ_ＳＢが増加するとｆ_ｍａｘは減少するが、ｔ_ＳＢが０．０１μｍから０．２μｍまで増加するとき、ｆ_ｍａｘは２６０ＧＨｚから１３０ＧＨｚまでの減少に止まり、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を得ることかができる。
【０１１６】
図１１Ｂに、上部ソース電極２−６ＳＴの厚さｔ_ＳＴと最大発振周波数ｆ_ｍａｘとの関係を示す。ｔ_ＳＴが増加すると、ｆ_ｍａｘも増加するが、ｔ_ＳＴが０．２μｍのとき、ｆ_ｍａｘは１００ＧＨｚであり、ｔ_ＳＴが１００μｍのときには、ｆ_ｍａｘは２７０ＧＨｚに達する。これにより、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を得ることかができる。
【０１１７】
図１２Ａに、下部ドレイン電極２−６ＤＢの厚さｔ_ＤＢと最大発振周波数ｆ_ｍａｘとの関係を示す。ｔ_ＤＢが増加すると、ｆ_ｍａｘは減少するが、ｔ_ＤＢが０．０１μｍから０．２μｍまで増加するとき、ｆ_ｍａｘは３００ＧＨｚから１００ＧＨｚまでの減少に止まり、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を得ることかができる。
【０１１８】
図１２Ｂに、上部ドレイン電極２−６ＤＢの厚さｔ_ＤＴと最大発振周波数ｆ_ｍａｘとの関係を示す。ｔ_ＤＴが増加すると、ｆ_ｍａｘは増加するが、ｔ_ＤＴが０．２μｍのとき、ｆ_ｍａｘは１００ＧＨｚであり、ｔ_ＤＴが１００μｍのときには、ｆ_ｍａｘは２８０ＧＨｚに達する。これにより、従来の構成におけるｆ_ｍａｘの８１ＧＨｚに比べて良好な特性を得ることかができる。
【０１１９】
表１は、ソース電極およびドレイン電極の材料がＡｕである従来のダイヤモンド半導体素子と、下部ソース電極２−６ＳＢ、下部ドレイン電極２−６ＤＢの材料がＡｕＰｔ合金である本発明の一実施形態に係るダイヤモンド半導体素子との最大発振周波数ｆ_ｍａｘを示したものである。このとき上部ソース電極２−６ＳＴ、上部ドレイン電極２−６ＤＴの材料はＡｕである。上述のダイヤモンド半導体素子の電極材料にはＡｕを用いているが、本発明の一実施形態に係るダイヤモンド半導体素子の電極材料に組成比がＡｕ：Ｐｔ＝８：２であるＡｕＰｔ合金を用いると、ｆ_ｍａｘは２２０ＧＨｚへ飛躍的に増加する。
【０１２０】
【表１】

【０１２１】
表２は、ソース電極およびドレイン電極の材料がＡｕである従来のダイヤモンド半導体素子と、上部ソース電極２−６ＳＴ、上部ドレイン電極２−６ＤＴの材料が、組成比がＡｕ：Ｐｔ＝８：２であるＡｕＰｔ合金、Ｐｔ、Ｐｄ、Ｔｉ、Ｍｏ、Ｗである本発明の一実施形態に係るダイヤモンド半導体素子との最大発振周波数ｆ_ｍａｘを示したものである。このとき下部ソース電極２−６ＳＢ、下部ドレイン電極２−６ＤＢの材料はＡｕである。上述のダイヤモンド半導体素子の電極材料にはＡｕを用いているが、本発明の一実施形態に係るダイヤモンド半導体素子の電極材料に表２に示す電極材料を用いると、ｆ_ｍａｘは飛躍的に増加する。
【０１２２】
【表２】

【０１２３】
このように、下部ソース電極２−６ＳＢおよび下部ドレイン電極２−６ＤＢと、上部ソース電極２−６ＳＴおよび上部ドレイン電極２−６ＤＴとは、それぞれ異なる材料で形成することもできる。
【０１２４】
次に、第３の目的を達成するための本発明に係るダイヤモンド薄膜作製方法を詳細に説明する。
本発明の一実施形態は、ダイヤモンド結晶薄膜をダイヤモンドが安定な高圧力下で十分な温度を与えて焼成（アニール）する事を大きな特徴とする。ダイヤモンド結晶薄膜の結晶性を良くする為の試みは、真空中、１０００℃以上の高温アニールを用いて行なわれている（非特許文献５参照）が、ダイヤモンドは元来１．５Ｇｐａ以上の超高圧化で安定である為、高温真空アニールでは劣化が起こる。そこで、本発明の一実施形態では、ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。
【０１２５】
本明細書において、「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。すなわち、ダイヤモンドが安定である、とは、高温、高圧でアニールを行っても、グラファイト化せずに、ダイヤモンドの状態を保っている状態である。例えば、単結晶のダイヤモンドの場合、ダイヤモンド単結晶がグラファイト化せずに単結晶状態を保つ状態である。よって、ダイヤモンドが安定な状態になるような高圧下でダイヤモンド結晶薄膜をアニールすることにより、ダイヤモンド結晶薄膜のグラファイト化を防止ないしは軽減することができる。
【０１２６】
また、ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。なお、Ｐ≧０．７１＋０．００２７Ｔの関係式は当業者には良く知られた関係である。そして、温度Ｔは、５５０℃であるとより最適である。
【０１２７】
なお、図２１において、記号〇、記号×はダイヤモンド結晶薄膜に高圧高温アニールを行った条件を示す。記号〇はアニール後もダイヤモンド構造が安定であった条件を表し、記号×はアニール後、ダイヤモンド基板がグラファイト化した条件を表す。
【０１２８】
本発明の一実施形態では、アニール温度およびアニール圧力を上記領域内で設定すれば、すなわち、ダイヤモンドが安定となるアニール温度およびアニール圧力を設定すれば、ダイヤモンド結晶薄膜の劣化を軽減することができる。また、アニール温度を高くしても、アニール圧力を高くすれば、上記領域内に収まるので、アニール温度を高く設定することができる。よって、結晶の欠陥を減少させることが可能となる。従って、本発明の一実施形態によれば、ダイヤモンド結晶薄膜の高品質化を図ることができる。
【０１２９】
上記アニールは、ダイヤモンド単結晶基板上に、マイクロ波プラズマＣＶＤ装置等によりダイヤモンド結晶薄膜を形成し、該ダイヤモンド結晶薄膜が形成されたダイヤモンド単結晶基板を超高圧高温焼成炉に入れて行うことができる。
【０１３０】
また、上記ダイヤモンド結晶薄膜が形成されたダイヤモンド単結晶基板を２つ用意し、それぞれのダイヤモンド結晶薄膜の表面（ダイヤモンド結晶薄膜における、ダイヤモンド単結晶基板とその上に形成されたダイヤモンド結晶薄膜との界面と対向する面）同士を接触するように、上記２つの基板を重ね合わせて、アニールを行っても良い。なお、この重ね合わせを、２つのダイヤモンド結晶薄膜の表面の少なくとも一部が接触するように行えば良い。このように重ね合わせることによって、アニール中、ダイヤモンド結晶薄膜の表面が空気中に曝される表面が無くなる、もしくは減少するので、空気中の酸素、窒素、水蒸気の影響を軽減することができる。また、アニール中は、圧力をかけるためにサンプルの周りをＮａＣｌ等により囲むことになるが、上記重ね合わせによって、アニール中に、ＮａＣｌ等がダイヤモンド結晶薄膜の表面に付着することを軽減することができる。
【０１３１】
このように、２つのダイヤモンド結晶薄膜をそれぞれの表面を内側になるように重ね合わせることによって、２つのダイヤモンド結晶薄膜のそれぞれについて、対向する方のダイヤモンド結晶薄膜に対する保護部材として機能させることができる。すなわち、一方のダイヤモンド結晶薄膜の表面の少なくとも一部と他方のダイヤモンド結晶薄膜の表面の少なくとも一部とを接触させることにより、一方で他方の接触領域を覆うことになる。このように重ね合わせてアニールすることによって、２つのダイヤモンド結晶基板のそれぞれについて表面を保護しあいながら、一度にほぼ同一の位置にてアニールを行える、または２つの基板を別個にアニールするのに必要なスペースよりも少ないスペースにてアニールを行うことができる。よって、アニールを行うためのスペースを小さくすることができるので、一度にアニールを行える基板の数を増加させることができ、高品質なダイヤモンド結晶薄膜をより効率良く作製することができる。
【０１３２】
さらに、ダイヤモンド結晶薄膜の表面の少なくとも一部に、絶縁体薄膜、金属薄膜、合金等の保護部材を形成して、アニールを行うようにしても良い。このようにダイヤモンド結晶薄膜の表面の少なくとも一部を保護部材にて覆ってアニールを行うので、上記重ね合わせと同様に、アニール中における、空気中の酸素、窒素、水蒸気の影響を軽減することができる。また、アニール中における、ＮａＣｌ等のダイヤモンド結晶薄膜の表面への付着を軽減することができる。
【０１３３】
なお、本明細書において、「保護部材」とは、ダイヤモンド結晶薄膜の表面への、空気中の各成分や圧力印加に用いるＮａＣｌ等の材料の影響を軽減するための部材である。この保護部材は、ダイヤモンド結晶薄膜の表面の少なくとも一部を覆う、または該少なくとも一部に形成されることによって機能する。すなわち、ダイヤモンド結晶薄膜の表面に保護部材が存在することによって、空気中の酸素、窒素、水蒸気等の各成分や、圧力印加に用いるＮａＣｌ等の材料が、ダイヤモンド結晶薄膜の表面に到達、付着するのを防ぐ、ないしは軽減することが可能となる。
【０１３４】
なお、本発明の一実施形態では、ダイヤモンド結晶薄膜を形成する基板は、ダイヤモンド単結晶基板に限定されず、例えば、ダイヤモンド多結晶基板、シリコン基板など他の基板を用いても良い。
また、基板上に形成されるダイヤモンド結晶薄膜も、ダイヤモンド単結晶薄膜でも良いし、ダイヤモンド多結晶薄膜であっても良い。
【０１３５】
以下、本発明の一実施形態に係るダイヤモンド薄膜作製方法を実施例に基づいて詳細に説明するが、本発明は、下記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。例えば、ダイヤモンド単結晶薄膜は任意の厚さであって良く、下記実施例の値に限定されるものではない。
【０１３６】
（実施例１）
本発明の実施例１によるダイヤモンド薄膜の作製方法について図１５Ａ〜１５Ｄを用いて説明する。面方位が（１００）であるダイヤモンド単結晶基板３−１１を用意する（図１５Ａ）。次いで、ダイヤモンド単結晶基板３−１１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとし、基板温度７００℃でダイヤモンド単結晶薄膜３−１２を１−５μｍ程度積層する（図１５Ｂ）。このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれていることがある。本実施例では、マイクロ波プラズマＣＶＤ法を用いているが、ダイヤモンド薄膜が形成できる手法であれば成長方法は問わない。
【０１３７】
その後、ダイヤモンド単結晶薄膜３−１２が形成されたダイヤモンド単結晶基板３−１１を超高圧高温焼成炉内に配置し、１２００℃、６ＧＰａの条件下で上記ダイヤモンド単結晶薄膜３−１２のアニールを行う（図１５Ｃ）。該アニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図１５Ｄ）。
【０１３８】
ところで、予備実験として図２１に示すようにダイヤモンド結晶薄膜が形成されたダイヤモンド単結晶基板を様々の温度、圧力条件下でアニールしているが、１２００℃、６ＧＰａという条件はダイヤモンドが安定にアニールできる領域に位置している。
【０１３９】
高圧高温アニール前後でダイヤモンド結晶薄膜のホール測定を行い、特性の比較を行った。ちなみに、ホール測定より得られる半導体の移動度は結晶性と密接に関連しており、結晶性が良いほど移動度が上昇する。本実施例ではサンプル間でのばらつきを抑えるため同条件で数個のサンプルを作製し、ホール測定を行い移動度の平均値（平均移動度）を求めている。
【０１４０】
表３から分かるように、アニール前のサンプル（図１５Ｂ）、すなわち従来方法で作製したサンプルの室温での平均移動度は８００ｃｍ^２／Ｖｓ程度となった。一方、高圧高温アニール後のサンプル（図１５Ｄ）は、平均移動度は１０００ｃｍ^２／Ｖｓとなり平均移動度は上昇している。
【０１４１】
また、高温高圧アニール前後のダイヤモンド結晶薄膜を用いて電界効果トランジスタ（ＦＥＴ）を作製し、電流−電圧（Ｉｄｓ−Ｖｄｓ）測定を行い、特性を比較した（図２３）。なお、上記ＦＥＴでは、ソース、ドレイン電極には金を、ゲート電極としてはアルミニウムを使用しており、ゲート長は５μｍ、ゲート幅は１００μｍである。また、ゲート電圧は０−３．５Ｖで０．５Ｖ刻みで測定している。
【０１４２】
図２３から分かるように、アニール前に見られた電流リークがアニール後には殆ど無くなり、特性が改善された。
これらの結果から、基板に形成されたダイヤモンド結晶薄膜に対して高圧高温アニールを行うことにより、ダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄膜が高品質化されている事がわかる。このとき、アニール温度およびアニール圧力は、ダイヤモンドが安定となるように設定されているので、ダイヤモンド結晶薄膜の劣化を抑えることができる。さらに、ダイヤモンドが安定にアニールできる領域である限り、アニール温度は高くすることができるので、更なる欠陥の減少を図ることができる。
【０１４３】
【表３】

【０１４４】
（実施例２）
本発明の実施例２によるダイヤモンド薄膜の作製方法について図１６Ａ〜１６Ｄを用いて説明する。面方位が（１００）であるダイヤモンド単結晶基板３−２１を用意する（図１６Ａ）。次いで、ダイヤモンド単結晶基板３−２１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとし、基板温度７００℃でダイヤモンド単結晶薄膜３−２２を１−５μｍ程度積層する（図１６Ｂ）。このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれていることがある。また、本実施例では、上述のようにして作製されたダイヤモンド単結晶薄膜３−２２が形成されたダイヤモンド単結晶基板３−２１を２枚用意する。
【０１４５】
その後、図１６Ｃに示すように２枚のダイヤモンド単結晶薄膜３−２２の表面が内側になるように重ね合わせた後、すなわち、２枚のダイヤモンド単結晶薄膜３−２２の表面同士が接触するように重ね合わせた後、該重ね合わされた基板を超高圧高温焼成炉内に配置し、１２００℃、６ＧＰａの条件下でアニールを行う。
【０１４６】
なお、上記重ね合わせは、人の手で行っても良いし、基板を挟持し、該挟持された基板を所定の位置に配置する手段および該手段を駆動するための駆動手段を有する配置手段によって行っても良い。このような配置手段を用いる場合は、モータ等の駆動手段を駆動することにより、一方の、ダイヤモンド単結晶基板３−２１を挟持し、他方の、ダイヤモンド単結晶基板３−２１に対して、２枚のダイヤモンド単結晶薄膜３−２２の表面が合わさるようにして、上記挟持されたダイヤモンド単結晶基板３−２１を配置する。
このように、本実施例では、２つのダイヤモンド単結晶薄膜３−２２の表面が接触するように重ね合わせることができれば、いずれの手段を用いても良い。
【０１４７】
上記アニールが終了すると、重ねあわされた２つの基板をそれぞれ分離すると、上記アニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図１６Ｄ）。
【０１４８】
高圧高温アニール前後でダイヤモンド結晶薄膜のホール測定を行い、特性の比較を行った。表３から分かるように、アニール前のサンプル（図１６Ｂ）、すなわち従来方法で作製したサンプルの室温での平均移動度は８００ｃｍ^２／Ｖｓ程度となった。一方、高圧高温アニール後のサンプル（図１６Ｄ）は、１３００ｃｍ^２／Ｖｓとなり平均移動度は上昇した。これらの結果から高圧高温アニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド薄膜が高品質化されている事が理解される。また、本実施例では、アニール中、ダイヤモンド結晶薄膜の表面同士を接触するようにしているので、ダイヤモンド結晶薄膜に対する、空気中の、窒素、酸素、水蒸気等の影響を軽減することができる。また、上記重ね合わせにより、圧力をかけるために基板の周りに配置したＮａＣｌが、アニール中にダイヤモンド結晶薄膜の表面に付着することを減少させることができる。
【０１４９】
なお、本実施例では、２つのダイヤモンド単結晶薄膜３−２２の表面同士を、該表面の全面が接触するように重ね合わせているが、これに限定されない。本実施例では、アニール中において、ダイヤモンド単結晶薄膜３−２２の表面に対する、空気中の各成分や圧力印加に用いるＮａＣｌ等の影響を軽減することが重要であって、そのために、アニール中、上記表面を少しでも露出させないことが重要である。よって、本発明の一実施例では、２つの基板の重ね合わせを、２つのダイヤモンド結晶薄膜の表面の少なくとも一部が接触するように行えば、上記影響を軽減できる。
【０１５０】
このように、本実施例では、アニール中の、ダイヤモンド結晶薄膜の表面への、空気中の各成分や圧力印加に用いるＮａＣｌ等の影響を軽減するために、ダイヤモンド結晶薄膜の表面の露出を減少できれば良いので、２つのダイヤモンド結晶薄膜の表面が内側になるように重ね合わせることに限定されない。例えば、ダイヤモンド結晶薄膜の少なくとも一部に、保護部材としての、ダイヤモンド結晶基板や実施例３や４で後述する酸化物、窒化物、金属、合金等を配置することにより、上記少なくとも一部を保護部材にて覆うようにして、アニールを行うようにしても良い。
【０１５１】
（実施例３）
本発明の実施例３によるダイヤモンド薄膜の作製方法について図１７Ａ〜１７Ｆを用いて説明する。面方位が（１００）であるダイヤモンド単結晶基板３−３１を用意する（図１７Ａ）。次いで、ダイヤモンド単結晶基板３−３１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとし、基板温度７００℃でダイヤモンド単結晶薄膜３−３２を１−５μｍ程度積層する（図１７Ｂ）。このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれていることがある。
【０１５２】
その後、図１７Ｃに示すようにダイヤモンド単結晶薄膜３−３２上に、保護部材としての保護膜３−３３を形成する。この保護膜３−３３は、０．５μｍ程度の膜厚を有する様々な金属化合物とすることができる。このような保護膜３−３３の材料を、これに限定されないが、例えば、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、酸化アルミニウム（ＡｌＯ_ｘ）等とすることができる。これら、酸化シリコン、窒化シリコン、酸化アルミニウムは、ＥＣＲスパッタ法にて形成すれば良い。
【０１５３】
次いで、保護膜３−３３およびダイヤモンド単結晶薄膜３−３２が形成されたダイヤモンド単結晶基板３−３１を超高圧高温焼成炉内に配置し、１２００℃、６ＧＰａの条件下で上記ダイヤモンド単結晶薄膜３−３２のアニールを行う（図１７Ｄ）。該アニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図１７Ｅ）。次いで、保護膜３−３３を除去するエッチングを行う（図１７Ｆ）。
【０１５４】
高圧高温アニール前後でダイヤモンド結晶薄膜のホール測定を行い、サンプルの特性比較を行った。表３から分かるように、アニール前のサンプル（図１７Ｂ）、すなわち従来方法で作製したサンプルの室温での平均移動度は８００ｃｍ^２／Ｖｓ程度となった。一方、高圧高温アニール後のサンプル（図１７Ｆ）の平均移動度は保護膜の種類によらず１３００ｃｍ^２／Ｖｓとなり従来方法より上昇した。これらの結果から高圧高温アニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄膜が高品質化されている事が理解される。また、本実施例では、アニール中、ダイヤモンド結晶薄膜の表面には保護膜が形成されているので、ダイヤモンド結晶薄膜表面に対する、空気中の、窒素、酸素、水蒸気等の影響を軽減することができる。また、上記保護膜により、圧力をかけるために基板の周りに配置したＮａＣｌが、アニール中にダイヤモンド結晶薄膜の表面に付着することを減少させることができる。
【０１５５】
なお、本実施例では、保護膜３−３３をダイヤモンド単結晶薄膜３−３２の表面全面に形成しているが、これに限定されない。本実施例では、アニール中において、ダイヤモンド単結晶薄膜３−３２の表面に対する、空気中の各成分や圧力印加に用いるＮａＣｌ等の影響を軽減することが重要であって、そのために、アニール中、上記表面を少しでも露出させないことが重要である。よって、本発明の一実施例では、保護膜をダイヤモンド単結晶薄膜の少なくとも一部に形成すれば、上記影響を軽減できる。
【０１５６】
（実施例４）
本発明の実施例４によるダイヤモンド薄膜の作製方法について図１８Ａ〜１８Ｆを用いて説明する。面方位が（１００）であるダイヤモンド単結晶基板３−４１を用意する（図１８Ａ）。次いで、ダイヤモンド単結晶基板３−４１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとし、基板温度７００℃でダイヤモンド単結晶薄膜３−４２を１−５μｍ程度積層する（図１８Ｂ）。このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれていることがある。
【０１５７】
その後、図１８Ｃに示すようにダイヤモンド単結晶薄膜３−４２上に、保護部材としての保護膜３−４３を形成する。この保護膜３−４３は、０．５μｍ程度の膜厚を有する様々の金属膜または合金膜とすることができる。このような保護膜３−４３の材料を、これに限定されないが、例えば、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、チタン−アルミニウム合金（Ｔｉ６５％−Ａｌ３５％）等とすることができる。これら、白金、チタン、タングステン、パラジウム、モリブデン、チタン−アルミニウム合金等は真空蒸着法にて形成すれば良い。
また、本実施例では合金としてチタン−アルミニウム合金を用いたが、Ｐｔ，Ｔｉ，Ｗ，Ｐｄ，Ｍｏのうち少なくとも１種の金属を含む合金であれば良い。
【０１５８】
次いで、保護膜３−４３およびダイヤモンド単結晶薄膜３−４２が形成されたダイヤモンド単結晶基板３−４１を超高圧高温焼成炉内に配置し、１２００℃、６ＧＰａの条件下で上記ダイヤモンド単結晶薄膜３−４２のアニールを行う（図１８Ｄ）。該アニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図１８Ｅ）。次いで、保護膜３−４３を除去するエッチングを行う（図１８Ｆ）。
【０１５９】
高圧高温アニール前後でダイヤモンド結晶薄膜のホール測定を行い、サンプルの特性比較を行った。表３から分かるように、アニール前のサンプル（図１８Ｂ）、すなわち従来方法で作製したサンプルの室温での平均移動度は８００ｃｍ^２／Ｖｓ程度となった。一方、高圧高温アニール後のサンプル（図１８Ｆ）の平均移動度は保護膜の種類によらず１３００ｃｍ^２／Ｖｓとなり従来方法より上昇した。これらの結果から高圧高温アニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄膜が高品質化されている事が理解される。また、本実施例では、アニール中、ダイヤモンド結晶薄膜の表面には保護膜が形成されているので、ダイヤモンド結晶薄膜表面に対する、空気中の、窒素、酸素、水蒸気等の影響を軽減することができる。また、上記保護膜により、圧力をかけるために基板の周りに配置したＮａＣｌが、アニール中にダイヤモンド結晶薄膜の表面に付着することを減少させることができる。
【０１６０】
（実施例５）
本発明の実施例５によるダイヤモンド薄膜の作製方法について図１９Ａ〜１９Ｄを用いて説明する。面方位が（１１１）であるダイヤモンド単結晶基板３−５１を用意する（図１９Ａ）。次いで、ダイヤモンド単結晶基板３−５１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとし、基板温度７００℃で、面方位が（１１１）であるダイヤモンド単結晶薄膜３−５２を１−５μｍ程度積層する（図１９Ｂ）。このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれていることがある。
【０１６１】
その後、ダイヤモンド単結晶薄膜３−５２が形成されたダイヤモンド単結晶基板３−５１を超高圧高温焼成炉内に配置し、１２００℃、６ＧＰａの条件下で上記ダイヤモンド単結晶薄膜３−５２のアニールを行う（図１９Ｃ）。該アニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図１９Ｄ）。
【０１６２】
高圧高温アニール前後でダイヤモンド結晶薄膜のホール測定を行い、特性の比較を行った。表３から分かるように、アニール前のサンプル（図１９Ｂ）、すなわち従来方法で作製したサンプルの室温での平均移動度は８００ｃｍ^２／Ｖｓ程度となった。一方、高圧高温アニール後のサンプル（図１９Ｄ）は１２００ｃｍ^２／Ｖｓとなり平均移動度は上昇している。これらの結果から高圧高温アニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄膜が高品質化されている事がわかる。
【０１６３】
（実施例６）
本発明の実施例６によるダイヤモンド薄膜の作製方法について図２０Ａ〜２０Ｄを用いて説明する。面方位が（１００）であるダイヤモンド単結晶基板３−６１を用意する（図２０Ａ）。ダイヤモンド単結晶基板３−６１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガス（ガス濃度０．５％）とし、基板温度６５０−７００℃でダイヤモンド単結晶薄膜３−６２を１−５μｍ程度積層する（図２０Ｂ）。本実施例では、ダイヤモンド結晶薄膜の成長中の基板温度（ダイヤモンド結晶薄膜を形成する際の、基板を熱するための温度）、メタン流量等を制御しているので、平均自乗粗さで１μｍ^２の範囲で３０ｎｍ以下の表面平坦性を有するダイヤモンド結晶薄膜を得ることができる。
【０１６４】
上記基板温度およびメタン流量の制御条件を以下に示す。すなわち、基板温度については、６５０℃以上７００℃以下に制御する。すなわち、基板温度は、ダイヤモンド結晶薄膜を形成する際の成長温度以上であり、７００℃以下の温度で制御される。また、メタン流量については、水素流量に対するメタン流量の比率（流量（ｓｃｃｍ）の比）である、メタン流量／水素流量が、０％より大きく、０．５％以下となるように制御する。反応ガスが水素のみ（上記比率が０％）の場合は、ダイヤモンド結晶薄膜は成長しないので、上記比率は、０％よりも大きく設定する必要がある。ただし、上記比率が、０％より大きく０．１％よりも小さい場合は、上記比率が０．１％以上、０．５％以下の場合に比べて、成長速度が遅くなるので、上記比率を、０．１％以上、０．５％以下とすることが好ましい。
【０１６５】
すなわち、本実施例では、上記基板温度の制御または上記メタン流量の制御の少なくとも一方を制御することにより、ダイヤモンド結晶薄膜の表面平坦性を向上することができる。
【０１６６】
このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれていることがある。また、本実施例では、上述のようにして作製されたダイヤモンド単結晶薄膜３−６２が形成されたダイヤモンド単結晶基板３−６１を２枚用意する。
【０１６７】
その後、図２０Ｃに示すように２枚のダイヤモンド単結晶薄膜３−６２の表面が内側になるように重ね合わせた後、該重ね合わされた基板を超高圧高温焼成炉内に配置し、１２００℃、６ＧＰａの条件下でアニールを行う。上記アニールが終了すると、重ねあわされた２つの基板をそれぞれ分離すると、上記アニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図２０Ｄ）。
【０１６８】
高圧高温アニール前後でダイヤモンド結晶薄膜のホール測定を行い、特性の比較を行った。表３から分かるように、アニール前のサンプル（図２０Ｂ）、すなわち従来方法で作製したサンプル室温での平均移動度は８００ｃｍ^２／Ｖｓ程度となった。一方、高圧高温アニール後のサンプル（図２０Ｄ）は、１５００ｃｍ^２／Ｖｓとなり平均移動度は上昇した。これらの結果から高圧高温アニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド薄膜が高品質化されている事が分かる。
【０１６９】
次に、第４の目的を達成するための本発明に係るｐ型ダイヤモンド半導体およびその製造方法を詳細に説明する。
【０１７０】
本発明では、ｐ型ダイヤモンド半導体における正孔濃度とドーパント原子濃度とを同時に改善するために、ダイヤモンドのｐ型ドーパント元素として、Ｂよりも活性化エネルギーが低い、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）または亜鉛（Ｚｎ）を用いる。その結果として、さらにこれらｐ型ダイヤモンドを構造の一部に用いることによって、３００Ｋにおいても機能する、ＭＥＳ型、ＭＩＳ型電界効果トランジスタ（ＦＥＴ），ＰＮＰ型、ＮＰＮ型バイポーラートランジスター、半導体レーザー、発光ダイオードの半導体素子が実現できる。
（実施形態４）
マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、Ａｌを含む有機金属原料である、トリメチルアルミニウム（（ＣＨ_３）_３Ａｌ：ＴＭＡｌ）およびトリエチルアルミニウム（（Ｃ_２Ｈ_５）_３Ａｌ：ＴＥＡｌ）のいずれかを用いる。または、このドーパントガスを用いる代わりに、固体のＡｌをプラズマ中に挿入し、気化したＡｌをドーパントガスとして使用することもできる。
【０１７１】
得られるダイヤモンド半導体膜のホール測定を行い、ホール係数の判定を行うと、それらがｐ型半導体であることが確認することができる。
【０１７２】
図２４に、本発明の実施形態に係るドーパント原子の、原料ガス中の濃度とｐ型ダイヤモンド半導体中の濃度との関係を示す。ＳＩＭＳ（２次イオン質量分析）測定によりダイヤモンド半導体膜中のＡｌ原子濃度を測定し、原料ガス中の炭素（Ｃ）の原子数に対するＡｌの原子数の比率（Ａｌ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＡｌ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４に示すように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
となる。
【０１７３】
図２５に、本発明の実施形態４に係るｐ型ダイヤモンド半導体中の各Ａｌ原子濃度に対する正孔濃度の温度依存性を示す。図２５は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）をとり、ｐ型ダイヤモンド半導体中のＡｌ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０１７４】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^‐3を得るためには、２．０×１０^１７ｃｍ^‐3以上のＡｌ原子濃度が必要である。また、１．０×１０^２１ｃｍ^‐3を越えるＡｌ原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分かっている。従って、Ａｌをドーピングしたｐ型ダイヤモンド半導体素子の、実用レベルの３００Ｋ付近におけるドーパント原子濃度は、２．０×１０^１７ｃｍ^‐3以上１．０×１０^２１ｃｍ^‐3以下である必要がある。
【０１７５】
このことから、（１）式を用いて、原料ガス中のＣの原子数に対するＡｌの原子数の比率（Ａｌ／Ｃ）は、２ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０１７６】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図２５を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＡｌ原子濃度として、図２５から２．６×１０^１６ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＡｌの原子数の比率（Ａｌ／Ｃ）は、（１）式から０．２６ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０１７７】
ｐ型ダイヤモンド半導体膜中のＡｌ原子濃度は、１．０×１０^２１ｃｍ^‐3以下の範囲内では、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０１７８】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態４に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＡｌ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域における条件の下で、ｐ型半導体として機能する。例えば、実施形態４は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態４のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０１７９】
さらに、ドーパントガスとして、本発明のトリメチルアルミニウム（（ＣＨ_３）_３Ａｌ：ＴＭＡｌ）、トリエチルアルミニウム（（Ｃ_２Ｈ_５）_３Ａｌ：ＴＥＡｌ）または塩化アルミニウム（ＡｌＣｌ_３）を用いた場合に得られる、各ｐ型ダイヤモンド半導体膜の正孔の３００Ｋにおける移動度を表４に示す。
【０１８０】
【表４】

【０１８１】
表４に示すように、トリメチルアルミニウム（（ＣＨ_３）_３Ａｌ：ＴＭＡｌ）、トリエチルアルミニウム（（Ｃ_２Ｈ_５）_３Ａｌ：ＴＥＡｌ）を用いた場合の方が、塩化アルミニウム（ＡｌＣｌ_３）を用いた場合よりも、室温正孔移動度は、約７倍も高く、非常に優れた特性を有している。
【０１８２】
（実施形態５）
ドーパントをＢｅにし、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＢｅドーパントを注入してＢｅ不純物ドープダイヤモンドを作製することができる。このＢｅ不純物ドープダイヤモンドは、イオン注入法の他に、固体のＢｅをプラズマ中に挿入し、気化したＢｅをドーパントガスとするマイクロ波プラズマ化学気相堆積法を用いて作製することができる。そのマイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、固体のＢｅ、残部Ｈ_２なる反応ガスを全流量３００ｃｃｍを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。ここで反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。
【０１８３】
次に、得られたＢｅ不純物ドープダイヤモンドにアニールを施す。得られた本発明のＢｅドープダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、ｐ型半導体であることを確認することができる。
【０１８４】
ＳＩＭＳ測定によりダイヤンド半導体膜中のＢｅ原子濃度ｙを測定し、原料ガス中のＣの原子数に対するＢｅの原子数の比率（Ｂｅ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＢｅ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０１８５】
１．０×１０^１６ｃｍ^−３〜１．０×１０^２１ｃｍ^−３の各Ｂｅドーパント原子濃度の試料における、正孔濃度の温度依存性をホール測定で測定した。その結果から、図２６に、本発明の実施形態５に係るｐ型ダイヤモンド半導体中の各Ｂｅ原子濃度に対する正孔濃度の温度依存性を示す。図２６は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）をとり、ｐ型ダイヤモンド半導体中のＢｅ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０１８６】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^−３を得るためには、７．０×１０^１６ｃｍ^−３以上のＢｅ原子濃度が必要である。また１．０×１０^２１ｃｍ^−３を越えるＢｅ原子濃度ではダイヤモンド結晶の品質の劣化が起こる。従って、Ｂｅをドーピングしたｐ型ダイヤモンド半導体素子の、実用レベルの３００Ｋ付近におけるドーパント原子濃度は、７．０×１０^１６ｃｍ^−３以上１．０×１０^２１ｃｍ^‐3以下である必要がある。
【０１８７】
このことから、（１）式を用いて、原料ガス中のＣの原子数に対するＢｅの原子数の比率（Ｂｅ／Ｃ）は、０．７ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０１８８】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図２６を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＢｅ原子濃度として、図２６から１．３×１０^１６ｃｍ^‐3が導出される。
【０１８９】
Ｂｅ原子濃度は、１．０×１０^２１ｃｍ^−３以下の範囲内では、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０１９０】
また、本実施形態に係るｐ型ダイヤモンド半導体は、同じドーパント原子濃度で、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比較して、約２５０００倍の室温正孔濃度を得ることができる。
【０１９１】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態５に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＢｅ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域における条件の下で、ｐ型半導体として機能する。例えば、実施形態５は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態５のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０１９２】
（実施形態６）
ドーパントをＣａにし、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＣａドーパントを注入してＣａ不純物ドープダイヤモンドを作製することができる。このＣａ不純物ドープダイヤモンドは、イオン注入法の他に、マイクロ波プラズマ化学気相堆積法を用いて作製することができる。マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここでドーパントガスには、塩化カルシウムＣａＣｌ_２を用いる。または、このドーパントガスを用いる代わりに、固体のＣａをプラズマ中に挿入し、気化したＣａをドーパントガスとして使用することもできる。
【０１９３】
ＳＩＭＳ測定によりダイヤモンド半導体膜中のＣａ原子濃度ｙを測定し、原料ガス中のＣの原子数に対するＣａの原子数の比率（Ｃａ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＣａ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０１９４】
１．０×１０^１６ｃｍ^−３〜１．０×１０^２１ｃｍ^−３の各Ｃａドーパント原子濃度の試料における、正孔濃度の温度依存性をホール測定で測定した。その結果から、図２７に、本発明の実施形態６に係るｐ型ダイヤモンド半導体中の各Ｃａ原子濃度に対する正孔濃度の温度依存性を示す。図２７は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）をとり、ｐ型ダイヤモンド半導体中のＣａ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０１９５】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^−３を得るためには、３．０×１０^１７ｃｍ^−３以上のＣａ原子濃度が必要である。また、１．０×１０^２１ｃｍ^−３を越えるＣａ原子濃度では、ダイヤモンド結晶の品質の劣化が起こる。従って、Ｃａをドーピングしたｐ型ダイヤモンド半導体素子の、実用レベルの３００Ｋ付近におけるドーパント原子濃度は、３．０×１０^１７ｃｍ^−３以上１．０×１０^２１ｃｍ^‐3以下である必要がある。
【０１９６】
このことから、（１）式を用いて、原料ガス中のＣの原子数に対するＣａの原子数の比率（Ｃａ／Ｃ）は、３．０ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０１９７】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図２７を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＣａ原子濃度として、図２７から３．２×１０^１６ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＣａの原子数の比率（Ｃａ／Ｃ）は、（１）式から０．３２ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０１９８】
Ｃａ原子濃度は、１．０×１０^２１ｃｍ^−３以下の範囲内では、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０１９９】
また、本実施形態に係るｐ型ダイヤモンド半導体は、同じドーパント原子濃度で、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比較して、約５．７×１０^３倍の室温正孔濃度を得ることができる。
【０２００】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態６に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＣａ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域における条件の下で、ｐ型半導体として機能する。例えば、実施形態６は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態６のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２０１】
また、本実施形態で得られるｐ型ダイヤモンド半導体膜の正孔の室温における移動度は、Ｃａ原子濃度を１．０×１０^１９ｃｍ^-3とした条件の下で２００ｃｍ^２／Ｖｓである。
【０２０２】
（実施形態７）
マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、Ｃｄを含む有機金属原料である、ジメチルカドミニウム（（ＣＨ_３）_２Ｃｄ：ＤＭＣｄ）およびジエチルカドミニウム（（Ｃ_２Ｈ_５）_２Ｃｄ：ＤＥＣｄ）のいずれかを用いる。
【０２０３】
得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、それらがｐ型半導体であることを確認することができる。
【０２０４】
また、ＳＩＭＳ測定によりダイヤモンド半導体膜中のＣｄ原子濃度を測定し、原料ガス中のＣの原子数に対するＣｄの原子数の比率（Ｃｄ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＣｄ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０２０５】
図２８に、本発明の実施形態７に係るｐ型ダイヤモンド半導体中の各Ｃｄ原子濃度に対する正孔濃度の温度依存性を示す。図２８は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）、ｐ型ダイヤモンド半導体中のＣｄ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０２０６】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^‐3を得るためには、２．０×１０^１６ｃｍ^‐3以上のＣｄ原子濃度が必要であることが分かる。また１．０×１０^２１ｃｍ^‐3を越えるＣｄ原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分かっている。従って、Ｃｄをドーピングしたｐ型ダイヤモンド半導体素子の、実用レベルのドーパント原子濃度は、２．０×１０^１６ｃｍ^‐3以上１．０×１０^２１ｃｍ^‐3以下である必要がある。
【０２０７】
このことから、（１）式を用いて、原料ガス中のＣの原子数に対するＣｄの原子数の比率（Ｃｄ／Ｃ）は、０．２ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２０８】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図２８を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＣｄ原子濃度として、図２８から６．４×１０^１５ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＣｄの原子数の比率（Ｃｄ／Ｃ）は、（１）式から０．０６４ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２０９】
ｐ型ダイヤモンド半導体膜中のＣｄ原子濃度は、１．０×１０^２１ｃｍ^‐3以下の範囲内では、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０２１０】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態７に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＣｄ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域における条件の下で、ｐ型半導体として機能する。例えば、実施形態７は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態７のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２１１】
さらに、ドーパントガスとして、本発明のジメチルカドミニウム（（ＣＨ_３）_２Ｃｄ：ＤＭＣｄ）、ジエチルカドミニウム（（Ｃ_２Ｈ_５）_２Ｃｄ：ＤＥＣｄ）または塩化カドミニウム（ＣｄＣｌ_２）を用いた場合に得られる、各ｐ型ダイヤモンド半導体膜の正孔の３００Ｋにおける移動度を比較した結果を、表５に示す。
【０２１２】
【表５】

【０２１３】
表５に示すように、塩化カドミニウム（ＣｄＣｌ_２）を用いた場合に比べて、ジメチルカドミニウム（（ＣＨ_３）_２Ｃｄ：ＤＭＣｄ）、ジエチルカドミニウム（（Ｃ_２Ｈ_５）_２Ｃｄ：ＤＥＣｄ）を用いた場合の方が、室温正孔移動度は８倍以上も高く、非常に優れた特性を有している。
【０２１４】
（実施形態８）
マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、Ｇａを含む有機金属原料である、トリメチルガリウム（（ＣＨ_３）_３Ｇａ：ＴＭＧａ）またはトリエチルガリウム（（Ｃ_２Ｈ_５）_３Ｇａ：ＴＥＧａ）を用いる。
【０２１５】
得られたダイヤモンド半導体膜のホール測定を行い、ホール係数の判定を行うと、それらがｐ型半導体であることを確認することができる。
【０２１６】
さらに、ＳＩＭＳ測定によりダイヤモンド半導体膜中のＧａ原子濃度を測定し、原料ガス中のＣの原子数に対するＧａの原子数の比率（Ｇａ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＧａ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０２１７】
図２９に、本発明の実施形態８に係るｐ型ダイヤモンド半導体中の各Ｇａ原子濃度に対する正孔濃度の温度依存性を示す。図２９は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）、ｐ型ダイヤモンド半導体中のＧａ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０２１８】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^‐3を得るためには、３．０×１０^１６ｃｍ^‐3以上のＧａ原子濃度が必要であることが分かる。また１．０×１０^２１ｃｍ^‐3を越えるＧａ原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分かっている。従って、Ｇａをドーピングしたｐ型ダイヤモンド半導体素子の、実用レベルのドーパント原子濃度は、３．０×１０^１６ｃｍ^‐3以上１．０×１０^２１ｃｍ^‐3以下である必要がある。
【０２１９】
このことから、（１）式を用いて、原料ガス中のＣの原子数に対するＧａの原子数の比率（Ｇａ／Ｃ）は、０．３ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２２０】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図２９を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＧａ原子濃度として、図２９から８．１×１０^１５ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＧａの原子数の比率（Ｇａ／Ｃ）は、（１）式から０．０８１ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２２１】
ｐ型ダイヤモンド半導体膜中のＧａ原子濃度は、１．０×１０^２１ｃｍ^‐3以下の範囲内では、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０２２２】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態８に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＧａ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域に含まれる条件下で、ｐ型半導体として機能する。例えば、実施形態８は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態８のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２２３】
ドーパントガスとして、本発明のトリメチルアルミニウム（（ＣＨ_３）_３Ａｌ：ＴＭＡｌ）、トリエチルガリウム（（Ｃ_２Ｈ_５）_３Ｇａ：ＴＥＧａ）または塩化ガリウム（ＧａＣｌ_３）を用いた場合に得られる、各ｐ型ダイヤモンド半導体膜の正孔の３００Ｋにおける移動度を表６に示す。
【０２２４】
【表６】

【０２２５】
表６に示すように、塩化ガリウム（ＧａＣｌ_３）を用いた場合よりも、トリメチルアルミニウム（（ＣＨ_３）_３Ｇａ，ＴＭＧａ）、トリエチルアルミニウム（（Ｃ_２Ｈ_５）_３Ｇａ，ＴＥＧａ）を用いた場合の方が、室温正孔移動度が７倍以上も高く、非常に優れた特性を有している。
【０２２６】
（実施形態９）
マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、Ｉｎを含む有機金属原料である、トリメチルインジウム（（ＣＨ_３）_３Ｉｎ：ＴＭＩｎ）、またはトリエチルインジウム（（Ｃ_２Ｈ_５）_３Ｉｎ：ＴＥＩｎ）を用いる。
【０２２７】
得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、それらがｐ型半導体であることを確認することができる。
【０２２８】
さらに、ＳＩＭＳ測定によりダイヤモンド半導体膜中のＩｎ原子濃度を測定し、原料ガス中のＣの原子数に対するＩｎの原子数の比率（Ｉｎ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＩｎ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０２２９】
図３０に、本発明の実施形態９に係るｐ型ダイヤモンド半導体中の各Ｉｎ原子濃度に対する正孔濃度の温度依存性を示す。図３０は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）をとり、ｐ型ダイヤモンド半導体中のＩｎ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０２３０】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^‐3を得るためには、１．５×１０^１６ｃｍ^‐3以上のＩｎ原子濃度が必要であることが分かる。また１．０×１０^２１ｃｍ^‐3を越えるＩｎ原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分かっている。従って、Ｉｎをドーピングしたｐ型ダイヤモンド半導体素子の実用レベルのドーパント原子濃度は、１．５×１０^１６ｃｍ^‐3以上１．０×１０^２１ｃｍ^‐3以下である。
【０２３１】
このことから、（１）式を用いて、原料ガス中のＣの原子数に対するＩｎの原子数の比率（Ｉｎ／Ｃ）は、０．１５ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２３２】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図３０を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＩｎ原子濃度として、図３０から５．１×１０^１５ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＩｎの原子数の比率（Ｉｎ／Ｃ）は、（１）式から０．０５１ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２３３】
ｐ型ダイヤモンド半導体膜中のＩｎ原子濃度は、１．０×１０^２１ｃｍ^‐3以下の範囲内では、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０２３４】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態９に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＩｎ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域に含まれる条件下で、ｐ型半導体として機能する。例えば、実施形態９は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態９のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２３５】
さらに、ドーパントガスとして、本発明のトリメチルインジウム（（ＣＨ_３）_３Ｉｎ：ＴＭＩｎ）、トリエチルインジウム（（Ｃ_２Ｈ_５）_３Ｉｎ：ＴＥＩｎ）または塩化インジウム（ＩｎＣｌ_３）を用いた場合に得られる、各ｐ型半導体膜の正孔の３００Ｋにおける移動度を表７に示す。
【０２３６】
【表７】

【０２３７】
表７に示すように、塩化インジウム（ＩｎＣｌ_３）を用いた場合よりも、トリメチルインジウム（（ＣＨ_３）_３Ｉｎ：ＴＭＩｎ）またはトリエチルインジウム（（Ｃ_２Ｈ_５）_３Ｉｎ：ＴＥＩｎ）を用いた場合の方が、室温正孔移動度が７倍以上も高く、非常に優れた特性を有している。
【０２３８】
（実施形態１０）
ドーパントをＬｉにし、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＬｉドーパントを注入してＬｉ不純物ドープダイヤモンドを作製することができる。このＬｉ不純物ドープダイヤモンドは、イオン注入法の他に、固体のＬｉをプラズマ中に挿入することによりマイクロ波プラズマ化学気相堆積法を用いて作製することができる。流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスを全流量３００ｃｃｍを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。ここで反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、メチルリチウム（ＣＨ_３Ｌｉ）、エチルリチウム（Ｃ_２Ｈ_５Ｌｉ）、プロピルリチウム（Ｃ_３Ｈ_７Ｌｉ）のいずれかを用いることができる。
【０２３９】
次に、得られたＬｉ不純物ドープダイヤモンドにアニールを施す。得られた本発明のＬｉドープダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、ｐ型半導体であることを確認することができる。さらにＳＩＭＳ測定よりダイヤンド半導体膜中のＬｉドーパント原子濃度を測定した。
【０２４０】
１．０×１０^１６ｃｍ^−３〜１．０×１０^２１ｃｍ^−３の各Ｌｉドーパント原子濃度の試料における、正孔濃度の温度依存性をホール測定で測定した。その結果から、図３９に、本発明の実施形態１０に係るｐ型ダイヤモンド半導体中の各Ｌｉ原子濃度に対する正孔濃度の温度依存性を示す。図３９は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）をとり、ｐ型ダイヤモンド半導体中のＬｉ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０２４１】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^−３を得るためには、３．０×１０^１７ｃｍ^−３以上のＬｉ原子濃度が必要である。また１．０×１０^２１ｃｍ^−３を越えるＬｉ原子濃度ではダイヤモンド結晶の品質の劣化が起こる。従って、Ｌｉをドーピングしたｐ型ダイヤモンド半導体素子の、実用レベルの３００Ｋ付近におけるドーパント原子濃度は、３．０×１０^１６ｃｍ^−３以上１．０×１０^２１ｃｍ^‐3以下である必要がある。
【０２４２】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図３９を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＬｉ原子濃度として、図３９から３．２×１０^１６ｃｍ^‐3が導出される。
【０２４３】
Ｌｉ原子濃度は、１．０×１０^２１ｃｍ^−３以下の範囲内では、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０２４４】
また、本実施形態に係るｐ型ダイヤモンド半導体は、同じドーパント原子濃度で、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比較して、約５７００倍の室温正孔濃度を得ることができる。
【０２４５】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態１０に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＬｉ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域における条件の下で、ｐ型半導体として機能する。例えば、実施形態１０は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態１０のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２４６】
【表８】

【０２４７】
（実施形態１１）
マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、Ｍｇを含む有機金属原料である、ビスシクロペンタデエニールマグネシウム（（Ｃ_５Ｈ_５）_２Ｍｇ：Ｃｐ_２Ｍｇ）、またはビスメチルシクロペンタデエニールマグネシウム（（ＣＨ_３Ｃ_５Ｈ_４）_２Ｍｇ：ＭＣｐ_２Ｍｇ）を用いる。
【０２４８】
得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、それらがＰ型半導体であることを確認することができる。
【０２４９】
さらにＳＩＭＳ測定によりダイヤモンド半導体膜中のＭｇ原子濃度を測定し、原料ガス中のＣの原子数に対するＭｇの原子数の比率（Ｍｇ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＭｇ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０２５０】
図３１に、本発明の実施形態１１に係るｐ型ダイヤモンド半導体中の各Ｍｇ原子濃度に対する正孔濃度の温度依存性を示す。図３１は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）をとり、ｐ型ダイヤモンド半導体中のＭｇ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０２５１】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^‐3を得るためには、２．０×１０^１８ｃｍ^‐3以上のＭｇ原子濃度が必要であることが分かる。また１．０×１０^２１ｃｍ^‐3を越えるＭｇ原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分かっている。従って、Ｍｇをドーピングしたｐ型ダイヤモンド半導体素子の実用レベルのドーパント原子濃度は、２．０×１０^１８ｃｍ^‐3以上１．０×１０^２１ｃｍ^‐3以下である。
【０２５２】
このことから、（１）式を用いると、原料ガス中のＣの原子数に対するＭｇの原子数の比率（Ｍｇ／Ｃ）は、２０ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２５３】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図３１を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＭｇ原子濃度として、図３１から１．０×１０^１７ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＭｇの原子数の比率（Ｍｇ／Ｃ）は、（１）式から１．０ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２５４】
ｐ型ダイヤモンド半導体膜中のＭｇ原子濃度は、１．０×１０^２１ｃｍ^‐3以下の範囲内では、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０２５５】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態１１に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＭｇ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域に含まれる条件下で、ｐ型半導体として機能する。例えば、実施形態１１は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態１１のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２５６】
さらに、ドーパントガスとして、本発明のビスシクロペンタデエニールマグネシウム（Ｃ_５Ｈ_５）_２Ｍｇ：Ｃｐ_２Ｍｇ）、ビスメチルシクロペンタデエニールマグネシウム（（ＣＨ_３Ｃ_５Ｈ_４）_２Ｍｇ：ＭＣｐ_２Ｍｇ）または塩化マグネシウム（ＭｇＣｌ_２）を用いた場合に得られる、各ｐ型ダイヤモンド半導体膜の正孔の３００Ｋにおける移動度を表９に示す。
【０２５７】
【表９】

【０２５８】
表９に示すように、塩化マグネシウム（ＭｇＣｌ_２）を用いた場合よりも、ビスシクロペンタデエニールマグネシウム（Ｃ_５Ｈ_５）_２Ｍｇ：Ｃｐ_２Ｍｇ）、またはビスメチルシクロオエンタデエニールマグネシウム（（ＣＨ_３Ｃ_５Ｈ_４）_２Ｍｇ：ＭＣｐ_２Ｍｇ）を用いた場合の方が、室温正孔移動度は１２倍以上も高く、非常に優れた特性を有している。
【０２５９】
（実施形態１２）
マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、ダイヤモンド単結晶（００１）面方位上に、１．０μｍの厚さの本発明のダイヤモンド半導体膜を成長させる。反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。ここで、ドーパントガスには、Ｚｎを含む有機金属原料である、ジメチル亜鉛（（ＣＨ_３）_２Ｚｎ：ＤＭＺｎ）またはジエチル亜鉛（（Ｃ_２Ｈ_５）_２Ｚｎ：ＤＥＺｎ）を用いる。
【０２６０】
得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、それらがｐ型半導体であることを確認することができる。
【０２６１】
さらに、ＳＩＭＳ測定によりダイヤモンド半導体膜中のＺｎ原子濃度を測定し、原料ガス中のＣの原子数に対するＺｎの原子数の比率（Ｚｎ／Ｃ）ｘ（ｐｐｍ）を横軸にとり、半導体膜中のＺｎ原子濃度ｙ（ｃｍ^‐3）を縦軸にとると、その関係は、図２４のように、
ｘ（ｐｐｍ）×１０^１７＝ｙ（ｃｍ^‐3） ……… （１）
になる。
【０２６２】
図３２に、本発明の実施形態１２に係るｐ型ダイヤモンド半導体中の各Ｚｎ原子濃度に対する正孔濃度の温度依存性を示す。図３２は、横軸に測定温度（Ｋ）、縦軸にｐ型ダイヤモンド半導体中の正孔濃度（ｃｍ^-3）、ｐ型ダイヤモンド半導体中のＺｎ原子濃度（ｃｍ^-3）毎に測定値をプロットしたものである。
【０２６３】
実用レベルの３００Ｋ付近において正孔濃度１．０×１０^１５ｃｍ^‐3を得るためには、１．０×１０^１７ｃｍ^‐3以上のＺｎ原子濃度が必要であることが分かる。また１．０×１０^２１ｃｍ^‐3を越えるＺｎ原子濃度ではダイヤモンド結晶の品質の劣化が起こることが分かっている。従って、Ｚｎをドーピングしたｐ型ダイヤモンド半導体素子の実用レベルのドーパント原子濃度は、１．０×１０^１７ｃｍ^‐3以上１．０×１０^２１ｃｍ^‐3以下である。
【０２６４】
このことから、（１）式を用いると、原料ガス中のＣの原子数に対するＺｎの原子数の比率（Ｚｎ／Ｃ）は、１．０ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２６５】
また、ドーパント原子濃度毎に各温度でのｐ型ダイヤモンド半導体中の正孔濃度の値をプロットした図３２を用いて、各温度におけるｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるドーパント原子濃度を求めることができる。例えば、５００Ｋでｐ型ダイヤモンド半導体中の正孔濃度が１．０×１０^１５ｃｍ^‐3となるＺｎ原子濃度として、図３２から１．６×１０^１６ｃｍ^‐3が導出される。この場合の原料ガス中のＣの原子数に対するＺｎの原子数の比率（Ｚｎ／Ｃ）は、（１）式から０．１６ｐｐｍ以上１０^４ｐｐｍ以下の範囲にする必要があることが分かる。
【０２６６】
Ｚｎ原子濃度は、１．０×１０^２１ｃｍ^‐3以下の範囲内では、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
【０２６７】
また、ｐ型半導体として機能するためには、正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下であればよい。そのため、実施形態１２に係るｐ型ダイヤモンド半導体は、正孔濃度の１．０×１０^１５ｃｍ^‐3の線とＺｎ原子濃度の１．０×１０^２１ｃｍ^‐3の線とによって囲まれた領域に含まれる条件下で、ｐ型半導体として機能する。例えば、実施形態１２は、３００Ｋ以外の温度においてもｐ型半導体として機能することができる。実施形態１２のｐ型半導体として機能する領域は、Ｂをドーピングした従来のｐ型ダイヤモンド半導体と比べ非常に広く、様々な条件下においてｐ型半導体として機能する点において優れている。
【０２６８】
さらに、ドーパントガスとして、本発明において用いるジメチル亜鉛（（ＣＨ_３）_２Ｚｎ：ＤＭＺｎ）、ジエチル亜鉛（（Ｃ_２Ｈ_５）_２Ｚｎ，ＤＥＺｎ）、または塩化亜鉛（ＺｎＣｌ_２）とを用いた場合に得られる、各ｐ型半導体膜の正孔の３００Ｋにおける移動度を表１０に示す。
【０２６９】
【表１０】

【０２７０】
表１０に示すように、塩化亜鉛（ＺｎＣｌ_２）を用いた場合に比べて、ジメチル亜鉛（（ＣＨ_３）_２Ｚｎ：ＤＭＺｎ）、ジエチル亜鉛（（Ｃ_２Ｈ_５）_２Ｚｎ：ＤＥＺｎ）を用いた場合の方が、室温正孔移動度が２３倍以上も高く、非常に優れた特性を有している。
【０２７１】
（実施形態１３）
ダイヤモンド粉末に、ドーパントとして、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを混入したものをＦｅ−Ｎｉ溶媒に溶かし込む。５．０ＧＰａ、約１．４×１０^３℃の条件下に７時間置くことで超高温高圧法により本発明のｐ型ダイヤモンド半導体膜を得ることができる。得られた本発明のｐ型ダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、それらがＰ型半導体であることを確認することができる。
【０２７２】
さらに、表１１に、ＳＩＭＳ測定によりダイヤモンド半導体膜中のドーパント原子濃度を測定し、原子濃度比率（ドーパント原子／Ｃ）を０．０１％に一定にしたときの、ｐ型ダイヤモンド半導体膜の３００Ｋでの正孔濃度と正孔移動度を示す。
【０２７３】
【表１１】

【０２７４】
室温正孔濃度は、従来の技術であるＢをドーピングした場合（６．２×１０^１２ｃｍ^‐3）に比べて、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎは、４．８×１０^２〜７．３．０×１０^５倍も高く、非常に優れている。また、室温正孔移動度に関しては、従来の技術であるＢをドーピングした場合（２００ｃｍ^２／（Ｖｓ））に比べて、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎは、４．７〜５．７倍もあり、非常に優れている。
【０２７５】
（実施形態１４）
ドーパントをＡｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎにし、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にドーパントを注入して不純物ドープダイヤモンドを作製した。次に、得られたダイヤモンドにアニールを施した。得られた本発明の不純物ドープダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、それらがｐ型半導体であることを確認することができる。
【０２７６】
さらに、表１２に、ＳＩＭＳ測定によりダイヤモンド半導体膜中のドーパント原子濃度を測定し、ドーパント原子濃度が１．０×１０^１９ｃｍ^‐3と一定にした時の、ｐ型ダイヤモンド半導体膜の３００Ｋでの正孔濃度、正孔移動度を示す。
【０２７７】
【表１２】

【０２７８】
室温正孔濃度に関しては、従来の技術であるＢをドーピングした場合（３．０×１０^１２ｃｍ^‐3）に比べて、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎは、１．０×１０^３〜６．７×１０^５倍もあり、非常に優れている。他方、室温正孔移動度に関しても、従来の技術であるＢをドーピングした場合（５０ｃｍ^２／（Ｖｓ））に比べて、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎは、１８〜２１倍もあり、非常に優れている。
【０２７９】
（実施形態１５）
図３３に、本発明の実施形態１５に係るＭＥＳＦＥＴ（金属−半導体 電界効果トランジスター）の断面構成図を示す。ダイヤモンド基板４−１１上に、マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、１．０μｍの厚さのｐ型ダイヤモンド半導体膜４−１２を成長させる。本実施形態では、反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。このとき、ドーパントとしてＡｌ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを用いる。
【０２８０】
また、ドーパントとしてＢｅを用いる場合は、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＢｅドーパントを注入してｐ型ダイヤモンド半導体膜４−１２を作製する。
【０２８１】
トランジスタ間の電気的な絶縁を図るため、トランジスタ外側の領域で、ダイヤモンド基板４−１１が露出するまで、ｐ型ダイヤモンド半導体膜４−１２をエッチングする。すなわち、ｐ型ダイヤモンド半導体膜４−１２が積層方向に垂直な面の面積がダイヤモンド基板４−１１よりも小さくなり、かつダイヤモンド基板４−１１の中心付近に位置する部分が残るようにエッチングを行う。
【０２８２】
ｐ型ダイヤモンド半導体膜４−１２上に、ソース電極４−１３として金（Ａｕ）を、ゲート電極４−１４としてＡｌを、ドレイン電極４−１５としてＡｕを蒸着させ、ＦＥＴを作製する。
【０２８３】
表１３に、ｐ型ダイヤモンド半導体膜４−１２のドーパント原子濃度が１．０×１０^１８ｃｍ^‐3である従来のＭＥＳＦＥＴおよび本発明の実施形態１５に係るＭＥＳＦＥＴの、３００Ｋ時の相互コンダクタンス（ｇｍ）（増幅率）を示す。
【０２８４】
【表１３】

【０２８５】
Ｂをドーピングしたダイヤモンド半導体膜を有する従来のＭＥＳＦＥＴでは、ｇｍ＝０．０００１ｍＳ／ｍｍであるのに対し、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎをドーピングしたｐ型ダイヤモンド半導体膜を有するＭＥＳFＥＴは、ｇｍがその８．０×１０^５〜１．５×１０^６倍にもなり、非常に優れている。
【０２８６】
表１３に示した実施形態１５に係るＭＥＳＦＥＴのｇｍ値は、マイクロ波プラズマ化学気相堆積法を用いて作製されたｐ型ダイヤモンド半導体膜４−１２を備えたことによって得られた結果である。ｐ型ダイヤモンド半導体膜４−１２の作製方法をイオン注入法または高温高圧合成法とした場合も、相互コンダクタンス（ｇｍ）は、実施形態１５の半分ほどに減少するが、依然、従来のＭＥＳＦＥＴに比べて非常に優れている。
【０２８７】
（実施形態１６）
図３４に、本発明の実施形態１６に係るＭＩＳＦＥＴ（金属−絶縁膜−半導体 電界効果トランジスタ）の断面構成図を示す。ダイヤモンド基板４−２１上に、マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、１．０μｍの厚さのダイヤモンド半導体膜４−２２を成長させる。本実施形態では、反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。このとき、ｐ型ダイヤモンド半導体膜４−２２におけるドーパントとして、Ａｌ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを用いる。
【０２８８】
また、ドーパントとしてＢｅを用いる場合は、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＢｅドーパントを注入してｐ型ダイヤモンド半導体膜４−２２を作製する。
【０２８９】
トランジスタ間の電気的な絶縁のために、ダイヤモンド半導体膜４−２２の外周部をダイヤモンド基板４−２１が露出するまでエッチングする。すなわち、ダイヤモンド半導体膜４−２２が積層方向に垂直な面の面積がダイヤモンド基板４−２１よりも小さくなり、かつダイヤモンド基板４−２１の中心付近に位置する部分が残るようにエッチングを行う。
【０２９０】
ダイヤモンド半導体膜４−２２上に、ソース電極４−２３としてＡｕを、ドレイン電極４−２４としてＡｕを蒸着させ、ゲート領域に絶縁膜４−２５としてＳｉＯ_２を、ゲート電極４−２６としてＡｌを蒸着し、ＦＥＴを作製する。
【０２９１】
表１４に、ダイヤモンド半導体膜４−２２のドーパント原子濃度が１．０×１０^１８ｃｍ^‐3である従来のＭＥＳＦＥＴおよび本発明の実施形態１６に係るＭＩＳＦＥＴの、３００Ｋ時の相互コンダクタンス（ｇｍ）（増幅率）を示す。
【０２９２】
【表１４】

【０２９３】
Ｂをドーピングしたｐ型ダイヤモンド半導体膜を有する従来のＭＩＳＦＥＴは、ｇｍ＝１．０×１０^−５ｍＳ／ｍｍであるのに対し、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎをドーピングしたダイヤモンド半導体膜を有するＭＩＳＦＥＴは、ｇｍがその７．５×１０^６〜１．３×１０^７倍にもなり、非常に優れている。
【０２９４】
表１４に示した実施形態１２に係るＭＩＳＦＥＴのｇｍ値は、マイクロ波プラズマ化学気相堆積法を用いて作製されたダイヤモンド半導体膜４−２２を備えたことによって得られた結果である。ダイヤモンド半導体膜４−２２の作製方法にイオン注入法、高温高圧合成法を用いた場合も、相互コンダクタンス（ｇｍ）は実施形態１２の半分ほどに減少するが、依然、デバイス特性は従来のＭＩＳＦＥＴに比べ、非常に優れている。
【０２９５】
（実施形態１７）
図３５に、本発明の実施形態１７に係るｎｐｎ型バイポーラートランジスターの断面構成図を示す。ダイヤモンド基板４−３１上に、マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、５．０μｍの厚さのｎ型ダイヤモンド半導体膜４−３２、０．５μｍの厚さのｐ型ダイヤモンド半導体膜４−３３およびｎ型ダイヤモンド半導体膜４−３４とを順に成長させる。本実施形態では、反応管中圧力は５０Ｔｏｒｒであり、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。このとき、ｐ型半導体膜４−３３におけるドーパントとして、Ａｌ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを用いる。
【０２９６】
また、ドーパントとしてＢｅを用いる場合は、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＢｅドーパントを注入してｐ型ダイヤモンド半導体膜４−３３を作製する。
【０２９７】
トランジスタ間の電気的な絶縁のために、ｎ型ダイヤモンド半導体膜４−３２の外周部をダイヤモンド基板４−３１が露出するまでエッチングする。また、電極形成のために、図３５のようにｐ型ダイヤモンド半導体膜４−３３、ｎ型ダイヤモンド半導体膜４−３４にエッチングを施す。ｎ型ダイヤモンド半導体膜４−３２上にＴｉのコレクタ電極４−３５を、ｐ型ダイヤモンド半導体膜４−３３上にＮｉのベース電極４−３６を、ｎ型ダイヤモンド半導体膜４−３４上にＴｉのエミッター電極４−３７を蒸着させる。
【０２９８】
表１５に、ｐ型ダイヤモンド半導体膜４−３３のドーパント原子濃度が１．０×１０^１８ｃｍ^‐3である従来のｎｐｎ型バイポーラートランジスターおよび本発明の実施形態１７に係るｎｐｎ型バイポーラートランジスターの、３００Ｋ時の電流増幅率βを示す。
【０２９９】
【表１５】

【０３００】
Ｂをドーピングしたｐ型ダイヤモンド半導体膜を有する従来のｎｐｎ型バイポーラートランジスターは、β＝１．０×１０^−２であるのに対し、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎをドーピングしたｐ型ダイヤモンド半導体膜を有するｎｐｎ型バイポーラートランジスターは、電流増幅率βがその５．０×１０^４〜２．０×１０^５倍にもなり、非常に優れている。
【０３０１】
表１５に示した実施形態１７に係るｎｐｎ型バイポーラートランジスターの電流増幅率βは、マイクロ波プラズマ化学気相堆積法を用いて作製されたｐ型ダイヤモンド半導体膜４−３３を備えたことによって得られた結果である。ｐ型ダイヤモンド半導体膜４−３３の作製方法としてイオン注入法、高温高圧合成法を用いた場合においても、電流増幅率βは、実施形態１７の半分ほどに減少するが、依然、従来のｎｐｎ型バイポーラートランジスターに比べて非常に優れている。
【０３０２】
（実施形態１８）
図３６に、本発明の実施形態１８に係るｐｎｐ型バイポーラートランジスターの断面構成図を示す。ダイヤモンド基板４−４１上に、マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、５．０μｍの厚さのｐ型ダイヤモンド半導体膜４−４２、０．５μｍの厚さのｎ型ダイヤモンド半導体膜４−４３、ｐ型ダイヤモンド半導体膜４−４４を順に成長させる。本実施形態では、反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。このとき、ｐ型ダイヤモンド半導体膜４−４２、４−４４におけるドーパントとして、Ａｌ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを用いる。
【０３０３】
また、ドーパントとしてＢｅを用いる場合は、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＢｅドーパントを注入してｐ型ダイヤモンド半導体膜４−４２、４−４４を作製する。
【０３０４】
トランジスタ間の電気的な絶縁のために、ｐ型ダイヤモンド半導体膜４−４２の外周部をダイヤモンド基板４−４１が露出するまでエッチングする。また、電極形成のために、図３６のようにｎ型ダイヤモンド半導体膜４−４３、ｐ型ダイヤモンド半導体膜４−４４にエッチングを施す。ｐ型ダイヤモンド半導体膜４−４２上にＮｉのコレクタ電極４−４５を、ｎ型ダイヤモンド半導体膜４−４３上にＴｉのベース電極４−４６を、ｐ型ダイヤモンド半導体膜４−４４上にＮｉのエミッター電極４−４７を蒸着させる。
【０３０５】
表１６に、ｐ型ダイヤモンド半導体膜４−４２、４−４４のドーパント原子濃度が１．０×１０^１８ｃｍ^‐3である従来のｐｎｐ型バイポーラートランジスターおよび本発明の実施形態１８に係るｐｎｐ型バイポーラートランジスターの、３００Ｋ時の電流増幅率βを示す。
【０３０６】
【表１６】

【０３０７】
Ｂをドーピングしたｐ型ダイヤモンド半導体膜を有する従来のｐｎｐ型バイポーラートランジスターは、電流増幅率β＝１．０×１０^３であるのに対し、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎをドーピングしたｐ型ダイヤモンド半導体膜を有するｐｎｐ型バイポーラートランジスターは、電流増幅率βがその４．０×１０^５〜１．８×１０^６倍にもなり、非常に優れている。
【０３０８】
表１６に示した実施形態１８に係るｐｎｐ型バイポーラートランジスターの電流増幅率βは、マイクロ波プラズマ化学気相堆積法を用いて作製されたｐ型ダイヤモンド半導体膜４−４２、４−４４を備えたことによって得られた結果である。但し、ｐ型ダイヤモンド半導体膜４−４２、４−４４の作製方法にイオン注入法、高温高圧合成法を用いた場合においても、電流増幅率βは、実施形態１８の半分ほどに減少するが、依然、従来のｐｎｐ型バイポーラートランジスターに比べて非常に優れた特性を有している。
【０３０９】
（実施形態１９）
図３７に、本発明の実施形態１９に係る発光ダイオード（ＬＥＤ）の断面構成図を示す。ダイヤモンド基板４−５１上に、マイクロ波プラズマ化学気相堆積法にて、流量比１％のメタンガス（ＣＨ_４）、ドーパントガス、残部Ｈ_２なる反応ガスからなる全流量３００ｃｃｍの混合ガスを原料として、５．０μｍの厚さのｐ型ダイヤモンド半導体膜４−５２、０．５μｍの厚さのｎ型ダイヤモンド半導体膜４−５３を順に成長させる。本実施形態では、反応管中圧力は５０Ｔｏｒｒとし、マイクロ波源は、周波数を２．４５ＧＨｚ、出力を１．３ｋＷとする。このとき、ｐ型半導体膜４−５２におけるドーパントとして、Ａｌ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを用いる。
【０３１０】
また、ドーパントとしてＢｅを用いる場合は、イオン注入法により、加速電圧１５０ｋＶ、注入量１０^１５ｃｍ^‐２の条件でダイヤモンド単結晶にＢｅドーパントを注入してｐ型ダイヤモンド半導体膜４−５２を作製する。
【０３１１】
ＬＥＤ間の電気的な絶縁、電極形成のため、図３７のようにｐ型ダイヤモンド半導体膜４−５２、ｎ型ダイヤモンド半導体膜４−５３にエッチングを施す。そしてｐ型ダイヤモンド半導体膜４−５２上にＮｉのアノード電極４−５４を、ｎ型ダイヤモンド半導体膜４−５３上にＴｉのカソード電極４−５５を蒸着させる。
【０３１２】
表１７に、従来の発光ダイオード（ＬＥＤ）および本発明の実施形態１９に係るＬＥＤの、印加電圧７Ｖ、電流密度１０Ａ／ｍｍ^２とした場合の波長２３５ｎｍでの発光輝度（出力電力密度）を示す。
【０３１３】
【表１７】

【０３１４】
従来の技術であるＢの場合、１．０×１０^ー４ｍＷ／ｍｍ^２であったが、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎを用いた場合、出力電力密度は、２．８×１０^７〜７．１×１０^７倍にもなり、非常に優れていることがわかった。
【０３１５】
図３７では、ｐ型ダイヤモンド半導体膜４−５２、ｎ型ダイヤモンド半導体膜４−５３の順に積層しているが、順番が逆でも、特性が変わらなかった。すなわち、ダイヤモンド基板４−５１上に、ｎ型ダイヤモンド半導体膜、ｐ型ダイヤモンド半導体膜の順で積層されたものでも、表１７と同じ結果が得られる。
【０３１６】
表１７に示した実施形態１９に係るＬＥＤの波長２３５ｎｍでの発光輝度（出力電力密度）は、マイクロ波プラズマ化学気相堆積法で作製されたｐ型ダイヤモンド半導体膜４−５２を備えたことによって得られた結果である。但し、ｐ型ダイヤモンド半導体膜４−５２の作製方法にイオン注入法、高温高圧合成法を用いた場合においても、波長２３５ｎｍでの発光輝度（出力電力密度）は半分ほどに減少するが、依然、従来のＬＥＤに比べて非常に優れた特性を有している。
【０３１７】
本発明は、Ａｌ、Ｂｅ、Ｃａ、Ｃｄ、Ｇａ、Ｉｎ、Ｌｉ、ＭｇまたはＺｎのいずれかをドーパントとするｐ型ダイヤモンド半導体であることが重要なのであり、各実施形態において用いたｐ型ダイヤモンド半導体膜の作製方法に限定されない。
【０３１８】
次に、第５の目的を達成するために本発明に係るダイヤモンド半導体の作製方法を詳細に説明する。
【０３１９】
本発明は、保護層により表面のイオン注入ダイヤモンド薄膜を保護した上で高温高圧アニールすることにより、高温高圧アニールによる表面のエッチングを防ぎながら、イオン注入により形成されたダメージを除去することを可能にし、高品質なダイヤモンド半導体の作製を可能にする。
（実施形態２０）
図４０Ａ−４０Ｇに、本発明の実施形態２０に係るダイヤモンド半導体の作製工程を示す。ダイヤモンド基板５−１１を用意し（図４０Ａ）、そのダイヤモンド基板５−１１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとして基板温度７００℃でダイヤモンド薄膜５−１２を１μｍ積層する（図４０Ｂ）。本実施形態ではマイクロ波プラズマＣＶＤ法を用いているが、ダイヤモンド薄膜５−１２が形成できる手法であれば方法は問わない。また、高温高圧合成により作製したダイヤモンド単結晶を用いてもよい。
【０３２０】
上記ダイヤモンド薄膜５−１２にイオン注入装置を用い、加速電圧６０ｋＶ、ドーズ量１×１０^１４ｃｍ^−２でドーパントを打ち込む（図４０Ｃ、４０Ｄ）。ここで打ち込むドーパントとしては、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄ、Ｂｅ、Ｍｇ、Ｃａ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｌｉ、Ｎａ、Ｋがある。
【０３２１】
その後、イオン注入ダイヤモンド薄膜５−１３上に保護層（白金）５−１４を形成する（図４０Ｅ）。本実施形態では、保護層５−１４に白金を使用しているが、保護層５−１４は０．０１〜１０μｍの薄膜を有する様々な金属、合金、酸化物、窒化物及びそれらの多層膜とすることができる。特に、チタン、タングステン、白金、パラジウム、モリブデンの内少なくとも１つを含む金属、あるいはＡｌ_１−ｘＳｉ_ｘＯ_１−ｙＮ_ｙ（０≦ｘ≦１、０≦ｙ≦１）、あるいはこれらの内２種類以上を多層化した層とすることが望ましい。保護層５−１４は蒸着法、スパッタ法、ＣＶＤ法、レーザーアブレーション法により作製することができる。
【０３２２】
表面に保護層５−１４が形成されたイオン注入ダイヤモンド薄膜５−１３を、超高温高圧焼成炉内に配置し、３．５ＧＰａ以上、６００℃以上の圧力、温度下でアニールする（図４０Ｆ）。すなわち、圧力Ｐ（ｋｂａｒ）と温度Ｔ（Ｋ）とが、式Ｐ＞７．１＋０．０２７Ｔの関係（非特許文献７参照）を満たす３５ｋｂａｒ以上の圧力、かつ８７３Ｋ以上の温度である条件下でアニールする。
【０３２３】
保護層５−１４を酸で除去すると、半導体ダイヤモンド薄膜５−１５が得られる（図４０Ｇ）。
【０３２４】
一例として、１４００℃、７ＧＰａの条件下で１時間アニールを行って作製した半導体ダイヤモンド薄膜５−１５上に電極を形成してホール測定を行い、極性、室温でのキャリア濃度、室温での移動度を求めた。表１８に、この場合の半導体ダイヤモンド薄膜５−１５の各ドーパントに対する極性、室温でのキャリア濃度、移動度を示す。
【０３２５】
【表１８】

【０３２６】
表１８に示すように、半導体ダイヤモンド薄膜５−１５は、イオン注入ダイヤモンド薄膜５−１３に保護層５−１４を形成した上で、高温高圧アニールすることにより従来の作製方法では得られない高品質なＰ型及びＮ型半導体の特性を有している。
【０３２７】
さらに、図４２に、一例としてホウ素（Ｂ）をドーパントとしてイオン注入を行ったダイヤモンド薄膜の高温高圧アニール前後のカソードルミネッセンス（ＣＬ）スペクトル（測定温度：１０Ｋ）を示す。高温高圧アニール前のイオン注入ダイヤモンド薄膜５−１３ではダイヤモンドに特有のフリーエキシトン（ＦＥ）関連発光が見られなかったが、１４００℃、７ＧＰａの条件下での高温高圧アニール後の半導体ダイヤモンド薄膜５−１５ではＦＥ関連発光が現れた。このＦＥ発光は励起子に由来する発光であって、結晶の品質が高くなるにつれて発光強度が強くなるので、その発光強度により結晶品質を評価することができる。また、ホウ素に由来する束縛励起子発光（ＢＥ）も見られることから、ホウ素がダイヤモンド薄膜中でドーパントとして機能していることが分かる。
【０３２８】
これらのことは、作製された半導体ダイヤモンド薄膜５−１５の結晶品質が、高温高圧アニール前のイオン注入ダイヤモンド薄膜５−１３より良くなっており、かつ半導体ダイヤモンド薄膜５−１５中にはホウ素が存在していることを示している。すなわち、ホウ素のイオン注入によりイオン注入ダイヤモンド薄膜５−１３中に結晶欠陥やアモルファス層が導入され、ダイヤモンド結晶の劣化が起こるが、高温高圧アニールにより、これらの結晶欠陥、アモルファス層が除去され、ホウ素がドーパントとして活性化していることを示している。
【０３２９】
このようにＣＬの結果もまた、本実施形態に係るダイヤモンド半導体の作製方法により得られる半導体ダイヤモンド薄膜５−１５が、従来方法では得られない高品質なＰ型、Ｎ型ダイヤモンド半導体であることを示唆している。
（実施形態２１）
図４１Ａ−４１Ｆに、本発明の実施形態２１に係るダイヤモンド半導体の作製工程を示す。ダイヤモンド基板５−２１を用意し（図４１Ａ）、そのダイヤモンド基板５−２１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとして基板温度７００℃でダイヤモンド薄膜を１μｍ積層する（図４１Ｂ）。
【０３３０】
その後、作製したダイヤモンド薄膜５−２２にイオン注入装置を用い、加速電圧６０ｋＶ、ドーズ量１×１０^１４ｃｍ^−２でドーパントを打ち込む（図４１Ｃ−４１Ｄ）。実施形態２０と同様に、ここで打ち込むドーパントとしては、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄ、Ｂｅ、Ｍｇ、Ｃａ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｌｉ、Ｎａ、Ｋがある。
【０３３１】
上記イオン注入ダイヤモンド薄膜が形成された２つの基板を、イオン注入ダイヤモンド薄膜の表面が内側になるように重ね合わせて超高温高圧焼成炉内に配置する。すなわち、ダイヤモンド基板５−２１A上に形成されたダイヤモンド薄膜５−２３Aと、ダイヤモンド基板５−２１B上に形成されたダイヤモンド薄膜５−２３Bとが接し、ダイヤモンド基板５−２１A、５−２１Bでダイヤモンド薄膜５−２３A、５−２３Bを挟みこむように重ね合せる。その後、重ねあわされた基板を超高温高圧焼成炉において、３．５ＧＰａ以上、６００℃以上の圧力、温度下でアニールする（図４１Ｅ）。すなわち、圧力Ｐ（ｋｂａｒ）と温度Ｔ（Ｋ）とが、式Ｐ＞７．１＋０．０２７Ｔの関係（非特許文献７参照）を満たす３５ｋｂａｒ以上の圧力、かつ８７３Ｋ以上の温度である条件下でアニールする。
【０３３２】
高温高圧アニールが終了した後、重ね合わされたダイヤモンド基板５−２１A、５−２１Bを分離すると、高品質な半導体ダイヤモンド薄膜５−２４を得ることができる（図４１Ｆ）。ダイヤモンド薄膜５−２３A、５−２３Bは殆ど接着することがないので、ダイヤモンド基板５−２１A、５−２１Bは、自然に、又は軽い衝撃を加えることで容易に分離することができる。
【０３３３】
一例として、ダイヤモンド基板５−２１にダイヤモンド（１００）基板を用い、１４００℃、７ＧＰａの条件下で１時間高温高圧アニールを行って作成された半導体ダイヤモンド薄膜５−２４上に電極を形成してホール測定を行い、極性、キャリア濃度、室温移動度を求めた。表１９に、この場合の半導体ダイヤモンド薄膜５−２４の各ドーパントに対する極性、室温でのキャリア濃度、移動度を示す。
【０３３４】
【表１９】

【０３３５】
表１９に示すように、本実施形態において作製される半導体ダイヤモンド薄膜５−２４は高い室温移動度を持つことが分かる。これらの結果は、イオン注入ダイヤモンド薄膜５−２３の表面を保護した上で高温高圧アニールすることにより、表面のエッチングを防ぎ、従来の方法では得られない高品質なＰ型及びＮ型ダイヤモンド半導体を得ることができることを示している。

【特許請求の範囲】
【請求項１】
ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶薄膜上にそれぞれ離間して形成されたダイヤモンド半導体素子において、
前記ソース電極は、前記ダイヤモンド単結晶薄膜側の第１の領域と、該第１の領域以外の第２の領域とを含み、前記第１の領域の前記ゲート電極側の第１の端面と前記ゲート電極との間の第１の距離は、前記第２の領域の前記ゲート電極側の第２の端面と前記ゲート電極との間の第２の距離以下であり、
前記ドレイン電極は、前記ダイヤモンド単結晶薄膜側の第３の領域と、該第３の領域以外の第４の領域とを含み、前記第３の領域の前記ゲート電極側の第３の端面と前記ゲート電極との間の第３の距離は、前記第４の領域の前記ゲート電極側の第４の端面と前記ゲート電極との間の第４の距離以下であることを特徴とするダイヤモンド半導体素子。
【請求項２】
請求項１に記載のダイヤモンド半導体素子であって、前記第１の距離が、０．１μｍから１０μｍの範囲にあり、前記第２の距離が、前記第１の距離から３０μｍの範囲にあることを特徴とするダイヤモンド半導体素子。
【請求項３】
請求項１または２に記載のダイヤモンド半導体素子であって、前記第３の距離が、０．１μｍから５０μｍの範囲にあり、前記第４の距離が、前記第３の距離から５０μｍの範囲にあることを特徴とするダイヤモンド半導体素子。
【請求項４】
請求項１乃至３のいずれかに記載のダイヤモンド半導体素子であって、前記第１の領域の厚さは、０．０１μｍから０．２μｍの範囲にあり、前記第２の領域の厚さは、０．２μｍ以上であることを特徴とするダイヤモンド半導体素子。
【請求項５】
請求項１乃至４のいずれかに記載のダイヤモンド半導体素子であって、前記第３の領域の厚さは、０．０１μｍから０．２μｍの範囲にあり、前記第４の領域の厚さは、０．２μｍ以上であることを特徴とするダイヤモンド半導体素子。
【請求項６】
ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶薄膜上にそれぞれ離間して形成されたダイヤモンド半導体素子において、
前記ソース電極は、前記ダイヤモンド単結晶薄膜上に形成された第１の下部金属膜と、該第１の下部金属膜上に形成された第１の上部金属膜とを少なくとも含み、前記第１の下部金属膜の前記ゲート電極側の第１の端面と前記ゲート電極との間の第１の距離は、前記第１の上部金属膜の前記ゲート電極側の第２の端面と前記ゲート電極との間の第２の距離以下であり、
前記ドレイン電極は、前記ダイヤモンド単結晶薄膜上に形成された第２の下部金属膜と、該第２の下部金属膜上に形成された第２の上部金属膜とを少なくとも含み、前記第２の下部金属膜の前記ゲート電極側の第３の端面と前記ゲート電極との間の第３の距離は、前記第２の上部金属膜の前記ゲート電極側の第４の端面と前記ゲート電極との間の第４の距離以下であることを特徴とするダイヤモンド半導体素子。
【請求項７】
請求項６に記載のダイヤモンド半導体素子であって、前記第１の距離が、０．１μｍから１０μｍの範囲にあり、前記第２の距離が、前記第１の距離から３０μｍの範囲にあることを特徴とするダイヤモンド半導体素子。
【請求項８】
請求項６又は７に記載のダイヤモンド半導体素子であって、前記第３の距離が、０．１μｍから５０μｍの範囲にあり、前記第４の距離が、前記第３の距離から５０μｍの範囲にあることを特徴とするダイヤモンド半導体素子。
【請求項９】
請求項６乃至８のいずれかに記載のダイヤモンド半導体素子であって、前記第１の下部金属膜の厚さは、０．０１μｍから０．２μｍの範囲にあり、前記第１の上部金属膜の厚さは、０．２μｍ以上であることを特徴とするダイヤモンド半導体素子。
【請求項１０】
請求項６乃至９のいずれかに記載のダイヤモンド半導体素子であって、前記第２の下部金属膜の厚さは、０．０１μｍから０．２μｍの範囲にあり、前記第２の上部金属膜の厚さは、０．２μｍ以上であることを特徴とするダイヤモンド半導体素子。
【請求項１１】
請求項６乃至１０のいずれかに記載のダイヤモンド半導体素子であって、前記第１の下部金属膜は、金またはそれを含む合金でできており、前記第１の上部金属膜は、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属または、それを含む合金でできていることを特徴とするダイヤモンド半導体素子。
【請求項１２】
請求項６乃至１１のいずれかに記載のダイヤモンド半導体素子であって、前記第２の下部金属膜は、金またはそれを含む合金でできており、前記第２の上部金属膜は、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属または、それを含む合金でできていることを特徴とするダイヤモンド半導体素子。
【請求項１３】
ダイヤモンド単結晶薄膜上に第１の金属膜を形成するステップと、
前記第１の金属膜上に第２の金属膜を形成するステップと、
前記第２の金属膜の第１の領域に前記第１の金属膜の表面まで達する第１の開口部を形成するステップと、
前記開口部から露出している前記第１の金属膜の表面の一部にエッチングを行い、前記ダイヤモンド単結晶薄膜の表面まで達する第２の開口部を形成するステップと、
前記第２の開口部から露出している前記ダイヤモンド単結晶薄膜上に第３の金属膜を形成するステップと
を備えたことを特徴とするダイヤモンド半導体素子作製方法。
【請求項１４】
請求項１３に記載のダイヤモンド半導体素子作製方法であって、前記第１の開口部を形成するステップでは、前記第１の開口部の幅が前記第２の金属膜の厚さよりも大きくなるように、前記第１の開口部を形成することを特徴とするダイヤモンド半導体素子作製方法。

【図１Ａ】

【図１Ｂ】

【図２】

【図３Ａ】

【図３Ｂ】

【図３Ｃ】

【図３Ｄ】

【図４Ａ】

【図４Ｂ】

【図５Ａ】

【図５Ｂ】

【図５Ｃ】

【図６】

【図７Ａ】

【図７Ｂ】

【図７Ｃ】

【図７Ｄ】

【図７Ｅ】

【図７Ｆ】

【図７Ｇ】

【図７Ｈ】

【図７Ｉ】

【図７Ｊ】

【図８Ａ】

【図８Ｂ】

【図８Ｃ】

【図９Ａ】

【図９Ｂ】

【図１０Ａ】

【図１０Ｂ】

【図１１Ａ】

【図１１Ｂ】

【図１２Ａ】

【図１２Ｂ】

【図１３Ａ】

【図１３Ｂ】

【図１３Ｃ】

【図１３Ｄ】

【図１３Ｅ】

【図１３Ｆ】

【図１３Ｇ】

【図１４Ａ】

【図１４Ｂ】

【図１４Ｃ】

【図１５Ａ】

【図１５Ｂ】

【図１５Ｃ】

【図１５Ｄ】

【図１６Ａ】

【図１６Ｂ】

【図１６Ｃ】

【図１６Ｄ】

【図１７Ａ】

【図１７Ｂ】

【図１７Ｃ】

【図１７Ｄ】

【図１７Ｅ】

【図１７Ｆ】

【図１８Ａ】

【図１８Ｂ】

【図１８Ｃ】

【図１８Ｄ】

【図１８Ｅ】

【図１８Ｆ】

【図１９Ａ】

【図１９Ｂ】

【図１９Ｃ】

【図１９Ｄ】

【図２０Ａ】

【図２０Ｂ】

【図２０Ｃ】

【図２０Ｄ】

【図２１】

【図２２Ａ】

【図２２Ｂ】

【図２３Ａ】

【図２３Ｂ】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０Ａ】

【図４０Ｂ】

【図４０Ｃ】

【図４０Ｄ】

【図４０Ｅ】

【図４０Ｆ】

【図４０Ｇ】

【図４１Ａ】

【図４１Ｂ】

【図４１Ｃ】

【図４１Ｄ】

【図４１Ｅ】

【図４１Ｆ】

【図４２】

【図４３Ａ】

【図４３Ｂ】

【図４３Ｃ】

【図４３Ｄ】

【図４３Ｅ】

【公開番号】特開２０１１−１７６３３５（Ｐ２０１１−１７６３３５Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１１−８４１０８（Ｐ２０１１−８４１０８）
【出願日】平成２３年４月５日（２０１１．４．５）
【分割の表示】特願２００７−５２２２９６（Ｐ２００７−５２２２９６）の分割
【原出願日】平成１８年６月２０日（２００６．６．２０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】