【課題】アモルファスシリコン薄膜を熱吸収層を用いて加熱結晶化するとともに、熱吸収層を汚染なく簡易方法によって除去でき、さらに結晶の欠陥を効率よく低減する。
【解決手段】基板２上に形成されたアモルファス半導体薄膜（ａ−シリコン膜１）を結晶化させる際に、前記アモルファス半導体薄膜の結晶化させたい箇所の表面にのみ予め熱吸収層３を設け、エネルギー照射することで前記アモルファス半導体薄膜を結晶化し、その後、ドライプロセスにより改質物質（水素など）を添加して、前記熱吸収層３を脆化させて半導体薄膜上から除去するとともに結晶化された前記半導体薄膜（ｐ−シリコン膜１ａ）の欠陥低減を同時に行う。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成することで、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置及びその作製方法を提供することを目的とする。
【解決手段】基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた酸化物半導体膜と、を備えるトランジスタを有し、酸化物半導体膜の少なくともチャネル形成領域となる領域に対して加熱処理が行われている。 （もっと読む）

【課題】非晶質薄膜及び／又は結晶性の低い薄膜を、薄膜の温度を低温に保ちつつ、短時間で結晶化させて得られ、均質で、且つ、樹脂基板上に形成可能である結晶薄膜、及び、その製造方法を提供する。
【解決手段】非晶質薄膜及び／又は結晶性の低い薄膜を、該薄膜の極近傍に薄膜面と平行に導電性の電極を配置した高周波印加装置内に配置し、高周波電界が該薄膜に集中する条件でプラズマを発生させ、温度を１５０℃以下に維持しながら、及び／又は、結晶化に要する時間１５分以内で、結晶化させて得られることを特徴とする。高周波電界が、非晶質薄膜等に集中するように、プラズマを発生させるために、高周波印加装置内の気体の圧力を最適に制御することが好ましい。 （もっと読む）

【課題】薄膜トランジスタ及びその製造方法を供給する。
【解決手段】薄膜トランジスタは基板と、該基板上に形成され、チャンネル層にシード及び結晶粒境界が存在しない半導体層パターンと、該半導体層パターン上に形成されたゲート絶縁膜及び該ゲート絶縁膜上に形成されたゲート電極とを含む。この方法は、基板上に非晶質シリコン層を形成する段階と、該非晶質シリコン層を結晶化し、パターニングしてチャンネル層にシード及び結晶粒境界が存在しない半導体層パターンを形成する段階と、前記半導体層パターン上にゲート絶縁膜を形成する段階及び前記ゲート絶縁膜上にゲート電極を形成する段階とを含む。結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して素子特性及び均一度を良くする。 （もっと読む）

【課題】単結晶シリコンロッドの製造方法及び単結晶シリコンロッド構造体を提供する。
【解決手段】基板上に絶縁層を形成する工程と、絶縁層にホールを形成する工程と、ホール内にシリコンを選択成長させる工程と、ホール及び絶縁層上にシリコン層を形成する工程と、シリコン層にホールに対して非放射状方向にロッドパターンを形成する工程と、シリコン層を溶融させてホールに対応する位置に結晶核が生成されるように、ロッドパターンが形成されたシリコン層上にレーザビームを照射してシリコン層を結晶化する工程と、を含む単結晶シリコン製造方法である。これにより、欠点のない単結晶シリコンロッドを形成しうる。 （もっと読む）

【課題】 半導体素子の回路が形成されているSi層上に絶縁膜を形成し、該絶縁膜上に多結晶もしくは非晶質Si層を積層し、これをレーザー照射及び走査により（再）結晶化して、ここに別の半導体素子の回路を形成し、これらの回路を接続する３次元半導体デバイスの製造方法に関する。レーザー（再）結晶化Ｓｉ層の結晶性を改良することにより、現在のICに適した性能を与える。
【解決手段】絶縁膜17,26をCMPにより平坦化する；多結晶又は非晶質Ｓｉ層22,32を積層し、エネルギーが照射面積当たり10J/cm²以上の固体連続波レーザーにより照射・走査行う；その直後にレーザーアニールを行う。 （もっと読む）

【課題】チップ面積及び製造コストの増大を抑制しつつ、レーザ照射用の冗長回路を備えた半導体装置及びその製造方法を提供する。
【解決手段】基板上に第１の能動層として、本来の機能を有する回路を形成する工程と、前記第１の能動層に絶縁層を形成する工程と、前記絶縁層上に、微細孔を形成する工程と、前記微細孔が形成された絶縁層上に半導体層を形成する工程と、前記半導体層に対してレーザ照射による熱処理を行うことで、前記微細孔を起点として略単結晶化された結晶粒を形成する工程と、前記略単結晶化された結晶粒を用いて第２の能動層としてのレーザリペア用の冗長回路を形成する工程とを有する。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成することで、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置及びその作製方法を提供することを目的とする。
【解決手段】基板上にゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導電膜及び第２の導電膜を形成する半導体装置であって、酸化物半導体膜は、チャネル形成領域において少なくとも結晶化した領域を有する。 （もっと読む）

【課題】
ガラスの軟化点（500℃）以下の低温プロセスを用いて、poly-Si薄膜などの半導体結晶膜をガラスなどの絶縁性、又は、柔軟性基板上に作製する方法を提供する。
【解決手段】
ガラス、石英、プラスチックフィルム、ステンレススチール、高分子系繊維、紙などの絶縁性、又は柔軟性基板上の非晶質半導体層内で、フォノンを非熱平衡状態で局所的に励起させ、不規則位置に存在する原子を規則位置に移動させることにより、非溶融状態で半導体結晶膜を得る。
フォノンを非熱平衡状態で局所的に励起させる方法として、光子エネルギー10eVから3keVの軟Ｘ線光子ビームを照射する方法を用いる。 （もっと読む）

【課題】 室温でも大粒径に結晶化でき、省電力、結晶化の位置ずれの発生を減少させた結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置を提供すること。
【解決手段】 エキシマレーザ装置２からの波長が３００nm以上のレーザ光を、位相シフタ６で位相変調して、複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光に形成して被結晶化基板８に照射して結晶化する結晶化方法であって、上記被結晶化基板８はレーザ光入射面上に上記レーザ光に対して吸収特性を有する少なくとも一層以上のＳｉとＯとの組成比が異なるシリコン酸化膜を設けたものである。 （もっと読む）

【課題】 半導体素子の回路が形成されているSi層上に絶縁膜を形成し、該絶縁膜上に多結晶もしくは非晶質Si層を積層し、これをレーザー照射及び走査により（再）結晶化して、ここに別の半導体素子の回路を形成し、これらの回路を接続する３次元半導体デバイスの製造方法に関する。レーザー（再）結晶化Ｓｉ層の結晶性を改良することにより、現在のICに適した性能を与える。
【解決手段】絶縁膜17,26をCMPにより平坦化する；多結晶又は非晶質Ｓｉ層22,32を積層し、エネルギーが照射面積当たり10J/cm²以上の固体連続波レーザーにより照射・走査行う；Ｓｉ層22,32に10¹⁴/cm²以上のドーズ量で水素イオンを添加する；その後Si層22,32が溶融しない条件加熱処理する。 （もっと読む）

【課題】貼り合わせ、イオン注入などの必要がないSOIウェーハを提供する。また、従来のレーザー結晶化技術をIC用ウェーハに適用する際にSi層の性能を改良する。
【解決手段】基板１として、少なくも表面がSiO₂からなる材料を使用し、この表面に、多結晶Si層または水素濃度が１質量％以下の非晶質Si層３を厚さ400nm以下に形成する。Si層３に、レーザー光のスポットが照射される面積当たり10J/cm²以上のエネルギーで固体連続波レーザーを走査する。次に、レーザーを走査したSi層３の表面をＣＭＰ(chemical mechanical polishing)処理した後,水素雰囲気で800〜1200℃の温度範囲で熱処理する。 （もっと読む）

【課題】非晶質シリコン層の結晶化方法を提供する。
【解決手段】基板２０上に形成された非晶質シリコン層２２に所定の金属イオンをドーピングする段階と、金属イオンがドーピングされた非晶質シリコン層２２をアニーリングして非晶質シリコン層２２を結晶化する段階と、を有する非晶質シリコン層２２の結晶化方法である。これにより、低エネルギーで非晶質シリコン層２２を結晶化でき、結晶化されたシリコン層２６の表面粗度特性が改善されうる。 （もっと読む）

【課題】 異なる配向の半導体が共通のＢＯＸ層上に配置された、プレーナ型ハイブリッド配向半導体基板構造体を形成するための、より簡単で優れた方法を提供すること。
【解決手段】 異なる結晶配向の半導体層を有するプレーナ型基板を製造するための、スタック状テンプレート層の局部的なアモルファス化及び再結晶化を用いる方法が提供される。本発明の方法を用いて構築されるハイブリッド配向半導体基板構造体、及び、デバイスの性能を高めるために異なる表面配向上に配置された少なくとも２つの半導体デバイスを含む種々のＣＭＯＳ回路と一体化されたこうした構造体が提供される。 （もっと読む）