半導体装置とその製造方法
【課題】 半導体装置を高耐圧化する技術を提供することを目的とする。
【解決手段】 半導体装置１００は、ｐ型の埋込み層２６と、ｐ型埋込み層２６上に設けられており、ヘテロ接合面３が構成されている窒化物半導体のヘテロ接合層３２を備えている。ｐ型埋込み層２６は、ソース電極１０側からドレイン電極２側に向けて厚みが減少する厚み減少部２４を有している。厚み減少部２４では、ソース電極１０側の減少開始点１４からドレイン電極２側の減少終了点１６までの長さ２４ｂが、減少開始点１４における厚み２４ａよりも長い。
【解決手段】 半導体装置１００は、ｐ型の埋込み層２６と、ｐ型埋込み層２６上に設けられており、ヘテロ接合面３が構成されている窒化物半導体のヘテロ接合層３２を備えている。ｐ型埋込み層２６は、ソース電極１０側からドレイン電極２側に向けて厚みが減少する厚み減少部２４を有している。厚み減少部２４では、ソース電極１０側の減少開始点１４からドレイン電極２側の減少終了点１６までの長さ２４ｂが、減少開始点１４における厚み２４ａよりも長い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ型の埋込み層とヘテロ接合層を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ｐ型の埋込み層とヘテロ接合層が設けられている半導体装置が知られている。特許文献１は、ｐ型の埋込み層がヘテロ接合層の下方全体に設けられている半導体装置を開示している。特許文献１の半導体装置の概略図を図１３に示す。半導体装置５００は、ｐ型の埋込み層５２６と、ヘテロ接合層５３２と、ドレイン電極５０２と、ゲート部５０８と、ソース電極５１０と、正孔電極５１２を備えている。ヘテロ接合層５３２は、第１半導体層５２８と、第１半導体層５２８よりもバンドギャップが広い第２半導体層５３０を有している。第１半導体層５２８と第２半導体層５３０の間にヘテロ接合面５０３が形成されている。ドレイン電極５０２とソース電極５１０は、ヘテロ接合層５３２の表面に設けられている。ゲート部５０８は、ドレイン電極５０２とソース電極５１０の間に設けられており、ゲート電極５０４とゲート絶縁膜５０６を備えている。正孔電極５１２は、ｐ型の埋込み層５２６に接触している。半導体装置５００を平面視すると、ｐ型の埋込み層５２６が、ヘテロ接合層５３２の下方において、ドレイン電極５０２からソース電極５１０までの全ての範囲に形成されている。
【０００３】
特許文献２は、ｐ型の埋込み層５２６がヘテロ接合面５０３の下方の一部に設けられている半導体装置を開示している。特許文献２の半導体装置の概略図を図１４に示す。半導体装置６００では、ｐ型の埋込み層５２６が、ゲート部５０８の下方に選択的に設けられており、ドレイン電極５０２の下方には設けられていないことを特徴としている。
【０００４】
上記した半導体装置５００，６００では、電子がヘテロ接合面５０３近傍の２次元電子ガス層を移動する。このとき、電子が周囲の原子に衝突し、正孔が生じることがある。半導体装置５００，６００では、生成した正孔がｐ型の埋込み層５２６を通じて正孔電極５１２に排出される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３４２８１０号公報
【特許文献２】特開２００４−２６０１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置５００の場合、ｐ型の埋込み層５２６がヘテロ接合層５３２の下方全体に設けられている。正孔の排出能力を向上させるためには、ヘテロ接合面５０３とｐ型埋込みの層５２６の間の距離を短くすることが望ましい。しかしながら、ヘテロ接合面５０３とｐ型の埋込み層５２６の間の距離を短くすると、ドレイン電極５０２とｐ型の埋込み層５２６の間の距離も短くなり、ドレイン電極５０２とｐ型の埋込み層５２６の間で電界が集中する。半導体装置５００では、ドレイン電極５０２とｐ型の埋込み層５２６の間で絶縁破壊が発生することから、耐圧がドレイン電極５０２とｐ型の埋込み層５２６の間の距離に依存する。このため、半導体装置５００では、正孔の排出能力と耐圧の間にトレードオフの関係が存在している。
【０００７】
半導体装置６００の場合、ｐ型の埋込み層５２６がゲート部５０８の下方に選択的に設けられており、ドレイン電極５０２の下方に設けられていない。２次元電子ガス層を電子が流れることで生成する正孔は、ゲート部５０８の下方に蓄積することが特に問題であることが知られている。このため、半導体装置６００のように、ｐ型の埋込み層５２６をゲート部５０８の下方に選択的に設けることにより、正孔の排出能力と耐圧の間に存在するトレードオフの関係が改善される。
【０００８】
本発明者らの検討の結果、半導体装置６００では、ｐ型の埋込み層５２６が角部５２５を有しており、その角部５２５に電界が集中しやすいことが分かってきた。このため、半導体装置６００では、ｐ型の埋込み層５２６の角部５２５でアバランシェ破壊が生じていることが分かってきた。
【０００９】
本明細書は、ｐ型の埋込み層とヘテロ接合層を備えた半導体装置において、ｐ型の埋込み層に集中する電界を緩和して高耐圧化を実現する技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書で開示される技術は、ｐ型の埋込み層に角部が形成されていると、その角部における電界集中が問題であるという新規な知見を契機として創作されたものである。本明細書で開示される技術では、ｐ型の埋込み層の厚みがソース電極からドレイン電極に向けて減少しており、上記した半導体装置６００のような角部が形成されていない。本明細書で開示される技術では、ｐ型の埋込み層に局所的に高い電界が加わることを緩和することができる。これにより、高耐圧の半導体装置を実現することができる。
【００１１】
本明細書で開示する半導体装置は、ｐ型の埋込み層と、ｐ型埋込み層上に設けられているとともにヘテロ接合が構成されている窒化物半導体のヘテロ接合層を備えている。ｐ型埋込み層は、ソース電極側からドレイン電極側に向けて厚みが減少する厚み減少部を有している。ｐ型埋込み層の厚み減少部では、ソース電極側の減少開始点からドレイン電極側の減少終了点までの長さが、減少開始点における厚みから減少終了点における厚みを減じた厚みよりも長い。なお、ｐ型埋込み層が減少終了点において消失する場合、上記「減少終了点における厚み」はゼロである。
【００１２】
上記した半導体装置では、ヘテロ接合面は、ｐ型埋込み層とｐ型埋込み層上の半導体層（ヘテロ接合層を構成している半導体層）との間に形成されていてもよい。あるいは、ヘテロ接合面は、ヘテロ接合層がバンドギャップの異なる複数の半導体層で構成されており、その複数の半導体層の間に形成されていてもよい。上記形態の厚み減少部を有するｐ型埋込み層は、従来のｐ型埋込み層と明らかに異なる形態を有しており、実質的に角部が形成されていないと評価できる。このため、本明細書で開示する半導体装置では、ｐ型埋込み層に局所的に高い電界が加わることが緩和され、高耐圧な特性を具現化することができる。
【００１３】
本明細書で開示する半導体装置では、減少開始点よりもソース電極側に設けられているｐ型埋込み層の表面の少なくとも一部に、アルミニウムを含む窒化物半導体のキャップ層をさらに備えることが好ましい。このような形態を有する半導体装置は、製造時に有用な形態であることを示している。本明細書で開示される半導体装置の製造方法の一例では、ｐ型埋込み層の減少部分が、熱処理によるマストランスポートによって形成されてもよい。このマストランスポートを生じさせる熱処理を長時間行うと、ｐ型埋込み層の表面を清浄化させる点でも有利である。しかしながら、長時間の熱処理は、ｐ型埋込み層の一部を必要以上にドレイン電極側に移動させる可能性がある。アルミニウムを含む窒化物半導体のキャップ層で覆われたｐ型埋込み層は、マストランスポートが進行する速度が遅く制御される。このため、ｐ型埋込み層に対して熱処理を長時間実施することができ、ｐ型埋込み層が必要以上にドレイン側に移動することを抑制しながら、ｐ型埋込み層の表面を十分に清浄化することができる。なお、ｐ型埋込み層の表面にキャップ層を設けることに代えて、ｐ型埋込み層自身がアルミニウムを含む窒化物半導体としてもよい。
【００１４】
本明細書で開示する半導体装置の一態様では、へテロ接合層上に設けられており、ソース電極とドレイン電極の間に配置されているゲート電極をさらに備えている。また、へテロ接合層は、第１半導体層と、第１半導体層よりもバンドギャップが広い第２半導体層を有しており、ゲート電極の下方には、ｐ型埋込み層と第１半導体層と第２半導体層がこの順で並んでいることが好ましい。この半導体装置は、ｐ型埋込み層によってヘテロ接合面に形成される２次元電子ガス層が空乏化され、ノーマリオフで動作することができる。
【発明の効果】
【００１５】
本明細書で開示される技術によると、高耐圧化された半導体装置が提供される。
【図面の簡単な説明】
【００１６】
【図１】実施例１の半導体装置の断面図を示す。
【図２】実施例１の半導体装置の製造工程を示す（１）。
【図３】実施例１の半導体装置の製造工程を示す（２）。
【図４】実施例１の半導体装置の製造工程を示す（３）。
【図５】実施例１の半導体装置の製造工程を示す（４）。
【図６】実施例２の半導体装置の断面図を示す。
【図７】実施例２の半導体装置の製造工程を示す（１）。
【図８】実施例２の半導体装置の製造工程を示す（２）。
【図９】実施例２の半導体装置の製造工程を示す（３）。
【図１０】実施例３の半導体装置の断面図を示す。
【図１１】実施例３の半導体装置の製造工程を示す。
【図１２】実施例４の半導体装置の断面図を示す。
【図１３】従来の半導体装置の断面図を示す（１）。
【図１４】従来の半導体装置の断面図を示す（２）。
【発明を実施するための形態】
【００１７】
実施例で開示される技術的特徴の幾つかを以下に整理して記す。
（特徴１）半導体層の材料が、全て窒化物半導体である。窒化物半導体は、シリコン半導体よりも臨界破壊強度が高い。例えば、シリコンの絶縁破壊強度が０．３ＭＶ／ｃｍであるのに対し、窒化ガリウムの絶縁破壊強度は３．３ＭＶ／ｃｍである。
（特徴２）へテロ接合層は、窒化ガリウムを材料とするｉ型の第１半導体層と、第１半導体層の表面に設けられている窒化アルミニウムガリウムを材料とする第２半導体層を備えている。第２半導体層は、一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．９９，０．０１≦ｙ≦１）で示される。第２半導体層中のアルミニウムのモル比は、０．１０〜０．３０に調整されていることが好ましい。
（特徴３）キャップ層の材料はアルミニウムを含む窒化ガリウムであり、キャップ層に含まれるアルミニウムのモル比は、窒化ガリウムに対して０．００００１〜０．０１に調整されている。
（特徴４）ｐ型埋込み層のドレイン電極側の一部を除去する除去工程と、除去工程の後にｐ型埋込み層を熱処理する熱処理工程を備える。熱処理工程により、ｐ型埋込み層のドレイン電極側をマストランスポートさせ、ｐ型埋込み層に厚み減少部が形成される。
【００１８】
（実施例１）
図１を参照し、半導体装置１００について説明する。半導体装置１００は横型の半導体装置であり、下地基板１８上にバッファ層２０を介して設けられた半導体層３４と、ドレイン電極２と、ゲート部８と、ソース電極１０と、正孔電極１２を備えている。下地基板１８の材料にはサファイアが用いられている。バッファ層２０の材料には窒化ガリウム（ＧａＮ）が用いられている。半導体層３４は、窒化ガリウムを材料とするｉ型の下側半導体層２２と、下側半導体層２２上に設けられている窒化ガリウムを材料とするｐ型の埋込み層２６と、下側半導体層２２及びｐ型埋込み層２６上に設けられているヘテロ接合層３２を備えている。ヘテロ接合層３２は、窒化ガリウムを材料とするｉ型の第１半導体層２８と、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ，０．０１＜ｘ＜１）を材料とするｉ型又はｎ型の第２半導体層３０を備えている。上記のように、半導体層３４の材料は、全て窒化物半導体である。なお、第２半導体層３０には、インジウムが含まれていてもよい。すなわち、第２半導体層３０の材料は、窒化インジウムアルミニウムガリウム（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ，０≦ｘ≦０．９９，０．０１≦ｙ≦１）であってもよい。
【００１９】
ドレイン電極２は、ヘテロ接合層３２の表面に設けられている。ドレイン電極２は、チタン（Ｔｉ）とアルミニウム（Ａｌ）とニッケル（Ｎｉ）と金（Ａｕ）がこの順に積層された積層体である。なお、チタンが、ヘテロ接合層３２側に位置している。ソース電極１０は、ドレイン電極２から離れた位置で、ヘテロ接合層３２の表面に設けられている。ソース電極１０もチタンとアルミニウムとニッケルと金がこの順に積層された積層体であり、チタンが、ヘテロ接合層３２側に位置している。ゲート部８は、ドレイン電極２とソース電極１０の間に設けられており、ゲート電極４とゲート絶縁膜６を備えている。ゲート電極４は、ゲート絶縁膜６を介してヘテロ接合層３２に対向している。ゲート電極４の材料はアルミニウムであり、ゲート絶縁膜６の材料は酸化シリコン（ＳｉＯ２）である。正孔電極１２は、ｐ型埋込み層２６の表面に接触している。正孔電極１２は、ｐ型埋込み層２６の表面のうちのヘテロ接合層３２が設けられていない範囲に設けられている。正孔電極１２は、ニッケルと金の積層体であり、ニッケルが、ｐ型埋込み層２６側に位置している。
【００２０】
第２半導体層３０に含まれるアルミニウム（Ａｌ）のモル比は、０．１〜０．３に調整されていることが好ましく、半導体装置１００では０．２５（Ａｌ０．２５Ｇａ０．７５Ｎ）に調整されている。第２半導体層３０に含まれるアルミニウムの濃度は１×１０２２〜１×１０２３ｃｍ−３であり、そのアルミニウムは、第２半導体層３０の結晶構造を構成している元素の一つとして捉えることができる。第２半導体層３０のバンドギャップは第１半導体層２８のバンドギャップよりも広く、第１半導体層２８と第２半導体層３０によりヘテロ接合面３が構成されている。ドレイン電極２の下方において、第１半導体層２８の厚みはおよそ３μｍであり、第２半導体層３０の厚みはおよそ２５ｎｍである。ゲート部８の下方には、ｐ型埋込み層２６，第１半導体層２８及び第２半導体層３０が、この順番で積層されている。
【００２１】
ｐ型埋込み層２６のドレイン電極２側には、厚み減少部２４が形成されている。厚み減少部２４の厚みは、ソース電極１０側からドレイン電極２側に向かうに従って薄くなっている。それに伴って、ヘテロ接合層３２の厚みは、ソース電極１０側からドレイン電極２側に向かうに従って厚くなっている。厚み減少部２４に対応する位置において、下側半導体層２２（あるいは、下地基板１８，バッファ層２０）とヘテロ接合層３２との距離は、ソース電極１０側からドレイン電極２側に向かうに従って短くなっている。厚み減少部２４の減少開始点１４から減少終了点１６までの長さ２４ｂはおよそ２μｍであり、厚み減少開始点１４の厚み２４ａはおよそ1μｍである。厚み減少部２４の表面は、なだらかな曲線の形状を有している。半導体装置１００を平面視すると、減少開始点１４は、ゲート部８のドレイン電極２側の端部よりもドレイン電極２側に位置している。また、減少終了点１６は、ドレイン電極２のソース電極１０側端部よりもソース電極１０側に位置しており、ドレイン電極２とオーバーラップしていない。すなわち、ドレイン電極２の下方には、ｐ型埋込み層２６が存在していない。
【００２２】
上記したように、ヘテロ接合層３２は、ｐ型埋込み層２６の厚み減少部２４に対応して、ソース電極１０側からドレイン電極２側に向けて厚みが増大している。ヘテロ接合層３２の厚みがソース電極１０側からドレイン電極２側に向かうに従って厚くすると、半導体層３４の表面を平坦にすることができる。しかしながら、第１半導体層２８の厚み（ヘテロ接合層３２の厚み）は、ソース電極１０側からドレイン電極２側に亘って一定でもよい。このような形態は、製造時に有利な形態である。
【００２３】
半導体装置１００では、ｐ型埋込み層２６がソース電極１０側からドレイン電極２側に向けて徐々に厚みが減少する厚み減少部２４を有しており、ｐ型埋込み層２６に角部が存在していない。このため、半導体装置１００では、ｐ型埋込み層２６に局所的に電界が集中することを抑制することができる。さらに、ｐ型埋込み層２６の厚み減少部２４は、ゲート部８とドレイン電極２の間の領域（所謂ドリフト領域）にも広範囲に亘って設けられており、ドリフト領域で生じた正孔を排出する効果が高い。
【００２４】
なお、従来の半導体装置６００を製造するときは、ｐ型埋込み層６２６がマストランスポートしないように、ｐ型埋込み層６２６の加熱温度、加熱時間等を調整する。しかしながら、半導体装置６００においても、製造過程において、意図せずｐ型埋込み層６２６の角部６２５が崩れ、ｐ型埋込み層６２６の厚みがドレイン電極２側に向けて減少することがあり得る。しかしながら、角部６２５は残存するので、ｐ型埋込み層６２６に局所的に高い電界がかかることを避けられない。半導体装置１００では、上記したように、厚み減少部２４の減少開始点１４から減少終了点１６までの長さ２４ｂは、減少開始点１４における厚み２４ａよりも長い。このように、ｐ型埋込み層２６の厚みを緩やかに減少されることにより、ｐ型埋込み層２６に局所的な電界がかかることを抑制することができる。なお、このような形状は、製造公差では生じ得ない。半導体装置１００は、製造過程において、ｐ型埋込み層２６を意図的にマストランスポートさせることにより、厚み減少部２４の厚みをなだらかに減少させる。半導体装置１００は、従来とは正反対の技術思想に基づいて製造されている。
【００２５】
以下に、半導体装置１００の製造方法を説明する。まず、図２に示すように、サファイア基板１８上にバッファ層２０を形成し、バッファ層２０上に下側半導体層２２を気相成長させる。下側半導体層２２は、ＭＯＣＶＤ（有機金属気相成長法）を用いて形成することができる。サファイア基板１８上と下側半導体層２２の間にバッファ層２０が介在しているので、結晶性が良好な下側半導体層２２を形成することができる。下側半導体層２２の材料は、不純物を含まない窒化ガリウム（ｉ型の窒化ガリウム）である。その後、下側半導体層２２上にｐ型埋込み層２６を気相成長させる。ｐ型埋込み層２６は、下側半導体層２２が所望する厚みに達したときに原料ガスにｐ型の不純物を加えることにより、下側半導体層２２の結晶成長に続いて、連続的に形成することができる。半導体装置１００では、ｐ型の不純物の一例として、マグネシウム（Ｍｇ）を使用している。
【００２６】
次に、図３に示すように、ｐ型埋込み層２６の一部を表面からエッチングし、下側半導体層２２の一部を露出させる（除去工程）。ｐ型埋込み層２６に側壁２６ａが形成される。その後、図４に示すように、ｐ型埋込み層２６をアンモニア（ＮＨ３）雰囲気でおよそ１０００℃で１０分間加熱する（加熱工程）。ｐ型埋込み層２６の側壁２６ａ部分がマストランスポートし、ｐ型埋込み層２６に厚み減少部２４が形成される。加熱工程では、厚み減少部２４が下側半導体層２２の表面全体を覆わないように加熱時間を調整することができる。なお、加熱することによりｐ型埋込み層２６の表面を清浄化することができるので、高品質のｐ型埋込み層２６が得られる。また、加熱時間を調整することにより、厚み減少部２４の長さ２４ｂを調整することができる。
【００２７】
次に、図５に示すように、第１半導体層２８を、ｐ型埋込み層２６の表面と下側半導体層２２の表面に気相成長させる。第１半導体層２８の材料は、ｉ型の窒化ガリウムである。第１半導体層２８は、ｐ型埋込み層２６を加熱した温度（およそ１０００℃）で気相成長させる。それにより、第１半導体層２８内に取り込まれる酸素濃度を低く抑えることができる。その後、第２半導体層３０を、第１半導体層２８上に気相成長させる。ｐ型埋込み層２６上にヘテロ接合層３２が設けられている構造が完成する。
【００２８】
その後、ｐ型埋込み層２６上のヘテロ接合層３２の一部をエッチング除去し、ｐ型埋込み層２６の一部を露出させる。露出したｐ型埋込み層２６の表面に正孔電極１２を形成し、エッチングされなかったヘテロ接合層３２の表面にソース電極１０，ゲート部８，ドレイン電極２を形成する。以上の工程により、半導体装置１００が完成する。
【００２９】
ｐ型埋込み層２６の材料は、アルミニウムを含む窒化ガリウムでもよい。この場合、ｐ型埋込み層２６に含まれるアルミニウムの濃度は、１×１０２０ｃｍ−３以下であることが好ましい。別表現すると、ｐ型埋込み層２６に含まれるアルミニウムのモル比は、窒化ガリウムに対して０．００００１〜０．０１に調整されていることが好ましい。窒化ガリウムにアルミニウムを含ませることにより、マストランスポートを起こり難くすることができる。熱処理工程において、ｐ型埋込み層２６を長時間加熱し、ｐ型埋込み層２６を十分に清浄化することができる。
【００３０】
なお、ｐ型埋込み層２６に含まれるアルミニウムの量が多くなりすぎると、加熱工程において、全くマストランスポートが起こらなくなる。また、ｐ型埋込み層２６に含まれるアルミニウムの量が多くなりすぎると、正孔を引き抜くことができなくなる。よって、ｐ型埋込み層２６にアルミニウムを含有させる場合、アルミニウム濃度は、１×１０２０ｃｍ−３以下であることが好ましい。アルミニウムの濃度が１×１０２０ｃｍ−３以下の場合、アルミニウムは、ｐ型埋込み層２６を構成している窒化ガリウム内に導入された不純物として捉えることができる。一方、第２半導体層３０のように、窒化ガリウムに含まれるアルミニウムの濃度が１×１０２２〜１×１０２３ｃｍ−３の場合、アルミニウムは、第２半導体層３０の結晶構造を構成している元素の一つとして捉えることができる。
【００３１】
（実施例２）
半導体装置２００について説明する。図６に示すように、半導体装置２００は、ｐ型埋込み層２６の表面の一部にキャップ層４０が設けられている。キャップ層４０の材料は窒化ガリウムであり、キャップ層４０には、アルミニウムが含まれている。なお、ｐ型埋込み層２６の材料は窒化ガリウムであり、アルミニウムを含んでいない。キャップ層４０に含まれるアルミニウムのモル比は、窒化ガリウムに対して０．００００１〜０．０１に調整されていることが好ましい。すなわち、キャップ層４０に含まれるアルミニウムの濃度は、１×１０２０ｃｍ−３以下であることが好ましい。ｐ型埋込み層２６の表面にキャップ層４０を設けることにより、ｐ型埋込み層２６が過剰にマストランスポートすることを抑制することができる。それにより、ｐ型埋込み層２６を長時間加熱することができる。
【００３２】
半導体装置２００の製造方法を説明する。まず、半導体装置１００と同様に、サファイア基板１８上にバッファ層２０，下側半導体層２２，ｐ型埋込み層２６を気相成長させる（図２を参照）。その後、図７に示すように、キャップ層４０をｐ型埋込み層２６の表面に気相成長させる。キャップ層４０は、ｐ型埋込み層２６が所定の厚みに達した後に、原料ガスにアルミニウム成分を含むガスを加えることにより、ｐ型埋込み層２６上に連続して形成することができる。
【００３３】
次に、図８に示すように、ドライエッチング法によりｐ型埋込み層２６とキャップ層４０の一部を除去し、下側半導体層２２の表面の一部を露出させる（除去工程）。その後、図９に示すように、ｐ型埋込み層２６及びキャップ層４０を、アンモニア雰囲気内で１０００℃で２０分加熱する（加熱工程）。ｐ型埋込み層２６はキャップ層４０で覆われているので、半導体装置１００と比較して、マストランスポートするのに長い時間を要する。この間に、ｐ型埋込み層２６の表面が十分に清浄化される。その後の工程は半導体装置１００と実質的に同じなので省略する。
【００３４】
（実施例３）
図１０に示す半導体装置３００は、ドレイン電極２側の下側半導体層２２の厚みが、ソース電極１０側の下側半導体層２２の厚みよりも薄い。半導体装置３００は、ドレイン電極２側の下側半導体層２２の厚みを薄くすることにより、ドレイン電極２の近傍において、半導体装置１００よりもヘテロ接合層３２の厚みを厚くすることができる。半導体装置３００は、半導体装置１００よりも高耐圧を実現することができる。
【００３５】
半導体装置３００の製造方法について説明する。まず、半導体装置１００と同様に、サファイア基板１８上にバッファ層２０，下側半導体層３２２，ｐ型埋込み層２６を気相成長させる（図２を参照）。次に、図１１に示すように、ドライエッチングにより、ｐ型埋込み層２６を貫通して下側半導体層３２２の表層までを除去する（除去工程）。すなわち、ｐ型埋込み層２４をエッチングするときに、オーバーエッチングを行う。半導体装置３００では、除去工程以外の工程は、半導体装置１００と同じである。半導体装置３００は、ｐ型埋込み層２４をオーバーエッチングするので、確実にｐ型埋込み層２４が除去される。製造条件がばらついても、下側半導体層３２２上にｐ型埋込み層２４が残存することが抑制される。
【００３６】
半導体装置４００について説明する。ｐ型埋込み層４２６の一部が、ヘテロ接合を構成している。具体的には、減少部４２４以外のｐ型埋込み層４２６が、第１半導体層３０とヘテロ接合を構成している。減少部４２４上には、第１半導体層３０と第２半導体層４２８を備えるヘテロ接合層３２が設けられている。半導体装置４００ではソース電極４１０がｐ型埋込み層４２６に接しており、ヘテロ接合層３２内で生じた正孔が、ｐ型埋込み層４２６とソース電極４１０を通じて半導体装置４００外に排出される。
【００３７】
実施例で説明した半導体装置１００，２００，３００及び４００は、ゲート部８がゲート電極４と絶縁膜６を備える絶縁ゲート構造である。ゲート部は、ショットキー構造であってもよい。また、下地基板１８は、サファイア以外の材料の基板であってもよい。例えば、シリコン（Ｓｉ）基板、炭化珪素（ＳｉＣ）基板、酸化亜鉛（ＺｎＯ）基板等を用いてもよい。
【００３８】
上記実施例では、ｐ型埋込み層がドレイン電極の下方に全く存在しない。しかしながら、ｐ型埋込み層がドレイン電極側に向かうに従って薄くなり、それに伴ってヘテロ接合層が厚くなる構造を有していれば、ｐ型埋込み層がドレイン電極の下方に存在してもよい。そのような構造であっても、従来の半導体装置よりも高い耐圧を得ることができる。
【００３９】
横型の半導体装置の分野では、半導体層内に局所的に高い電界がかからないように、フィールドプレート構造を採用することがある。本明細書で開示した技術は、フィールドプレート構造を有する半導体装置にも好適に適用することができる。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４１】
２：ドレイン電極
３：ヘテロ接合
１０：ソース電極
１４：減少開始点
１６：減少終了点
２４：厚み減少部
２６，３２６，４２６：ｐ型埋込み層
３２：ヘテロ接合層
１００，２００，３００，４００：半導体装置
【技術分野】
【０００１】
本発明は、ｐ型の埋込み層とヘテロ接合層を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ｐ型の埋込み層とヘテロ接合層が設けられている半導体装置が知られている。特許文献１は、ｐ型の埋込み層がヘテロ接合層の下方全体に設けられている半導体装置を開示している。特許文献１の半導体装置の概略図を図１３に示す。半導体装置５００は、ｐ型の埋込み層５２６と、ヘテロ接合層５３２と、ドレイン電極５０２と、ゲート部５０８と、ソース電極５１０と、正孔電極５１２を備えている。ヘテロ接合層５３２は、第１半導体層５２８と、第１半導体層５２８よりもバンドギャップが広い第２半導体層５３０を有している。第１半導体層５２８と第２半導体層５３０の間にヘテロ接合面５０３が形成されている。ドレイン電極５０２とソース電極５１０は、ヘテロ接合層５３２の表面に設けられている。ゲート部５０８は、ドレイン電極５０２とソース電極５１０の間に設けられており、ゲート電極５０４とゲート絶縁膜５０６を備えている。正孔電極５１２は、ｐ型の埋込み層５２６に接触している。半導体装置５００を平面視すると、ｐ型の埋込み層５２６が、ヘテロ接合層５３２の下方において、ドレイン電極５０２からソース電極５１０までの全ての範囲に形成されている。
【０００３】
特許文献２は、ｐ型の埋込み層５２６がヘテロ接合面５０３の下方の一部に設けられている半導体装置を開示している。特許文献２の半導体装置の概略図を図１４に示す。半導体装置６００では、ｐ型の埋込み層５２６が、ゲート部５０８の下方に選択的に設けられており、ドレイン電極５０２の下方には設けられていないことを特徴としている。
【０００４】
上記した半導体装置５００，６００では、電子がヘテロ接合面５０３近傍の２次元電子ガス層を移動する。このとき、電子が周囲の原子に衝突し、正孔が生じることがある。半導体装置５００，６００では、生成した正孔がｐ型の埋込み層５２６を通じて正孔電極５１２に排出される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３４２８１０号公報
【特許文献２】特開２００４−２６０１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置５００の場合、ｐ型の埋込み層５２６がヘテロ接合層５３２の下方全体に設けられている。正孔の排出能力を向上させるためには、ヘテロ接合面５０３とｐ型埋込みの層５２６の間の距離を短くすることが望ましい。しかしながら、ヘテロ接合面５０３とｐ型の埋込み層５２６の間の距離を短くすると、ドレイン電極５０２とｐ型の埋込み層５２６の間の距離も短くなり、ドレイン電極５０２とｐ型の埋込み層５２６の間で電界が集中する。半導体装置５００では、ドレイン電極５０２とｐ型の埋込み層５２６の間で絶縁破壊が発生することから、耐圧がドレイン電極５０２とｐ型の埋込み層５２６の間の距離に依存する。このため、半導体装置５００では、正孔の排出能力と耐圧の間にトレードオフの関係が存在している。
【０００７】
半導体装置６００の場合、ｐ型の埋込み層５２６がゲート部５０８の下方に選択的に設けられており、ドレイン電極５０２の下方に設けられていない。２次元電子ガス層を電子が流れることで生成する正孔は、ゲート部５０８の下方に蓄積することが特に問題であることが知られている。このため、半導体装置６００のように、ｐ型の埋込み層５２６をゲート部５０８の下方に選択的に設けることにより、正孔の排出能力と耐圧の間に存在するトレードオフの関係が改善される。
【０００８】
本発明者らの検討の結果、半導体装置６００では、ｐ型の埋込み層５２６が角部５２５を有しており、その角部５２５に電界が集中しやすいことが分かってきた。このため、半導体装置６００では、ｐ型の埋込み層５２６の角部５２５でアバランシェ破壊が生じていることが分かってきた。
【０００９】
本明細書は、ｐ型の埋込み層とヘテロ接合層を備えた半導体装置において、ｐ型の埋込み層に集中する電界を緩和して高耐圧化を実現する技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書で開示される技術は、ｐ型の埋込み層に角部が形成されていると、その角部における電界集中が問題であるという新規な知見を契機として創作されたものである。本明細書で開示される技術では、ｐ型の埋込み層の厚みがソース電極からドレイン電極に向けて減少しており、上記した半導体装置６００のような角部が形成されていない。本明細書で開示される技術では、ｐ型の埋込み層に局所的に高い電界が加わることを緩和することができる。これにより、高耐圧の半導体装置を実現することができる。
【００１１】
本明細書で開示する半導体装置は、ｐ型の埋込み層と、ｐ型埋込み層上に設けられているとともにヘテロ接合が構成されている窒化物半導体のヘテロ接合層を備えている。ｐ型埋込み層は、ソース電極側からドレイン電極側に向けて厚みが減少する厚み減少部を有している。ｐ型埋込み層の厚み減少部では、ソース電極側の減少開始点からドレイン電極側の減少終了点までの長さが、減少開始点における厚みから減少終了点における厚みを減じた厚みよりも長い。なお、ｐ型埋込み層が減少終了点において消失する場合、上記「減少終了点における厚み」はゼロである。
【００１２】
上記した半導体装置では、ヘテロ接合面は、ｐ型埋込み層とｐ型埋込み層上の半導体層（ヘテロ接合層を構成している半導体層）との間に形成されていてもよい。あるいは、ヘテロ接合面は、ヘテロ接合層がバンドギャップの異なる複数の半導体層で構成されており、その複数の半導体層の間に形成されていてもよい。上記形態の厚み減少部を有するｐ型埋込み層は、従来のｐ型埋込み層と明らかに異なる形態を有しており、実質的に角部が形成されていないと評価できる。このため、本明細書で開示する半導体装置では、ｐ型埋込み層に局所的に高い電界が加わることが緩和され、高耐圧な特性を具現化することができる。
【００１３】
本明細書で開示する半導体装置では、減少開始点よりもソース電極側に設けられているｐ型埋込み層の表面の少なくとも一部に、アルミニウムを含む窒化物半導体のキャップ層をさらに備えることが好ましい。このような形態を有する半導体装置は、製造時に有用な形態であることを示している。本明細書で開示される半導体装置の製造方法の一例では、ｐ型埋込み層の減少部分が、熱処理によるマストランスポートによって形成されてもよい。このマストランスポートを生じさせる熱処理を長時間行うと、ｐ型埋込み層の表面を清浄化させる点でも有利である。しかしながら、長時間の熱処理は、ｐ型埋込み層の一部を必要以上にドレイン電極側に移動させる可能性がある。アルミニウムを含む窒化物半導体のキャップ層で覆われたｐ型埋込み層は、マストランスポートが進行する速度が遅く制御される。このため、ｐ型埋込み層に対して熱処理を長時間実施することができ、ｐ型埋込み層が必要以上にドレイン側に移動することを抑制しながら、ｐ型埋込み層の表面を十分に清浄化することができる。なお、ｐ型埋込み層の表面にキャップ層を設けることに代えて、ｐ型埋込み層自身がアルミニウムを含む窒化物半導体としてもよい。
【００１４】
本明細書で開示する半導体装置の一態様では、へテロ接合層上に設けられており、ソース電極とドレイン電極の間に配置されているゲート電極をさらに備えている。また、へテロ接合層は、第１半導体層と、第１半導体層よりもバンドギャップが広い第２半導体層を有しており、ゲート電極の下方には、ｐ型埋込み層と第１半導体層と第２半導体層がこの順で並んでいることが好ましい。この半導体装置は、ｐ型埋込み層によってヘテロ接合面に形成される２次元電子ガス層が空乏化され、ノーマリオフで動作することができる。
【発明の効果】
【００１５】
本明細書で開示される技術によると、高耐圧化された半導体装置が提供される。
【図面の簡単な説明】
【００１６】
【図１】実施例１の半導体装置の断面図を示す。
【図２】実施例１の半導体装置の製造工程を示す（１）。
【図３】実施例１の半導体装置の製造工程を示す（２）。
【図４】実施例１の半導体装置の製造工程を示す（３）。
【図５】実施例１の半導体装置の製造工程を示す（４）。
【図６】実施例２の半導体装置の断面図を示す。
【図７】実施例２の半導体装置の製造工程を示す（１）。
【図８】実施例２の半導体装置の製造工程を示す（２）。
【図９】実施例２の半導体装置の製造工程を示す（３）。
【図１０】実施例３の半導体装置の断面図を示す。
【図１１】実施例３の半導体装置の製造工程を示す。
【図１２】実施例４の半導体装置の断面図を示す。
【図１３】従来の半導体装置の断面図を示す（１）。
【図１４】従来の半導体装置の断面図を示す（２）。
【発明を実施するための形態】
【００１７】
実施例で開示される技術的特徴の幾つかを以下に整理して記す。
（特徴１）半導体層の材料が、全て窒化物半導体である。窒化物半導体は、シリコン半導体よりも臨界破壊強度が高い。例えば、シリコンの絶縁破壊強度が０．３ＭＶ／ｃｍであるのに対し、窒化ガリウムの絶縁破壊強度は３．３ＭＶ／ｃｍである。
（特徴２）へテロ接合層は、窒化ガリウムを材料とするｉ型の第１半導体層と、第１半導体層の表面に設けられている窒化アルミニウムガリウムを材料とする第２半導体層を備えている。第２半導体層は、一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦０．９９，０．０１≦ｙ≦１）で示される。第２半導体層中のアルミニウムのモル比は、０．１０〜０．３０に調整されていることが好ましい。
（特徴３）キャップ層の材料はアルミニウムを含む窒化ガリウムであり、キャップ層に含まれるアルミニウムのモル比は、窒化ガリウムに対して０．００００１〜０．０１に調整されている。
（特徴４）ｐ型埋込み層のドレイン電極側の一部を除去する除去工程と、除去工程の後にｐ型埋込み層を熱処理する熱処理工程を備える。熱処理工程により、ｐ型埋込み層のドレイン電極側をマストランスポートさせ、ｐ型埋込み層に厚み減少部が形成される。
【００１８】
（実施例１）
図１を参照し、半導体装置１００について説明する。半導体装置１００は横型の半導体装置であり、下地基板１８上にバッファ層２０を介して設けられた半導体層３４と、ドレイン電極２と、ゲート部８と、ソース電極１０と、正孔電極１２を備えている。下地基板１８の材料にはサファイアが用いられている。バッファ層２０の材料には窒化ガリウム（ＧａＮ）が用いられている。半導体層３４は、窒化ガリウムを材料とするｉ型の下側半導体層２２と、下側半導体層２２上に設けられている窒化ガリウムを材料とするｐ型の埋込み層２６と、下側半導体層２２及びｐ型埋込み層２６上に設けられているヘテロ接合層３２を備えている。ヘテロ接合層３２は、窒化ガリウムを材料とするｉ型の第１半導体層２８と、窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ，０．０１＜ｘ＜１）を材料とするｉ型又はｎ型の第２半導体層３０を備えている。上記のように、半導体層３４の材料は、全て窒化物半導体である。なお、第２半導体層３０には、インジウムが含まれていてもよい。すなわち、第２半導体層３０の材料は、窒化インジウムアルミニウムガリウム（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ，０≦ｘ≦０．９９，０．０１≦ｙ≦１）であってもよい。
【００１９】
ドレイン電極２は、ヘテロ接合層３２の表面に設けられている。ドレイン電極２は、チタン（Ｔｉ）とアルミニウム（Ａｌ）とニッケル（Ｎｉ）と金（Ａｕ）がこの順に積層された積層体である。なお、チタンが、ヘテロ接合層３２側に位置している。ソース電極１０は、ドレイン電極２から離れた位置で、ヘテロ接合層３２の表面に設けられている。ソース電極１０もチタンとアルミニウムとニッケルと金がこの順に積層された積層体であり、チタンが、ヘテロ接合層３２側に位置している。ゲート部８は、ドレイン電極２とソース電極１０の間に設けられており、ゲート電極４とゲート絶縁膜６を備えている。ゲート電極４は、ゲート絶縁膜６を介してヘテロ接合層３２に対向している。ゲート電極４の材料はアルミニウムであり、ゲート絶縁膜６の材料は酸化シリコン（ＳｉＯ２）である。正孔電極１２は、ｐ型埋込み層２６の表面に接触している。正孔電極１２は、ｐ型埋込み層２６の表面のうちのヘテロ接合層３２が設けられていない範囲に設けられている。正孔電極１２は、ニッケルと金の積層体であり、ニッケルが、ｐ型埋込み層２６側に位置している。
【００２０】
第２半導体層３０に含まれるアルミニウム（Ａｌ）のモル比は、０．１〜０．３に調整されていることが好ましく、半導体装置１００では０．２５（Ａｌ０．２５Ｇａ０．７５Ｎ）に調整されている。第２半導体層３０に含まれるアルミニウムの濃度は１×１０２２〜１×１０２３ｃｍ−３であり、そのアルミニウムは、第２半導体層３０の結晶構造を構成している元素の一つとして捉えることができる。第２半導体層３０のバンドギャップは第１半導体層２８のバンドギャップよりも広く、第１半導体層２８と第２半導体層３０によりヘテロ接合面３が構成されている。ドレイン電極２の下方において、第１半導体層２８の厚みはおよそ３μｍであり、第２半導体層３０の厚みはおよそ２５ｎｍである。ゲート部８の下方には、ｐ型埋込み層２６，第１半導体層２８及び第２半導体層３０が、この順番で積層されている。
【００２１】
ｐ型埋込み層２６のドレイン電極２側には、厚み減少部２４が形成されている。厚み減少部２４の厚みは、ソース電極１０側からドレイン電極２側に向かうに従って薄くなっている。それに伴って、ヘテロ接合層３２の厚みは、ソース電極１０側からドレイン電極２側に向かうに従って厚くなっている。厚み減少部２４に対応する位置において、下側半導体層２２（あるいは、下地基板１８，バッファ層２０）とヘテロ接合層３２との距離は、ソース電極１０側からドレイン電極２側に向かうに従って短くなっている。厚み減少部２４の減少開始点１４から減少終了点１６までの長さ２４ｂはおよそ２μｍであり、厚み減少開始点１４の厚み２４ａはおよそ1μｍである。厚み減少部２４の表面は、なだらかな曲線の形状を有している。半導体装置１００を平面視すると、減少開始点１４は、ゲート部８のドレイン電極２側の端部よりもドレイン電極２側に位置している。また、減少終了点１６は、ドレイン電極２のソース電極１０側端部よりもソース電極１０側に位置しており、ドレイン電極２とオーバーラップしていない。すなわち、ドレイン電極２の下方には、ｐ型埋込み層２６が存在していない。
【００２２】
上記したように、ヘテロ接合層３２は、ｐ型埋込み層２６の厚み減少部２４に対応して、ソース電極１０側からドレイン電極２側に向けて厚みが増大している。ヘテロ接合層３２の厚みがソース電極１０側からドレイン電極２側に向かうに従って厚くすると、半導体層３４の表面を平坦にすることができる。しかしながら、第１半導体層２８の厚み（ヘテロ接合層３２の厚み）は、ソース電極１０側からドレイン電極２側に亘って一定でもよい。このような形態は、製造時に有利な形態である。
【００２３】
半導体装置１００では、ｐ型埋込み層２６がソース電極１０側からドレイン電極２側に向けて徐々に厚みが減少する厚み減少部２４を有しており、ｐ型埋込み層２６に角部が存在していない。このため、半導体装置１００では、ｐ型埋込み層２６に局所的に電界が集中することを抑制することができる。さらに、ｐ型埋込み層２６の厚み減少部２４は、ゲート部８とドレイン電極２の間の領域（所謂ドリフト領域）にも広範囲に亘って設けられており、ドリフト領域で生じた正孔を排出する効果が高い。
【００２４】
なお、従来の半導体装置６００を製造するときは、ｐ型埋込み層６２６がマストランスポートしないように、ｐ型埋込み層６２６の加熱温度、加熱時間等を調整する。しかしながら、半導体装置６００においても、製造過程において、意図せずｐ型埋込み層６２６の角部６２５が崩れ、ｐ型埋込み層６２６の厚みがドレイン電極２側に向けて減少することがあり得る。しかしながら、角部６２５は残存するので、ｐ型埋込み層６２６に局所的に高い電界がかかることを避けられない。半導体装置１００では、上記したように、厚み減少部２４の減少開始点１４から減少終了点１６までの長さ２４ｂは、減少開始点１４における厚み２４ａよりも長い。このように、ｐ型埋込み層２６の厚みを緩やかに減少されることにより、ｐ型埋込み層２６に局所的な電界がかかることを抑制することができる。なお、このような形状は、製造公差では生じ得ない。半導体装置１００は、製造過程において、ｐ型埋込み層２６を意図的にマストランスポートさせることにより、厚み減少部２４の厚みをなだらかに減少させる。半導体装置１００は、従来とは正反対の技術思想に基づいて製造されている。
【００２５】
以下に、半導体装置１００の製造方法を説明する。まず、図２に示すように、サファイア基板１８上にバッファ層２０を形成し、バッファ層２０上に下側半導体層２２を気相成長させる。下側半導体層２２は、ＭＯＣＶＤ（有機金属気相成長法）を用いて形成することができる。サファイア基板１８上と下側半導体層２２の間にバッファ層２０が介在しているので、結晶性が良好な下側半導体層２２を形成することができる。下側半導体層２２の材料は、不純物を含まない窒化ガリウム（ｉ型の窒化ガリウム）である。その後、下側半導体層２２上にｐ型埋込み層２６を気相成長させる。ｐ型埋込み層２６は、下側半導体層２２が所望する厚みに達したときに原料ガスにｐ型の不純物を加えることにより、下側半導体層２２の結晶成長に続いて、連続的に形成することができる。半導体装置１００では、ｐ型の不純物の一例として、マグネシウム（Ｍｇ）を使用している。
【００２６】
次に、図３に示すように、ｐ型埋込み層２６の一部を表面からエッチングし、下側半導体層２２の一部を露出させる（除去工程）。ｐ型埋込み層２６に側壁２６ａが形成される。その後、図４に示すように、ｐ型埋込み層２６をアンモニア（ＮＨ３）雰囲気でおよそ１０００℃で１０分間加熱する（加熱工程）。ｐ型埋込み層２６の側壁２６ａ部分がマストランスポートし、ｐ型埋込み層２６に厚み減少部２４が形成される。加熱工程では、厚み減少部２４が下側半導体層２２の表面全体を覆わないように加熱時間を調整することができる。なお、加熱することによりｐ型埋込み層２６の表面を清浄化することができるので、高品質のｐ型埋込み層２６が得られる。また、加熱時間を調整することにより、厚み減少部２４の長さ２４ｂを調整することができる。
【００２７】
次に、図５に示すように、第１半導体層２８を、ｐ型埋込み層２６の表面と下側半導体層２２の表面に気相成長させる。第１半導体層２８の材料は、ｉ型の窒化ガリウムである。第１半導体層２８は、ｐ型埋込み層２６を加熱した温度（およそ１０００℃）で気相成長させる。それにより、第１半導体層２８内に取り込まれる酸素濃度を低く抑えることができる。その後、第２半導体層３０を、第１半導体層２８上に気相成長させる。ｐ型埋込み層２６上にヘテロ接合層３２が設けられている構造が完成する。
【００２８】
その後、ｐ型埋込み層２６上のヘテロ接合層３２の一部をエッチング除去し、ｐ型埋込み層２６の一部を露出させる。露出したｐ型埋込み層２６の表面に正孔電極１２を形成し、エッチングされなかったヘテロ接合層３２の表面にソース電極１０，ゲート部８，ドレイン電極２を形成する。以上の工程により、半導体装置１００が完成する。
【００２９】
ｐ型埋込み層２６の材料は、アルミニウムを含む窒化ガリウムでもよい。この場合、ｐ型埋込み層２６に含まれるアルミニウムの濃度は、１×１０２０ｃｍ−３以下であることが好ましい。別表現すると、ｐ型埋込み層２６に含まれるアルミニウムのモル比は、窒化ガリウムに対して０．００００１〜０．０１に調整されていることが好ましい。窒化ガリウムにアルミニウムを含ませることにより、マストランスポートを起こり難くすることができる。熱処理工程において、ｐ型埋込み層２６を長時間加熱し、ｐ型埋込み層２６を十分に清浄化することができる。
【００３０】
なお、ｐ型埋込み層２６に含まれるアルミニウムの量が多くなりすぎると、加熱工程において、全くマストランスポートが起こらなくなる。また、ｐ型埋込み層２６に含まれるアルミニウムの量が多くなりすぎると、正孔を引き抜くことができなくなる。よって、ｐ型埋込み層２６にアルミニウムを含有させる場合、アルミニウム濃度は、１×１０２０ｃｍ−３以下であることが好ましい。アルミニウムの濃度が１×１０２０ｃｍ−３以下の場合、アルミニウムは、ｐ型埋込み層２６を構成している窒化ガリウム内に導入された不純物として捉えることができる。一方、第２半導体層３０のように、窒化ガリウムに含まれるアルミニウムの濃度が１×１０２２〜１×１０２３ｃｍ−３の場合、アルミニウムは、第２半導体層３０の結晶構造を構成している元素の一つとして捉えることができる。
【００３１】
（実施例２）
半導体装置２００について説明する。図６に示すように、半導体装置２００は、ｐ型埋込み層２６の表面の一部にキャップ層４０が設けられている。キャップ層４０の材料は窒化ガリウムであり、キャップ層４０には、アルミニウムが含まれている。なお、ｐ型埋込み層２６の材料は窒化ガリウムであり、アルミニウムを含んでいない。キャップ層４０に含まれるアルミニウムのモル比は、窒化ガリウムに対して０．００００１〜０．０１に調整されていることが好ましい。すなわち、キャップ層４０に含まれるアルミニウムの濃度は、１×１０２０ｃｍ−３以下であることが好ましい。ｐ型埋込み層２６の表面にキャップ層４０を設けることにより、ｐ型埋込み層２６が過剰にマストランスポートすることを抑制することができる。それにより、ｐ型埋込み層２６を長時間加熱することができる。
【００３２】
半導体装置２００の製造方法を説明する。まず、半導体装置１００と同様に、サファイア基板１８上にバッファ層２０，下側半導体層２２，ｐ型埋込み層２６を気相成長させる（図２を参照）。その後、図７に示すように、キャップ層４０をｐ型埋込み層２６の表面に気相成長させる。キャップ層４０は、ｐ型埋込み層２６が所定の厚みに達した後に、原料ガスにアルミニウム成分を含むガスを加えることにより、ｐ型埋込み層２６上に連続して形成することができる。
【００３３】
次に、図８に示すように、ドライエッチング法によりｐ型埋込み層２６とキャップ層４０の一部を除去し、下側半導体層２２の表面の一部を露出させる（除去工程）。その後、図９に示すように、ｐ型埋込み層２６及びキャップ層４０を、アンモニア雰囲気内で１０００℃で２０分加熱する（加熱工程）。ｐ型埋込み層２６はキャップ層４０で覆われているので、半導体装置１００と比較して、マストランスポートするのに長い時間を要する。この間に、ｐ型埋込み層２６の表面が十分に清浄化される。その後の工程は半導体装置１００と実質的に同じなので省略する。
【００３４】
（実施例３）
図１０に示す半導体装置３００は、ドレイン電極２側の下側半導体層２２の厚みが、ソース電極１０側の下側半導体層２２の厚みよりも薄い。半導体装置３００は、ドレイン電極２側の下側半導体層２２の厚みを薄くすることにより、ドレイン電極２の近傍において、半導体装置１００よりもヘテロ接合層３２の厚みを厚くすることができる。半導体装置３００は、半導体装置１００よりも高耐圧を実現することができる。
【００３５】
半導体装置３００の製造方法について説明する。まず、半導体装置１００と同様に、サファイア基板１８上にバッファ層２０，下側半導体層３２２，ｐ型埋込み層２６を気相成長させる（図２を参照）。次に、図１１に示すように、ドライエッチングにより、ｐ型埋込み層２６を貫通して下側半導体層３２２の表層までを除去する（除去工程）。すなわち、ｐ型埋込み層２４をエッチングするときに、オーバーエッチングを行う。半導体装置３００では、除去工程以外の工程は、半導体装置１００と同じである。半導体装置３００は、ｐ型埋込み層２４をオーバーエッチングするので、確実にｐ型埋込み層２４が除去される。製造条件がばらついても、下側半導体層３２２上にｐ型埋込み層２４が残存することが抑制される。
【００３６】
半導体装置４００について説明する。ｐ型埋込み層４２６の一部が、ヘテロ接合を構成している。具体的には、減少部４２４以外のｐ型埋込み層４２６が、第１半導体層３０とヘテロ接合を構成している。減少部４２４上には、第１半導体層３０と第２半導体層４２８を備えるヘテロ接合層３２が設けられている。半導体装置４００ではソース電極４１０がｐ型埋込み層４２６に接しており、ヘテロ接合層３２内で生じた正孔が、ｐ型埋込み層４２６とソース電極４１０を通じて半導体装置４００外に排出される。
【００３７】
実施例で説明した半導体装置１００，２００，３００及び４００は、ゲート部８がゲート電極４と絶縁膜６を備える絶縁ゲート構造である。ゲート部は、ショットキー構造であってもよい。また、下地基板１８は、サファイア以外の材料の基板であってもよい。例えば、シリコン（Ｓｉ）基板、炭化珪素（ＳｉＣ）基板、酸化亜鉛（ＺｎＯ）基板等を用いてもよい。
【００３８】
上記実施例では、ｐ型埋込み層がドレイン電極の下方に全く存在しない。しかしながら、ｐ型埋込み層がドレイン電極側に向かうに従って薄くなり、それに伴ってヘテロ接合層が厚くなる構造を有していれば、ｐ型埋込み層がドレイン電極の下方に存在してもよい。そのような構造であっても、従来の半導体装置よりも高い耐圧を得ることができる。
【００３９】
横型の半導体装置の分野では、半導体層内に局所的に高い電界がかからないように、フィールドプレート構造を採用することがある。本明細書で開示した技術は、フィールドプレート構造を有する半導体装置にも好適に適用することができる。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４１】
２：ドレイン電極
３：ヘテロ接合
１０：ソース電極
１４：減少開始点
１６：減少終了点
２４：厚み減少部
２６，３２６，４２６：ｐ型埋込み層
３２：ヘテロ接合層
１００，２００，３００，４００：半導体装置
【特許請求の範囲】
【請求項１】
ｐ型の埋込み層と、
前記ｐ型埋込み層上に設けられており、ヘテロ接合が構成されている窒化物半導体のヘテロ接合層と、を備えており、
前記ｐ型埋込み層は、ソース電極側からドレイン電極側に向けて厚みが減少する厚み減少部を有しており、
前記厚み減少部では、前記ソース電極側の減少開始点から前記ドレイン電極側の減少終了点までの長さが、前記減少開始点における厚みから前記減少終了点における厚みを減じた厚みよりも長い半導体装置。
【請求項２】
前記減少開始点よりも前記ソース電極側に設けられている前記ｐ型埋込み層の表面の少なくとも一部に、アルミニウムを含む窒化物半導体のキャップ層をさらに備える請求項１に記載の半導体装置。
【請求項３】
前記ｐ型埋込み層が、アルミニウムを含む窒化物半導体である請求項１に記載の半導体装置。
【請求項４】
前記へテロ接合層上に設けられており、前記ソース電極と前記ドレイン電極の間に配置されているゲート電極をさらに備えており、
前記へテロ接合層は、第１半導体層と、前記第１半導体層よりもバンドギャップが広い第２半導体層を有しており、
前記ゲート電極の下方には、前記ｐ型埋込み層と前記第１半導体層と前記第２半導体層がこの順で並んでいる請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置を製造する方法であって、
前記ｐ型埋込み層の前記減少部分は、熱処理によるマストランスポートによって形成されることを特徴とする製造方法。
【請求項１】
ｐ型の埋込み層と、
前記ｐ型埋込み層上に設けられており、ヘテロ接合が構成されている窒化物半導体のヘテロ接合層と、を備えており、
前記ｐ型埋込み層は、ソース電極側からドレイン電極側に向けて厚みが減少する厚み減少部を有しており、
前記厚み減少部では、前記ソース電極側の減少開始点から前記ドレイン電極側の減少終了点までの長さが、前記減少開始点における厚みから前記減少終了点における厚みを減じた厚みよりも長い半導体装置。
【請求項２】
前記減少開始点よりも前記ソース電極側に設けられている前記ｐ型埋込み層の表面の少なくとも一部に、アルミニウムを含む窒化物半導体のキャップ層をさらに備える請求項１に記載の半導体装置。
【請求項３】
前記ｐ型埋込み層が、アルミニウムを含む窒化物半導体である請求項１に記載の半導体装置。
【請求項４】
前記へテロ接合層上に設けられており、前記ソース電極と前記ドレイン電極の間に配置されているゲート電極をさらに備えており、
前記へテロ接合層は、第１半導体層と、前記第１半導体層よりもバンドギャップが広い第２半導体層を有しており、
前記ゲート電極の下方には、前記ｐ型埋込み層と前記第１半導体層と前記第２半導体層がこの順で並んでいる請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置を製造する方法であって、
前記ｐ型埋込み層の前記減少部分は、熱処理によるマストランスポートによって形成されることを特徴とする製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２３８７５１（Ｐ２０１２−２３８７５１Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０７２７４（Ｐ２０１１−１０７２７４）
【出願日】平成２３年５月１２日（２０１１．５．１２）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１２日（２０１１．５．１２）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]