例示的な実施形態には半導体デバイスが含まれる。当該半導体デバイスは、亜鉛−ゲルマニウム、亜鉛−鉛、カドミウム−ゲルマニウム、カドミウム−スズ、カドミウム−鉛を含む金属酸化物のうちの１つ又は複数を含むチャネルを具備し得る。 （もっと読む）

下記一般式で表される部分構造を持つ化合物を含有することを特徴とする有機半導体材料、それを用いた有機トランジスタ及び電界効果トランジスタ、及び該有機トランジスタまたは該電界効果トランジスタを用いるスイッチング素子。



（式中、Ｂはチアゾール環をもつユニットを表し、Ａ^１，Ａ^２はそれぞれ独立にアルキルを置換基として持つユニットを表し、Ａ^３は二価の連結基を表し、ｎ^ｂは１〜２０の整数を表し、ｎ^１、ｎ^２はそれぞれ独立に０〜２０の整数を表し、ｎ^３は０〜１０の整数を表す。） （もっと読む）

熱可塑性半導体材料を含む層及び、該層に接合する金属微粒子を含む層を形成して、押圧後加熱するか押圧と加熱を同時に行い、半導体層、ソース電極、ドレイン電極とする有機薄膜トランジスタの製造方法、および、支持体シート上に、ゲートバスライン及びソースバスラインを介して連結された複数の有機薄膜トランジスタが形成され、該薄膜トランジスタのソース電極及びドレイン電極が、当該電極を構成する金属相の少なくとも１部が熱可塑性半導体材料を含む半導体層に混入して、該半導体層に接合することを特徴とする有機薄膜トランジスタシート。 （もっと読む）

【課題】 増幅回路を用いなくても１Ｍｂｉｔ／ｓ以上の乱数生成レートが可能となるような物理現象中のランダムノイズを利用した乱数生成素子を提供することを目的とする。
【解決手段】 半導体表面との間で非常に薄いトンネル絶縁膜を介して電子の充放電が可能な導電性微粒子をチャネル上に設け、チャネル幅Ｗを狭く、かつ導電性微粒子の面密度Ｄdotを多く、かつチャネル〜導電性微粒子間のトンネル抵抗を小さくする。例えば、膜厚０．８ｎｍのシリコン窒化膜をトンネル絶縁膜とするバルク基盤上の素子の場合、チャネル幅Ｗ＝０．１μｍ、平均粒径ｄ＝８ｎｍ程度のＳｉ微結晶粒子群を１．７×１０^１２ｃｍ^−２程度の面密度で形成すると、１ＭＨｚのノイズ成分を０．１％にできる。 （もっと読む）

本発明は、ナノワイヤ−材料複合体を生成するシステムおよび処理に関わる。ナノワイヤ（６０６）が少なくとも一つの表面の一部分（６０４）に取り付けられた基板が提供される。ナノワイヤ−材料複合体を生成するよう、当該部分上に材料が堆積される。処理は、独立したナノワイヤ−材料複合体を生成するよう基板からナノワイヤ−材料複合体を分離することを必要に応じて含む。独立したナノワイヤ−材料複合体は、必要に応じて、電子基板に更に処理される。様々な電子基板は本明細書記載の方法を用いて形成される。例えば、多色発光ダイオードは、それぞれの複合体層が異なる波長で光を発するナノワイヤ−材料複合体の多数の積層された層から形成され得る。
（もっと読む）

本発明は、薄膜電子部品の製造方法およびこの方法を実施する装置に関する。また、本発明は、この方法に従って製造された薄膜電子部品に関する。まず、実質的に誘電性を有する基板上に、導電性材料から成るガルヴァニックに均一な最下段の導電層が形成され、この最下段の導電層から導電領域がガルヴァニックに相互に分離して、電極パターンが形成される。この電極パターン上には、薄膜部品に必要とされる上部の不活性層または活性層を１層または数層形成することが可能である。本発明によれば、この最下段の導電層が分離することによる電極パターンの形成は、ダイカットエンボス加工に基づく切断作業を最下段の導電層に行うことによる。すなわち、切断作業に使用する切断部材の浮彫りが、基板上に永久変形が生じさせ、同時に、導電層から、ガルヴァニックに相互に分離した導電領域に至る領域をエンボス加工する。本発明は、ロールツーロール方式における薄膜部品の製造に適している。

（もっと読む）

【課題】特殊な技術を要せず、簡単な製造方法でキャリア移動度が高い有機薄膜トランジスタを提供すること。
【解決手段】有機半導体層に重量平均分子量２０００以上のπ共役系ポリマー及び分子量２０００以下のπ共役系オリゴマーを含有することを特徴とする有機薄膜トランジスタ。 （もっと読む）

【課題】アクティブマトリクス型の発光装置における光の取り出し効率を向上させる手段を提供する。
【解決手段】アクティブマトリクス型の発光装置において、第１の凹部１０１ａ〜第３の凹部１０１ｃを有する第１の基板１００に金属膜１０２ａ〜第３の金属膜１０２ｃを形成することや、画素電極１４５、有機層１４８、凸部１４９ａの表面を有する陰極１４９からなる発光素子１５０を形成することにより、光の損失や隣の画素への光漏れを防ぐことができる。 （もっと読む）

【課題】 ＩＰＳ方式の液晶表示装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現する。
【解決手段】 本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用し、ソース領域１１９及びドレイン領域１２０のパターニングとソース配線１２１及び画素電極１２２のパターニングを同じフォトマスクで行うことを特徴とする。 （もっと読む）