説明

Fターム[5F110HL04]の内容

薄膜トランジスタ (412,022) | ソース、ドレイン−コンタクトホール介在 (16,138) | 材料 (10,537) | 金属 (8,797) | 高融点金属 (2,092)

Fターム[5F110HL04]に分類される特許

2,001 - 2,020 / 2,092


【課題】 センサ素子において、今後のさらなる高出力化及び小型化を進められるように、複数の素子を限られた面積に形成し、素子が占める面積を縮小して集積することを課題とする。また、センサ素子の歩留まりを向上させるプロセスを提供することも課題としている。
【解決手段】 本発明は、絶縁表面を有する基板上にアモルファスシリコン膜を用いたセンサ素子と、薄膜トランジスタからなる出力増幅回路とを集積する。また、センサ素子の光電変換層のパターニングの際に、露出されている配線を保護するための金属層を光電変換層と薄膜トランジスタと接続する配線との間に設ける。 (もっと読む)


【課題】電流の状態に関する情報を提供する能力を有するように配置されたIII族窒化物ベースの電力半導体装置を提供することである。
【解決手段】本発明の電力半導体装置は、III族窒化物ヘテロ接合領域と、該III族窒化物ヘテロ接合領域及び第1給電パッドに電気的に接続される第1電力電極と、前記III族窒化物ヘテロ接合領域及び第2給電パッドに電気的に接続される前記第1電力電極に対向して離隔される第2電力電極と、前記III族窒化物ヘテロ接合領域及び第3給電パッドに電気的に接続される前記第1電力電極に対向して離隔される第3電力電極と、を有する電力半導体装置。 (もっと読む)


【課題】 真性酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタの製造に際し、加工精度を良くする。
【解決手段】 まず、真性酸化亜鉛からなる半導体薄膜8の上面全体に保護膜9を形成し、その上に上層絶縁膜12を成膜する。次に、上層絶縁膜12および保護膜9にコンタクトホール10、11を形成する。この場合、チャネル長Lは2つのコンタクトホール10、11間の間隔により決定され、チャネル幅Wはコンタクトホール10、11の所定方向の寸法により決定される。これにより、半導体薄膜8にサイドエッチングがやや生じても、チャネル長Lおよびチャネル幅Wに寸法変化が生じることはない。 (もっと読む)


【課題】短チャネル効果を抑制できる構造であり、しきい値電圧を制御でき、電流駆動力に優れ、高速動作が可能なマルチフィンFETを有する半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置の1態様は、半導体基板上に設けられたソース領域及びドレイン領域と、前記ソース領域及びドレイン領域を接続する複数のフィンと、前記半導体基板の上方に設けられ、前記各フィンの一方の側面側に設けられた第1のゲート電極と、前記半導体基板の上方に設けられ、前記フィンに対して前記第1のゲート電極と対向して前記各フィンの他方の側面側に設けられ、前記第1のゲート電極と分離された第2のゲート電極と、前記各々の第1のゲート電極に接続する複数の第1のパッド電極と、前記複数の第1のパッド電極を接続する第1の配線と、前記各々の第2のゲート電極に接続する複数の第2のパッド電極と、前記複数の第2のパッド電極を接続する第2の配線とを具備する。 (もっと読む)


【課題】配線の電気抵抗を低減した半導体装置を提供する。
【解決手段】絶縁表面を有する基板上に形成された薄膜トランジスタと、基板上に形成された第1の配線と、薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び第1の配線上に形成された第1の絶縁膜と、第1の絶縁膜上に形成され、第1の絶縁膜に設けられた複数のコンタクトホールを介して第1の配線と電気的に接続している第2の配線と、薄膜トランジスタ及び第2の配線上に形成された第2の絶縁膜と、第2の絶縁膜上に形成され、第2の絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに電気的に接続された画素電極と、基板と対向して配置された対向基板とを有する。 (もっと読む)


【課題】本発明は、所望の形状を有する半導体領域の形成方法を提供する。また、バラツキの少ない半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、半導体膜の一部を酸化して酸化物層を形成した後、該酸化物層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成した後、該半導体領域を用いる半導体装置を作製する。本発明では、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に所望の形状を有する半導体領域を形成することが可能である。 (もっと読む)


【課題】
線状レーザの走査回数を減少させ、レーザアニールにかかる時間を短縮させ、半導体装置の作製工程、作製時間、作製にかかるコストを短縮させることを課題とする。
【解決手段】
本発明では、線状レーザビームの照射面に重なり合うように高温の気体を局所的に噴き付ける。線状レーザビームは、レーザ発振器から射出したレーザビームをレンズに入射することにより得られる。高温の気体は、気体圧縮ポンプで圧縮された気体をノズル型ヒータにより加熱することによって得られる。加熱された気体は、線状レーザビームの照射面に重ね合わせるように噴出する。 (もっと読む)


【課題】 表面が平坦かつ均一な膜厚のゲート絶縁膜等を形成することが可能な技術を提供する。
【解決手段】 各半導体膜202A、202Bを囲繞するように隔壁210を形成する。その後、隔壁210によって囲繞された囲繞領域SA、SB内に液体材料を配置し、これを乾燥、焼成することによりゲート絶縁膜220を形成する。ここで、ゲート絶縁膜220の膜厚は、隔壁210の側壁から離れるにつれ漸次変化しているが、このゲート絶縁膜220の膜厚が漸次変化する部分の幅をDとし、隔壁210から囲繞領域内にある半導体膜202の最も近い部分までの距離をLとした場合、L≧Dの関係が成立するように、隔壁210の配置位置や上記液体材料の乾燥に関わるパラメータを制御する。 (もっと読む)


【課題】 配線抵抗及び配線容量を低減するとともに、チップ面積を削減する。
【解決手段】 SOI基板30は、シリコン基板31の上にシリコン酸化膜32が形成され、このシリコン酸化膜32の上にN型シリコン層33が形成されて構成される。ドレイン領域35は、シリコン層33の表面からシリコン酸化膜32まで到達して形成される。ドレイン電極42は、SOI基板30の裏面に電気的接触して形成される。導電体プラグ41は、ドレイン領域35の表面からドレイン領域35およびシリコン酸化膜32を貫通してシリコン基板31中に延在して、ドレイン領域35およびシリコン基板31に電気的接触して形成される。 (もっと読む)


【課題】 パワー半導体デバイスを、通常OFF(エンハンスメントモード)デバイスとしたり、かなり低い閾値電圧を有する通常ON(空乏モード)デバイスとする。
【解決手段】 III属窒化物のパワー半導体デバイスに、段形状のヘテロ接合部を設ける。 (もっと読む)


【課題】 開口率を高めると共に、全画素への書き込み時間を短縮することができる液晶パネル及び液晶表示装置を提供すること。
【解決手段】 液晶パネルを構成するTFT基板100において、ゲートバスライン101とデータバスライン102が互いに直交する方向に配線され、両バスラインの交差箇所の近傍にスイッチング素子(TFT)107が設けられ、さらに、各画素毎に設けられた画素電極104との間で補助容量Csを形成するCsバスライン103が、データバスライン102と平行な方向に配線されている。ゲートバスライン101、データバスライン102及びCsバスライン103は、それぞれ同じ配線間隔で配線され、各Csバスライン103を境界として正方形状の画素領域が画定されている。 (もっと読む)


【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なTFTを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜から触媒元素を除いた後、トップゲート型プラナー構造の薄膜トランジスタを作製する。また本発明は、表示装置の構成物を選択的に形成する液滴吐出法を用いることで、工程の簡略化と、材料のロスの軽減を達成する。 (もっと読む)


【課題】本発明は、無線チップのコストを下げることを課題とする。また、無線チップの大量生産を可能として、無線チップのコストを下げることを課題とする。さらに、小型・軽量な無線チップを提供することを課題とする。
【解決手段】本発明は、ガラス基板や石英基板から剥離された薄膜集積回路が第1の基体と第2の基体に設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。本発明の無線チップが含む薄膜集積回路は、少なくとも、LDD(Lightly Doped drain)構造のN型の薄膜トランジスタと、シングルドレイン構造のP型の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とする。 (もっと読む)


【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供する。
【解決手段】基板101上に第1の膜102を形成する工程と、前記第1の膜102上にマスク材料を含有する溶液を吐出して前記第1の膜102上にマスク103を形成する工程と、前記マスク103を用いて前記第1の膜102をパターニングして前記基板101上に塗れ性の低い領域104と塗れ性の高い領域105を形成する工程と、前記マスク103を除去する工程と、前記塗れ性の低い領域104に挟まれた前記塗れ性の高い領域105に、絶縁膜、半導体膜又は導電膜材料を含有する溶液106を吐出して絶縁膜、半導体膜又は導電膜のパターンを形成する工程とを有する。 (もっと読む)


【課題】レーザビームが照射された領域全体に占める微結晶が形成される領域の割合を減らし、半導体膜に対して良好にレーザ照射を行うことができるレーザ照射装置を提供すること、およびレーザ照射方法を提供すること。
【解決手段】レーザ発振器101から出射したレーザ光104をスリット102を通過させることによって強度の弱い部分を遮断した後にミラー103で偏向させ、このレーザ光を凸型シリンドリカルレンズ105,106または凸型球面レンズを用いて任意の大きさにビームの整形をした後に照射面に照射する。 (もっと読む)


【課題】 本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大
させることなく、相性の悪い2つの膜(ITO膜とアルミニウム膜)からなる配線や電極
等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】 本発明は、配線または電極をアルミニウム合金膜の単層とし、そのアルミ
ニウム合金膜の組成を調節してITOとの良好なオーミック接合を目指すのではなく、3
層構造とすることで課題を解決する。本発明は、アルミニウム原子のチャネル形成領域へ
の拡散を防止するために、TiまたはMoからなる第1導電層を設け、その上に電気抵抗
値の低いアルミニウム単体(純アルミニウム)からなる第2導電層を設ける。さらに、そ
の第2導電層の上に、ITOと反応しないアルミニウム合金からなる第3導電層を設け、
配線又は電極を3層構造としてITOと接合させる。 (もっと読む)


【課題】 表面が平坦かつ均一な膜厚のゲート絶縁膜等を形成することができる技術を提供する。
【解決手段】 液体材料を複数回塗布することによってゲート絶縁膜を形成する。具体的には、パターンサイズの異なる半導体膜202A、202Bが形成された基板11上にゲート絶縁膜を形成するための液体材料を塗布し、これを焼成することによって第1ゲート絶縁膜220を形成する。第1ゲート絶縁膜220を形成することによって半導体膜表面と基板表面との間に生じた段差を小さくした後、この第1ゲート絶縁膜220の上に更に液体材料を塗布し、焼成することによって第2ゲート絶縁膜230を形成する。 (もっと読む)


【課題】 本発明の目的は、ゲート長が高精度に制御され、かつ、ショートチャネル効果を抑制する半導体装置及びその製造方法を提供することである。
【解決手段】 第1のゲート電極膜17aと、第1のゲート電極膜17aのゲート長よりも長いゲート長を具備する第2のゲート電極膜20とを有する2段型ゲート電極20aを形成することにより、ゲート長が高精度に制御される。また、エクステンション領域21は第2のゲート電極膜20をマスクにして不純物導入がされるため、ショートチャネル効果を抑制することができる。 (もっと読む)


【課題】 絶縁膜形成用の液体材料の使用量を最小限に抑えることが可能な技術を提供する。
【解決手段】
基板110の上に複数の半導体膜310A、310Bを形成した後、液滴吐出法を用いて各半導体膜310A、310Bと重なる領域に、局所的にゲート絶縁膜形成用の液体材料を配置する。このように配置した液体材料を例えば100℃〜200℃程度の温度で乾燥し、さらに350℃〜400℃の温度で60分程度焼成することで、各半導体膜310A、310Bと重なる領域に局所的に形成されたゲート絶縁膜320A、320Bを得る。 (もっと読む)


【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型のTFTを有する半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜を成膜し、該非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜上にドナー型元素又は希ガス元素を有する層を形成し加熱して触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型のTFTを形成して半導体装置を作製する。 (もっと読む)


2,001 - 2,020 / 2,092