無線チップ及びその作製方法
【課題】本発明は、無線チップのコストを下げることを課題とする。また、無線チップの大量生産を可能として、無線チップのコストを下げることを課題とする。さらに、小型・軽量な無線チップを提供することを課題とする。
【解決手段】本発明は、ガラス基板や石英基板から剥離された薄膜集積回路が第１の基体と第２の基体に設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。本発明の無線チップが含む薄膜集積回路は、少なくとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造のＮ型の薄膜トランジスタと、シングルドレイン構造のＰ型の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とする。
【解決手段】本発明は、ガラス基板や石英基板から剥離された薄膜集積回路が第１の基体と第２の基体に設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。本発明の無線チップが含む薄膜集積回路は、少なくとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造のＮ型の薄膜トランジスタと、シングルドレイン構造のＰ型の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線チップ及びその作製方法に関する。
【背景技術】
【０００２】
近年、データを無線で送受信する無線チップの開発が盛んに進められている。データを送受信する無線チップは、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦチップ、ＩＣタグ、ＩＣラベル、電子チップ等と呼ばれ（例えば、特許文献１参照）、現在実用化されているものは、シリコン基板を用いたものが主流である。
【特許文献１】特開２００４−２２１５７０号公報（図１３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
無線チップの普及に際し、その低コスト化が進められているが、シリコン基板は高価であるために無線チップのコストを下げることは難しかった。また、市販されているシリコン基板は、円形であり、最大でも直径３０センチ程度であった。そのため、大量生産が難しく、無線チップのコストを下げることは難しかった。
【０００４】
また、無線チップは多種多様な分野での活用が期待され、様々な物品に貼り付けたり、埋め込んだりして使用する。そのため、無線チップは小型、軽量であることが求められる。また、無線チップを貼り付ける物品によっては、フレキシブルなものがあるため、フレキシブルな形状に簡単に加工できることが求められる。
【０００５】
上記の実情を鑑み、本発明は、無線チップのコストを下げることを課題とする。また、無線チップの大量生産を可能として、無線チップのコストを下げることを課題とする。さらに、小型・軽量な無線チップを提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、第１の基体と第２の基体の間に薄膜集積回路が設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。また、薄膜集積回路は基板から剥離されたものであるため、フレキシブルな形状に加工することが容易である。
【０００７】
本発明の無線チップが含む薄膜集積回路は、少なくとも、シングルドレイン構造のＮ型（Ｎチャネル型）の薄膜トランジスタと、シングルドレイン構造のＰ型（Ｐチャネル型）の薄膜トランジスタと、アンテナとして機能する導電層とを有する。
【０００８】
本発明の無線チップが含む薄膜集積回路の構成をより詳しく述べると、第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う第２の絶縁層と、第２の絶縁層に接しソース配線又はドレイン配線として機能する第１の導電層と、第１の導電層を覆う第３の絶縁層と、第３の絶縁層に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁層とを有し、第１の薄膜トランジスタが含む第１の半導体層はチャネル形成領域とＮ型不純物領域を有し、第２の薄膜トランジスタが含む第２の半導体層はチャネル形成領域とＰ型不純物領域を有することを特徴とする。
【０００９】
また、本発明の無線チップが含む薄膜集積回路は、少なくとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造のＮ型の薄膜トランジスタと、シングルドレイン構造のＰ型の薄膜トランジスタと、アンテナとして機能する導電層とを有する。無線チップは、アンテナより電源が供給されるため、電源の安定化が難しく、消費電力を極力抑制することが必要である。仮に、消費電力が増加すると、強力な電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。しかし、本発明の無線チップは、ＬＤＤ構造のＮ型の薄膜トランジスタを有するため、リーク電流を低減することができ、低消費電力化を実現する。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、強力な電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。
【００１０】
本発明の無線チップが含む薄膜集積回路の構成をより詳しく述べると、第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う第２の絶縁層と、第２の絶縁層に接しソース配線又はドレイン配線として機能する第１の導電層と、第１の導電層を覆う第３の絶縁層と、第３の絶縁層に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁層とを有する。第１の薄膜トランジスタは、ゲート電極層の側面に接し第１のＮ型不純物領域と重なるサイドウォール絶縁層を有し、なおかつ、チャネル形成領域と第１のＮ型不純物領域と第２のＮ型不純物領域とを有する。第１のＮ型不純物領域の不純物元素の濃度は、第２のＮ型不純物領域の不純物元素の濃度よりも低いことを特徴とする。第２の薄膜トランジスタは、チャネル形成領域とＰ型不純物領域とを有する。
【００１１】
上記構成を有する薄膜集積回路において、第１の薄膜トランジスタと第２の薄膜トランジスタが含む半導体層のチャネル長は１μｍ乃至３μｍであることを特徴とする。また、第１の薄膜トランジスタと第２の薄膜トランジスタが含むゲート電極層は、窒化タンタル層と、窒化タンタル層上のタングステン層とを有することを特徴とする。
【００１２】
第１の導電層は、第１のチタン層と、第１のチタン層上のアルミニウムシリコン層と、アルミニウムシリコン層上の第２のチタン層とを有することを特徴とする。また、第１の導電層は、窒化チタン層と、窒化チタン層上の第１のチタン層と、第１のチタン層上のアルミニウム層と、アルミニウム層上の第２のチタン層とを有することを特徴とする。
【００１３】
第２の導電層は、アルミニウム層を有することを特徴とする。また、第２の導電層は、チタン層と、チタン層上のアルミニウム層を有することを特徴とする。
【００１４】
第１の絶縁層は、酸化珪素層と、酸化珪素層上の窒化酸化珪素層と、窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする。また、第１の絶縁層は、第１の酸化窒化珪素層と、第１の酸化窒化珪素層上の窒化酸化珪素層と、窒化酸化珪素層上の第２の酸化窒化珪素層とを有することを特徴とする。また、第１の絶縁層は、窒化酸化珪素層と、窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする。
【００１５】
第２の絶縁層は、単層又は積層の無機層を有することを特徴とする。また、第３の絶縁層は、有機層と、有機層上の無機絶縁層を有することを特徴とする。また、第３の絶縁層は、単層又は積層の無機層を有することを特徴とする。また、第４の絶縁層は、有機層を有することを特徴とする。また、第１の基体と第２の基体の一方又は両方は、一表面に接着層を有することを特徴とする。
【００１６】
本発明の無線チップの作製方法は、基板上に剥離層を形成し、剥離層上に複数の薄膜集積回路を形成し、次に、剥離層を除去し、続いて、薄膜集積回路を基体により封止して、複数の無線チップを形成する。本発明の作製方法によると、大量の無線チップを一度に形成することができるため、無線チップのコストを下げることができる。また、シリコン基板ではなく、１辺の大きさに制約がない基板（例えばガラス基板など）を用いるため、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。
【００１７】
本発明の無線チップの作製方法は、基板上に剥離層を形成する工程と、剥離層上に第１の絶縁層を形成する工程と、第１の絶縁層上に非晶質半導体層を形成する工程と、非晶質半導体層を結晶化して結晶質半導体層を形成する工程と、結晶質半導体層上にゲート絶縁層を形成する工程と、ゲート絶縁層上にゲート電極として機能する第１の導電層を形成する工程と、第１の導電層をマスクとして、結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成する工程と、第１の導電層の側面に接し、第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成する工程と、サイドウォール絶縁層をマスクとして、第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成する工程と、第１の導電層上に第２の絶縁層を形成する工程と、第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成する工程と、第２の導電層を覆うように第３の絶縁層を形成する工程と、第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成する工程とを有する。
【００１８】
上記の工程を経た後は、以下の４通りの工程があり、１つは、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層とをエッチングして開口部を形成する工程と、第３の導電層を覆うように第４の絶縁層を形成する工程と、開口部にエッチング剤を導入して、剥離層を除去して基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００１９】
１つは、第３の導電層を覆うように第４の絶縁層を形成する工程と、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層をエッチングして開口部を形成する工程と、開口部にエッチング剤を導入して、剥離層を除去して基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００２０】
１つは、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層とをエッチングして開口部を形成する工程と、第３の導電層を覆うように第４の絶縁層を形成する工程と、開口部にエッチング剤を導入して剥離層を選択的に除去する工程と、物理的手段（物理的な力ともいう）により基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００２１】
１つは、第３の導電層を覆うように第４の絶縁層を形成する工程と、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層をエッチングして開口部を形成する工程と、開口部にエッチング剤を導入して剥離層を選択的に除去する工程と、物理的手段により基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００２２】
上記工程を有する本発明の無線チップの作製方法において、基板はガラス基板であることを特徴とする。または、基板は石英基板であることを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンを含む層を形成することを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、タングステンの酸化物（ＷＯｘ、ｘは０＜ｘ＜３を満たす）を含む層を形成することを特徴とする。また、剥離層として、珪素を含む層を形成することを特徴とする。また、剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする。また、剥離層として、タングステン又はモリブデンを含む層を形成し、その上層に珪素の酸化物を含む層を形成することを特徴とする。また、エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする。
【発明の効果】
【００２３】
シリコン基板以外の基板を用いて薄膜集積回路を形成する本発明は、大量の無線チップを一度に形成することができるため、無線チップのコストを低減することができる。また、基板から剥離した薄膜集積回路を用いるため、小型・薄型・軽量の無線チップを提供することができる。さらに、フレキシブルな形状に加工が容易な無線チップを提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２５】
本発明の無線チップの作製方法について、図面を参照して説明する。
【００２６】
まず、基板１０の一表面に、剥離層１１を形成する（図２（Ａ）の断面図と図３の上面図参照）。基板１０は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１０であれば、大きさや形状に大きな制限はないため、基板１０として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。また、基板１０上に形成する薄膜集積回路は、後に基板１０から剥離する。つまり、本発明において提供する無線チップは、基板１０を有していない。従って、薄膜集積回路が剥離された基板１０は、何度でも再利用することができる。このように、基板１０を再利用すれば、コストを削減することができる。再利用する基板１０としては、石英基板が望ましい。
【００２７】
なお、本実施の形態では、剥離層１１は、基板１０の一表面に薄膜を形成した後、フォトリソグラフィ法によりパターニングして、選択的に設けているが、本発明はこの工程を必須とはしない。必要がなければ、剥離層を選択的に設ける必要はなく、全面に設けたままでもよい。
【００２８】
剥離層１１は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、微結晶、多結晶のいずれの場合でもよい。また、珪素を含む層は、非晶質でもよい。
【００２９】
剥離層１１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【００３０】
剥離層１１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００３１】
なお、剥離層１１として、タングステンを含む層、タングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、又は窒化酸化珪素層を形成する。なお、タングステンを含む層を形成後に、その上層に形成する酸化珪素層、酸化窒化珪素層、窒化酸化珪素層などは、後に下地となる絶縁層として機能する。
【００３２】
なお、剥離層１１として、タングステンを含む層と、タングステンの酸化物を含む層の積層構造を形成する場合、まず、スパッタリング法により、タングステンを含む層を形成し、次に、スパッタリング法により、酸化タングステンを含む層を形成してもよい。又は、まず、スパッタリング法により、タングステンを含む層を形成し、次に、そのタングステン層の一部を酸化して、酸化タングステン層を形成してもよい。
【００３３】
また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３である。ｘが２の場合（ＷＯ2）、ｘが２．５の場合（Ｗ2Ｏ5）、ｘが２．７５の場合（Ｗ4Ｏ11）、ｘが３の場合（ＷＯ3）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートなどを基に決めるとよい。
【００３４】
但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【００３５】
なお上記の工程によると、基板１０に接するように剥離層１１を形成しているが、本発明はこの工程に制約されない。基板１０に接するように下地となる絶縁層を形成し、該絶縁層に接するように剥離層１１を形成してもよい。
【００３６】
次に、剥離層１１を覆うように、下地となる絶縁層を形成する。下地となる絶縁層は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【００３７】
下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層１２として酸化珪素層を形成し、２層目の絶縁層１３として窒化酸化珪素層を形成し、３層目の絶縁層１４として酸化窒化珪素層を形成するとよい。又は、絶縁層１２として酸化窒化珪素層を形成し、絶縁層１３として窒化酸化珪素層を形成し、絶縁層１４として酸化窒化珪素層を形成するとよい。図示する断面構造では、下地となる絶縁層が３層構造の場合を示す。下地となる絶縁層は、基板１０からの不純物の侵入を防止するブロッキング膜として機能する。
【００３８】
次に、下地となる絶縁層１４上に、非晶質半導体層（例えば非晶質珪素を含む層）を形成する。非晶質半導体層は、公知の手段（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層を公知の結晶化法（レーザ結晶化法、ＲＴＡ法又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして結晶質半導体層１５、１６を形成する。
【００３９】
結晶質半導体層１５、１６の作成工程の具体例を挙げると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層１５、１６を形成する。
【００４０】
なお、レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いる。
【００４１】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【００４２】
次に、結晶質半導体層１５、１６を覆うゲート絶縁層１７を形成する（図２（Ｂ）参照）。ゲート絶縁層１７は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【００４３】
次に、ゲート絶縁層１７上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。
【００４４】
第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｄ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル（ＴａＮ、タンタル（Ｔａ）と窒素（Ｎ）の組成比は制約されない）層とタングステン（Ｗ）層、窒化タングステン（ＷＮ、タングステン（Ｗ）と窒素（Ｎ）の組成比は制約されない）層とタングステン層、窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）層とモリブデン（Ｍｏ）層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の構造を採用するとよい。
【００４５】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）１８〜２１を形成する。
【００４６】
次に、導電層１８〜２１形成のためのマスクを除去し、新たに、フォトリソグラフィ法により、レジストからなるマスク２２を形成する。続いて、結晶質半導体層１５に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域２３、２４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【００４７】
次に、マスク２２を除去し、新たに、フォトリソグラフィ法によりレジストからなるマスク２５を形成する（図４（Ａ）参照）。続いて、結晶質半導体層１６に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域２６、２７を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【００４８】
次に、マスク２５を除去し、ゲート絶縁層１７と導電層１８〜２１を覆うように、絶縁層２８を形成する（図４（Ｂ）参照）。絶縁層２８は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層（無機層と表記することがある）や、有機樹脂などの有機材料を含む層（有機層と表記することがある）を、単層又は積層して形成する。
【００４９】
次に、絶縁層２８を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層１８〜２１の側面に接する絶縁層（以下サイドウォール絶縁層とよぶ）２９、３０を形成する（図５（Ａ）参照）。サイドウォール絶縁層２９、３０は、後に形成するＬＤＤ領域のドーピング用のマスクとして用いる。
【００５０】
次に、フォトリソグラフィ法によりレジストからなるマスク３１を形成する。続いて、サイドウォール絶縁層２９をマスクとして、結晶質半導体層１５にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）３４、３５と、第２のＮ型不純物領域３２、３３とを形成する（図５（Ｂ）参照）。第１のＮ型不純物領域３４、３５が含む不純物元素の濃度は、第２のＮ型不純物領域３２、３３の不純物元素の濃度よりも低い。
【００５１】
なお、ＬＤＤ領域を形成するためには、ゲート電極を２層以上の積層構造として、該ゲート電極にテーパーエッチングや異方性エッチングを行って、該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォール絶縁層をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタはＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造と呼ばれているが、このＧＯＬＤ構造は、テーパーエッチングや異方性エッチングを行うために、ＬＤＤ領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、ＬＤＤ領域を形成することが出来なかった。しかし、本発明は、後者のサイドウォール絶縁層をマスクとして用いる手法を用いるため、前者の手法と比較すると、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【００５２】
上記工程を経て、Ｎ型の薄膜トランジスタ３６と、Ｐ型の薄膜トランジスタ３７が完成する。Ｎ型の薄膜トランジスタ３６は、第１のＮ型不純物領域３４、３５と第２のＮ型不純物領域３２、３３とチャネル形成領域３８を含む活性層と、ゲート絶縁層１７と、ゲート電極として機能する導電層１８、１９とを有する。このような、薄膜トランジスタ３６の構造はＬＤＤ構造と呼ばれる。
【００５３】
Ｐ型の薄膜トランジスタ３７は、Ｐ型不純物領域２６、２７とチャネル形成領域３９を含む活性層と、ゲート絶縁層１７と、ゲート電極として機能する導電層２０、２１とを有する。このような、薄膜トランジスタ３７の構造はシングルドレイン構造と呼ばれる。
【００５４】
また、上記工程を経て完成した、薄膜トランジスタ３６と薄膜トランジスタ３７のチャネル長は０．５〜５μｍ、好適には１〜３μｍであることを特徴とする。上記特徴により、応答速度を早くすることができる。なお、チャネル長は、その回路に応じて作り分けてもよく、例えば、高速動作が要求されない電源回路を構成する薄膜トランジスタのチャネル長は３μｍとし、その他の回路の薄膜トランジスタのチャネル長は１μｍにするとよい。
【００５５】
次に、マスク３１を除去し、薄膜トランジスタ３６、３７を覆うように、絶縁層を単層又は積層して形成する（図６（Ａ）参照）。薄膜トランジスタ３６、３７を覆う絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等により、単層又は積層で形成する。
【００５６】
また、薄膜トランジスタ３６、３７を覆う絶縁層は、ＳＯＧ法や液滴吐出法により、シロキサンにより形成してもよい。シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素）、又は少なくともフルオロ基、又は少なくとも水素を含む有機基とフルオロ基とを用いるとよい。
【００５７】
図示する断面構造では、薄膜トランジスタ３６、３７を覆う絶縁層が３層構造の場合を示す。その構成として、例えば、１層目の絶縁層４０として酸化珪素を含む層を形成し、２層目の絶縁層４１として窒化珪素を含む層を形成し、３層目の絶縁層４２として酸化珪素を含む層を形成するとよい。
【００５８】
なお、絶縁層４０〜４２を形成する前、又は絶縁層４０〜４２のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【００５９】
次に、フォトリソグラフィ法により絶縁層４０〜４２をエッチングして、Ｐ型不純物領域２６、２７と、Ｎ型不純物領域３２、３３を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層４３〜４５を形成する。
【００６０】
導電層４３〜４５は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層４３〜４５は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ、珪素（Ｓｉ）が添加されたアルミニウム（Ａｌ））層とバリア層、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ、チタン（Ｔｉ）と窒素（Ｎ）の組成比は制約されない）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層４３〜４５を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また下層のバリア層を設けると、アルミニウムやアルミニウムシリコンと、結晶質半導体層との、良好なコンタクトをとることができる。また、チタンは、還元性の高い元素であるため、チタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【００６１】
次に、導電層４３〜４５を覆うように、絶縁層４６を形成する（図６（Ｂ）の断面図と図７の上面図参照）。絶縁層４６は、公知の手段（ＳＯＧ法、液滴吐出法等）により、無機材料又は有機材料により、単層又は積層で形成する。絶縁層４６は、薄膜トランジスタによる凸凹を緩和し、平坦化することを目的に形成する薄膜である。そのため、有機材料により形成することが好ましい。
【００６２】
次に、フォトリソグラフィ法により絶縁層４６をエッチングして、導電層４３、４５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、アンテナとして機能する導電層４７、４８を形成する。導電層４７、４８は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、バリア層とアルミニウム層、バリア層とアルミニウム層とバリア層等の積層構造を採用するとよい。バリア層とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物などに相当する。
【００６３】
上記工程を経て完成した、薄膜トランジスタ３６、３７等の素子群と、アンテナとして機能する導電層４７、４８を合わせて薄膜集積回路５２とよぶ。なお、本工程では示さないが、薄膜集積回路５２を覆うように、公知の手段により、保護層を形成してもよい。保護層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等に相当する。
【００６４】
次に、剥離層１１が露出するように、フォトリソグラフィ法により絶縁層１２〜１４、１７、４０〜４２、４６をエッチングして、開口部４９、５０を形成する（図８（Ａ）参照）。
【００６５】
次に、薄膜集積回路５２を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、絶縁層５１を形成する（図８（Ｂ）の断面図と図９の上面図参照）。絶縁層５１は、有機材料により形成し、好ましくはエポキシ樹脂により形成する。絶縁層５１は、薄膜集積回路５２が飛散しないように形成するものである。つまり、薄膜集積回路５２は小さく薄く軽いために、剥離層を除去した後は、基板に密着していないために飛散しやすい。しかしながら、薄膜集積回路５２の周囲に絶縁層５１を形成することで、薄膜集積回路５２に重みが付き、基板１０からの飛散を防止することができる。また、薄膜集積回路５２単体では薄くて軽いが、絶縁層５１を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。なお、図示する構成では、薄膜集積回路５２の上面と側面に絶縁層５１を形成しているが、本発明はこの構成に制約されず、薄膜集積回路５２の上面のみに絶縁層５１を形成してもよい。また、上記の記載によると、絶縁層１２〜１４、１７、４０〜４２、４６をエッチングして、開口部４９、５０を形成する工程の後、絶縁層５１を形成する工程を行っているが、本発明はこの順番に制約されない。絶縁層４６上に絶縁層５１を形成する工程の後に、複数の絶縁層をエッチングして、開口部を形成する工程を行ってもよい。この順番の場合だと、薄膜集積回路５２の上面のみに絶縁層５１が形成される。
【００６６】
次に、開口部４９、５０にエッチング剤を導入して、剥離層１１を除去する（図１０（Ａ）の断面図と図１１の上面図参照）。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ3）を使用する。そうすると、薄膜集積回路５２は、基板１０から剥離された状態となる。
【００６７】
また、その他のエッチング剤として、三フッ化窒素（ＮＦ3）、三フッ化臭素（ＢｒＦ3）、フッ化水素（ＨＦ）を用いてもよい。なお、エッチング剤としてフッ化水素（ＨＦ）を用いる場合は、剥離層として、珪素の酸化物を含む層を用いる。
【００６８】
次に、薄膜集積回路５２の一方の面を、第１の基体５３に接着させて、基板１０から完全に剥離する（図１０（Ｂ）参照）。
【００６９】
続いて、薄膜集積回路５２の他方の面を、第２の基体５４に接着させ、その後ラミネート処理を行って、薄膜集積回路５２を、第１の基体５３と第２の基体５４により封止する（図１参照）。そうすると、薄膜集積回路５２が第１の基体５３と第２の基体５４により封止された無線チップが完成する。
【００７０】
第１の基体５３と第２の基体５４は、ラミネートフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。
【００７１】
ラミネートフィルムは、熱圧着により、被処理体にラミネート処理が行われるものであり、ラミネート処理を行う際には、ラミネートフィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。
【００７２】
第１の基体５３と第２の基体５４の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【実施例１】
【００７３】
本実施例では、剥離層として用いる７つのサンプルを形成し（表１参照）、これらのサンプルを、三フッ化塩素（ＣｌＦ3）ガスを用いてエッチングしたときのエッチングレートの温度依存性について調べた実験結果について図２５を参照して説明する。
【００７４】
【表１】
【００７５】
サンプル１〜サンプル７の剥離層の作成方法について、以下により詳しく説明する。サンプル１は、スパッタリング法により、アルゴンガスと酸素ガスの雰囲気下で、酸化タングステン層（ＷＯｘ）を形成した。サンプル２は、スパッタリング法によりタングステン層を形成し、続いて、５５０℃、１０分間、ＬＲＴＡにより、タングステン層の表面に酸化タングステン層を形成した。サンプル３は、スパッタリング法によりタングステン層を形成し、続いて、４５０℃、４分間、ＧＲＴＡにより、タングステン層の表面に酸化タングステン層を形成した。サンプル４は、スパッタリング法により、タングステン層を形成した。サンプル５は、スパッタリング法により、シリコン層を形成した。サンプル６は、ＣＶＤ法により、シリコン層を形成した。サンプル７は、スパッタリング法によりタングステン層を形成し、続いて、ＧＲＴＡにより、タングステン層をほぼ完全に酸化して、酸化タングステン層を形成した。
【００７６】
サンプル１の剥離層は、酸化タングステン層からなる単層構造である。サンプル２とサンプル３の剥離層は、タングステン層、当該タングステン層上の酸化タングステン層からなる積層構造である。サンプル４の剥離層は、タングステン層からなる単層構造である。サンプル５、６は、シリコン層からなる単層構造である。サンプル７は、酸化タングステン層からなる単層構造である。なお、サンプルが積層構造の場合、エッチングレートは、その複数の層のエッチングレートを示すものである。
【００７７】
なお、サンプル２、７のＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）は、ハロゲンランプによる瞬間熱アニールを指す。サンプル３のＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）は、拡散炉によるヒーター加熱の輻射熱と加熱されたガスによる瞬間熱アニールを指す。サンプル７は、ＷＯｘのｘが３と特定されており、これは、ＥＳＣＡ（Ｘ線光電子分光法）により調べた結果によるものである。サンプル１〜３のＷＯｘのＸは０＜Ｘ＜３を満たし、３は含まないものと考えられる。これは、サンプル１〜３と、サンプル７のエッチングレートが大きく異なるためである。従って、サンプル１〜３のＷＯｘのＸは、３を含まず、２の場合（ＷＯ2）、２．５の場合（Ｗ2Ｏ5）、２．７５の場合（Ｗ4Ｏ11）などがあり得る。また、表１において、サンプル２、３の表面の酸化とは、タングステン層の表面に酸化タングステン層を形成することを指す。また、サンプル７のほぼ完全な酸化とは、タングステン層をほぼ完全に酸化タングステン層にすることを指す。
【００７８】
なお、サンプル１〜３のＷＯｘのＸは０＜Ｘ＜３を満たし、３は含まないものと考えられるが、サンプル１〜３のＷＯｘのＸは、様々な数字が当てはまると考えられる。そして、サンプル１〜３の主成分のＷＯｘのＸは、０＜Ｘ＜３を満たす場合が多いと考えられるが、サンプル１〜３に、ｘが３を満たすＷＯ3が含まれる場合もある。つまり、剥離層として用いるＷＯｘのＸは、０＜Ｘ≦３である場合もある。また、好ましくは剥離層として用いるＷＯｘのＸは２≦Ｘ≦３、さらに好ましくは剥離層として用いるＷＯｘのＸは２≦Ｘ＜３である。
【００７９】
また、図２５において、横軸は１０００／Ｔ（絶対温度）を示し、単位は［／Ｋ］である。縦軸は各サンプルのエッチングレートを示し、単位は［ｍｍ／ｈ］である。
【００８０】
図２５から、室温である２５℃におけるエッチングレートは、サンプル１＞サンプル５≒サンプル６＞サンプル４＞サンプル２≒サンプル３＞サンプル７の順に低くなっている。５０℃におけるエッチングレートは、サンプル１＞サンプル２≒サンプル３≒サンプル４≒サンプル５≒サンプル６＞サンプル７の順に低くなっている。１００℃におけるエッチングレートは、サンプル１＞サンプル２≒サンプル３≒サンプル４＞サンプル５≒サンプル６＞サンプル７の順に低くなっている。１５０℃におけるエッチングレートは、サンプル１＞サンプル２≒サンプル３＞サンプル４＞サンプル５＞サンプル６＞サンプル７の順に低くなっている。
【００８１】
図２５から、サンプル１（ＷＯｘ）のエッチングレートは、温度依存性があり、温度が低くなるにつれてエッチングレートが低くなっている。また、サンプル１のエッチングレートは、他のサンプルと比較すると一番高い値となっている。サンプル２〜サンプル４のエッチングレートは、温度依存性があり、殆どのサンプルで温度が低くなるにつれてエッチングレートが低くなっている。従って、サンプル１〜サンプル４は、高温処理に向いていることが分かる。
【００８２】
サンプル５とサンプル６のエッチングレートは、温度依存性が比較的小さく、いずれの温度でもエッチングレートはほぼ同じ値となっている。サンプル７（ＷＯ3）のエッチングレートは、温度依存性が殆どなく、他のサンプルと比較すると一番低い値となっている。
【００８３】
上記の実験結果から、剥離層として、サンプル１と同じものを形成することが最も好適であることが分かる。また、なるべく高温の状態でエッチング処理を行うことが好適であることが分かる。
【００８４】
本発明の無線チップの作製方法において、上記のサンプル１〜サンプル７と同じ方法で剥離層を作製してもよい。
【実施例２】
【００８５】
上記の実施の形態によると、基板１０から薄膜集積回路５２を剥離するために、剥離層１１をエッチング剤により完全に除去している（図１１参照）。しかし、本発明はこの形態に制約されず、開口部にエッチング剤を導入して、剥離層１１を全て除去するのではなく、選択的に除去してもよい（図１８（Ａ）参照）。そして、剥離層１１を選択的に除去した後は、物理的手段（物理的な力）により、基板１０から薄膜集積回路５２を剥離してもよい（図１８（Ｂ）参照）。なお、物理的手段によって剥離するとは、ノズルから吹き付けられるガスの風圧、超音波等の外部からストレスを与えることによって剥離することをいう。なお、物理的手段によって薄膜集積回路５２を剥離した場合、剥離層１１は基板１０上に残存してもよいし、基板１０から剥離層１１と薄膜集積回路５２が共に剥離されてもよい。
【００８６】
上記のように、剥離層１１をエッチング剤により完全に除去するのではなく、剥離層１１を選択的に除去して、物理的手段を併用する手法を用いることにより、剥離工程を短時間で行うことができるため、生産性を向上させることができる。
【実施例３】
【００８７】
本実施例は、微細なゲート電極を形成する工程について説明する。まず、絶縁表面を有する基板１０上に、剥離層１１、絶縁層１２〜１４、結晶質半導体層１５、１６を形成する（図１９（Ａ）参照）。次に、全面に、導電層７０、７１を形成する（図１９（Ａ）参照）。次に、導電層７１上に、フォトマスクを用いて、レジストマスク７２、７３を形成する。次に、酸素プラズマ処理等の公知のエッチング処理により、レジストマスク７２、７３をエッチングし、新たなレジストマスク７４、７５を形成する（図１９（Ｂ）参照）。上記の工程を経たレジストマスク７４、７５は、フォトリソグラフィ法により形成することができる限界を超えた、微細なものとすることができる。そして、レジストマスク７４、７５を用いて、エッチング処理を行えば、微細なゲート電極を作成することができる。
【００８８】
また、上記とは異なる方法として、まず、フォトリソグラフィ法を用いてレジストマスク７２、７３を形成する（図２０（Ａ）参照）。次に、レジストマスク７２、７３を用いてエッチング処理を行って導電層７６〜７９を形成する。その後、レジストマスク７２、７３を除去せず、レジストマスク７２、７３と導電層７６〜７９の積層体のうち、導電層７６〜７９の側面のみを選択的にエッチングする。この手法でも、上記の手法と同様に、フォトリソグラフィ法により形成することができる限界を変えた、ゲート電極として機能する微細な導電層８５、８６を形成することができる（図２０（Ｂ）参照）。
【００８９】
上記のいずれかの方法により形成した微細なゲート電極と共に、半導体層も微細化すれば、微細な薄膜トランジスタを形成することができる。薄膜トランジスタが微細なものであれば、その分高集積化を可能とするので、高性能化が実現する。また、チャネル形成領域の幅が狭くなるため、チャネルが早く発生し、高速動作を実現する。
【実施例４】
【００９０】
本実施例では、絶縁表面を有する基板上に、薄膜トランジスタだけでなく、フローティングゲート電極を含むメモリトランジスタを作り込んだときの断面構造について説明する。
【００９１】
まず、絶縁表面を有する基板１０上に、剥離層１１、絶縁層１２〜１４を形成する。次に、絶縁層１４上に薄膜トランジスタ３６、３７と、メモリトランジスタ８０を形成する（図２１参照）。メモリトランジスタ８０は、ゲート電極として機能する導電層８１と、ゲート電極として機能する導電層８２との間に挟まれた絶縁層８３とを有する。内側のゲート電極として機能する導電層８１は電気的に隔離されており、この導電層８１に電子を蓄積して、その電子の量で「０」又は「１」を判別する。上記のメモリトランジスタの場合、電源を切断しても、記憶内容が失われないという利点を有する。なお、本発明は、ゲート電極として、導電層を用いる上記の形態に制約されず、例えば、ゲート電極として、シリコンクラスタ層を用いてもよい。
【００９２】
なお、記憶回路として、上記のようなメモリトランジスタ８０を含むＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリだけでなく、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ、ヒューズ式ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、反ヒューズ式ＰＲＯＭ等のメモリを用いてもよい。
【００９３】
また、無線チップに用いる記憶回路として、仮に、記憶内容の書き換えが簡単に行われてしまうと、偽造が可能となってしまう。そこで、１回しか書き込みができないライトワンスのメモリを用いるとよい。ライトワンスのメモリは、薄膜トランジスタを破壊してデータの書き込みができないようにする手法を用いるか、電気的にデータを書き込むのではなく、レーザ光で記憶内容を書き込むタイプのものを用いるとよい。
【実施例５】
【００９４】
無線チップは、アンテナより電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要である。仮に、消費電力が増加すると、強力な電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。そこで、本実施例では、消費電力を抑制することが可能な無線チップの構成について説明する。
【００９５】
本実施例において示す無線チップは、デュアルゲート構造の薄膜トランジスタを用いることを特徴とする。デュアルゲート構造の薄膜トランジスタとは、下部ゲート電極と、上部ゲート電極とを有する薄膜トランジスタであり、図１７には、下部ゲート電極６１と上部ゲート電極６２を含むＮ型の薄膜トランジスタ３６と、下部ゲート電極６３と上部ゲート電極６４を含むＰ型の薄膜トランジスタ３７を示す。
【００９６】
消費電力を抑制するためには、下部ゲート電極６１、６３にバイアス電圧を印加する方法が有効であり、具体的には、Ｎ型の薄膜トランジスタ３６の下部ゲート電極６１に対する負のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、正のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ３６は、より高速化、若しくはより低電圧で動作する。
【００９７】
Ｐ型の薄膜トランジスタ３７の下部ゲート電極６３に対する正のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、負のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ３７は、より高速化、若しくは低電圧で動作する。
【００９８】
上記の通り、下部ゲート電極に印加するバイアス電圧を制御することで、薄膜トランジスタ３６、３７のしきい値電圧を変えて、リーク電流を減少させ、その結果、無線チップ自体の消費電力を抑制することができる。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、強力な電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。なお、バイアス電圧の印加は、専用の制御回路を設けて、アンテナを介した電源の状態によって切り換えるとよい。
【実施例６】
【００９９】
本発明の無線チップの構成について、図面を参照して説明する。ここで説明する無線チップの仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。
【０１００】
無線チップ２１５は、大別して、アンテナ部２２１、電源部２２２、ロジック部２２３から構成される。アンテナ部２２１は、外部信号の受信とデータの送信を行うためのアンテナ２０１からなる（図１２参照）。
【０１０１】
電源部２２２は、アンテナ２０１を介して外部から受信した信号により電源を作る整流回路２０２と、作りだした電源を保持するための保持容量２０３からなる。
【０１０２】
ロジック部２２３は、受信した信号を復調する復調回路２０４と、クロック信号を生成するクロック生成・補正回路２０５と、各コード認識及び判定回路２０６と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ２０７と、符号化した信号を送信信号に変調するための変調用抵抗を含む変調回路２０８と、読み出したデータを符号化する符号化回路２０９と、データを保持するマスクＲＯＭ２１１とを有する。
【０１０３】
各コード認識及び判定回路２０６が認識・判定するコードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、各コード認識及び判定回路２０６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
【０１０４】
次に、上記構成を有する無線チップのレイアウトの一例について、図１３、１４を参照して説明する。まず、１つの無線チップの全体的なレイアウトについて説明する（図１３参照）。無線チップは、アンテナ２０１と、電源部２２２及びロジック部２２３とを構成する素子群２１４とで、別々のレイヤーに形成されており、具体的には、素子群２１４上にアンテナ２０１が形成されている。素子群２１４を形成する領域の一部と、アンテナ２０１を形成する領域の一部は重なっている。図示する構成では、アンテナ２０１を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。なお本発明は、上記のように、アンテナ２０１と、素子群２１４とを別々のレイヤーに形成する形態に制約されない。また、アンテナ２０１は、図１３に示すように、巻いた形状に制約されない。
【０１０５】
アンテナ２０１の形状がリボン型（図２４（Ａ）（Ｂ）参照）、アンテナ２０１の形状が曲線型（図２４（Ｃ）参照）、アンテナ２０１の形状が直線型（図２４（Ｄ）参照）のいずれの形状でもよい。
【０１０６】
次に、電源部２２２とロジック部２２３のレイアウトについて説明する（図１４参照）。電源部２２２を構成する整流回路２０２と保持容量２０３は同じ領域に設けられる。ロジック部２２３を構成する復調回路２０４と、各コード認識及び判定回路２０６は、２カ所に分けて設けられる。マスクＲＯＭ２１１とメモリコントローラ２０７は隣接して設けられる。クロック生成・補正回路２０５と各コード認識及び判定回路２０６は隣接して設けられる。復調回路２０４は、クロック生成・補正回路２０５と各コード認識及び判定回路２０６の間に設けられる。また、図１２のブロック図には示していないが、ロジック部用の検波容量２１２と、電源部用の検波容量２１３とが設けられる。変調用抵抗を含む変調回路２０８は、検波容量２１２と検波容量２１３の間に設けられる。
【０１０７】
マスクＲＯＭ２１１は、製造工程で記憶内容をメモリに作り込むものであり、ここでは、高電位電源（ＶＤＤともよぶ）に接続する電源線と、低電位電源（ＶＳＳともよぶ）に接続する電源線の２本の電源線を設けて、メモリセルが記憶する記憶内容は、各メモリセルが含むトランジスタが、上記のどちらの電源線に接続しているかにより判断する。
【０１０８】
次に、整流回路２０２の回路構成の一例について説明する（図２２（Ａ）参照）。整流回路２０２は、トランジスタ９１、９２と、容量用トランジスタ９３とを有する。トランジスタ９１のゲート電極はアンテナ２０１に接続する。容量用トランジスタ９３のゲート電極は高電位電源（ＶＤＤ）に接続する。また、容量用トランジスタ９３のソース電極とドレイン電極は接地電源（ＧＮＤ）に接続する。
【０１０９】
続いて、復調回路２０４の回路構成の一例について説明する（図２２（Ｂ）参照）。復調回路２０４は、トランジスタ９４、９５、抵抗素子９６、９９、容量用トランジスタ９７、９８とを有する。トランジスタ９４のゲート電極はアンテナ２０１に接続する。容量用トランジスタ９８のゲート電極は論理回路に接続する。容量用トランジスタ９８のソース電極とドレイン電極は接地電源（ＧＮＤ）に接続する。
【０１１０】
次に、上記の整流回路２０２や復調回路２０４が含む容量用トランジスタの断面構造について説明する（図２３（Ａ）参照）。容量用トランジスタ１０１は、ソース電極とドレイン電極が互いに接続されており、容量用トランジスタ１０１がオンすると、ゲート電極とチャネル形成領域との間に容量が形成される。このような容量用トランジスタ１０１の断面構造は、通常の薄膜トランジスタの断面構造と変わらない。等価回路図は、図２３（Ｂ）のように表すことができる。なお、上記の構成のように、ゲート絶縁膜を用いた容量だと、トランジスタのしきい値電圧の変動に対して影響を受けるため、ゲート電極と重なる領域１０２に、不純物元素を添加してもよい（図２３（Ｃ）参照）。このようにすると、トランジスタのしきい値電圧とは無関係に容量が形成される。この場合の等価回路図は図２３（Ｄ）のように表すことができる。
【０１１１】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例７】
【０１１２】
本発明により作製される無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１５（Ａ）参照）、包装用品類（包装紙やボトル等、図１５（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１５（Ｃ）参照）、乗物類（自転車等、図１５（Ｄ）参照）、装身具（鞄や眼鏡等、図１５（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に貼り付けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１１３】
無線チップ２１０は、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら表紙の厚紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりする。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等なら、表面に貼り付けたり、埋め込んだりする。
【０１１４】
上記に挙げた物品のうち、例えば、包装用品類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
【０１１５】
また、無線チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に無線チップ２９６を設ける場合が挙げられる（図１６（Ａ）参照）。この場合、リーダライタ２９５に無線チップ２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１６（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。
【０１１６】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例８】
【０１１７】
本実施例は、上記とは異なる無線チップの断面構造について、図２６を参照して説明する。本発明の無線チップは、第１の基体５３（基板、フィルム、テープとよぶこともできる）と第２の基体５４の間に薄膜集積回路が設けられている。薄膜集積回路は、絶縁層１２〜１４と、絶縁層１２〜１４上に設けられた薄膜トランジスタ３６、３７と、薄膜トランジスタ３６、３７を覆う絶縁層４０〜４２と、絶縁層４０〜４２に接し、ソース配線又はドレイン配線として機能する導電層４３〜４５と、導電層４３〜４５を覆う絶縁層４６と、絶縁層４６に接し、アンテナとして機能する導電層４７、４８と、導電層４７、４８を覆う絶縁層５１とを有する。第１の基体５３は、絶縁層５１に接するように設けられており、第２の基体５４は、絶縁層１２に接するように設けられている。
【０１１８】
薄膜トランジスタ３６、３７の各々は、半導体層と、ゲート絶縁層と、ゲート電極層とを有する。図示する構成では、ゲート絶縁層５５、５６が、ゲート電極層及びサイドウォール絶縁層のみと重なるように設けられていることを特徴とする。これは、絶縁層２８を形成し（図４（Ｂ）参照）、次に、絶縁層２８を、垂直方向を主体とした異方性エッチングにより、選択的にエッチングして、ゲート電極層の側面に接するサイドウォール絶縁層２９、３０を形成する際（図５（Ａ）参照）に、ゲート絶縁層１７も同時にエッチングされたものである。つまり、ゲート絶縁層５５、５６は、サイドウォール絶縁層２９、３０を形成する際に、ゲート絶縁層１７がエッチングされて形成されたものである。
【０１１９】
なお、薄膜トランジスタは、１つのゲート電極を有するシングルゲート構造、２つ以上のゲート電極を有するマルチゲート構造があるが、本発明において用いる薄膜トランジスタは、そのどちらでもよい。薄膜トランジスタが２つのゲート電極を有する場合、その薄膜トランジスタが含む半導体層は、２つのチャネル形成領域を有する。本発明の無線チップが含む薄膜トランジスタは、そのチャネル長が１μｍから３μｍであることを特徴とするが、薄膜トランジスタが２つのチャネル形成領域を有する場合、そのチャネル長は、２つのチャネル形成領域のチャネル長の合計の長さである。
【図面の簡単な説明】
【０１２０】
【図１】本発明の無線チップとその作製方法を説明する図。
【図２】本発明の無線チップとその作製方法を説明する図。
【図３】本発明の無線チップとその作製方法を説明する図。
【図４】本発明の無線チップとその作製方法を説明する図。
【図５】本発明の無線チップとその作製方法を説明する図。
【図６】本発明の無線チップとその作製方法を説明する図。
【図７】本発明の無線チップとその作製方法を説明する図。
【図８】本発明の無線チップとその作製方法を説明する図。
【図９】本発明の無線チップとその作製方法を説明する図。
【図１０】本発明の無線チップとその作製方法を説明する図。
【図１１】本発明の無線チップとその作製方法を説明する図。
【図１２】本発明の無線チップの構成を説明する図。
【図１３】本発明の無線チップの構成を説明する図。
【図１４】本発明の無線チップの構成を説明する図。
【図１５】本発明の無線チップの使用形態を説明する図。
【図１６】本発明の無線チップの使用形態を説明する図。
【図１７】本発明の無線チップを説明する図。
【図１８】本発明の無線チップとその作製方法を説明する図。
【図１９】本発明の無線チップとその作製方法を説明する図。
【図２０】本発明の無線チップとその作製方法を説明する図。
【図２１】本発明の無線チップの構成を説明する図。
【図２２】本発明の無線チップの構成を説明する図。
【図２３】本発明の無線チップの構成を説明する図。
【図２４】本発明の無線チップの構成を説明する図。
【図２５】複数のサンプルのエッチングレートの温度依存性を示すグラフ。
【図２６】本発明の無線チップの構成を説明する図。
【技術分野】
【０００１】
本発明は、無線チップ及びその作製方法に関する。
【背景技術】
【０００２】
近年、データを無線で送受信する無線チップの開発が盛んに進められている。データを送受信する無線チップは、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦチップ、ＩＣタグ、ＩＣラベル、電子チップ等と呼ばれ（例えば、特許文献１参照）、現在実用化されているものは、シリコン基板を用いたものが主流である。
【特許文献１】特開２００４−２２１５７０号公報（図１３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
無線チップの普及に際し、その低コスト化が進められているが、シリコン基板は高価であるために無線チップのコストを下げることは難しかった。また、市販されているシリコン基板は、円形であり、最大でも直径３０センチ程度であった。そのため、大量生産が難しく、無線チップのコストを下げることは難しかった。
【０００４】
また、無線チップは多種多様な分野での活用が期待され、様々な物品に貼り付けたり、埋め込んだりして使用する。そのため、無線チップは小型、軽量であることが求められる。また、無線チップを貼り付ける物品によっては、フレキシブルなものがあるため、フレキシブルな形状に簡単に加工できることが求められる。
【０００５】
上記の実情を鑑み、本発明は、無線チップのコストを下げることを課題とする。また、無線チップの大量生産を可能として、無線チップのコストを下げることを課題とする。さらに、小型・軽量な無線チップを提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、第１の基体と第２の基体の間に薄膜集積回路が設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。また、薄膜集積回路は基板から剥離されたものであるため、フレキシブルな形状に加工することが容易である。
【０００７】
本発明の無線チップが含む薄膜集積回路は、少なくとも、シングルドレイン構造のＮ型（Ｎチャネル型）の薄膜トランジスタと、シングルドレイン構造のＰ型（Ｐチャネル型）の薄膜トランジスタと、アンテナとして機能する導電層とを有する。
【０００８】
本発明の無線チップが含む薄膜集積回路の構成をより詳しく述べると、第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う第２の絶縁層と、第２の絶縁層に接しソース配線又はドレイン配線として機能する第１の導電層と、第１の導電層を覆う第３の絶縁層と、第３の絶縁層に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁層とを有し、第１の薄膜トランジスタが含む第１の半導体層はチャネル形成領域とＮ型不純物領域を有し、第２の薄膜トランジスタが含む第２の半導体層はチャネル形成領域とＰ型不純物領域を有することを特徴とする。
【０００９】
また、本発明の無線チップが含む薄膜集積回路は、少なくとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造のＮ型の薄膜トランジスタと、シングルドレイン構造のＰ型の薄膜トランジスタと、アンテナとして機能する導電層とを有する。無線チップは、アンテナより電源が供給されるため、電源の安定化が難しく、消費電力を極力抑制することが必要である。仮に、消費電力が増加すると、強力な電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。しかし、本発明の無線チップは、ＬＤＤ構造のＮ型の薄膜トランジスタを有するため、リーク電流を低減することができ、低消費電力化を実現する。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、強力な電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。
【００１０】
本発明の無線チップが含む薄膜集積回路の構成をより詳しく述べると、第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う第２の絶縁層と、第２の絶縁層に接しソース配線又はドレイン配線として機能する第１の導電層と、第１の導電層を覆う第３の絶縁層と、第３の絶縁層に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁層とを有する。第１の薄膜トランジスタは、ゲート電極層の側面に接し第１のＮ型不純物領域と重なるサイドウォール絶縁層を有し、なおかつ、チャネル形成領域と第１のＮ型不純物領域と第２のＮ型不純物領域とを有する。第１のＮ型不純物領域の不純物元素の濃度は、第２のＮ型不純物領域の不純物元素の濃度よりも低いことを特徴とする。第２の薄膜トランジスタは、チャネル形成領域とＰ型不純物領域とを有する。
【００１１】
上記構成を有する薄膜集積回路において、第１の薄膜トランジスタと第２の薄膜トランジスタが含む半導体層のチャネル長は１μｍ乃至３μｍであることを特徴とする。また、第１の薄膜トランジスタと第２の薄膜トランジスタが含むゲート電極層は、窒化タンタル層と、窒化タンタル層上のタングステン層とを有することを特徴とする。
【００１２】
第１の導電層は、第１のチタン層と、第１のチタン層上のアルミニウムシリコン層と、アルミニウムシリコン層上の第２のチタン層とを有することを特徴とする。また、第１の導電層は、窒化チタン層と、窒化チタン層上の第１のチタン層と、第１のチタン層上のアルミニウム層と、アルミニウム層上の第２のチタン層とを有することを特徴とする。
【００１３】
第２の導電層は、アルミニウム層を有することを特徴とする。また、第２の導電層は、チタン層と、チタン層上のアルミニウム層を有することを特徴とする。
【００１４】
第１の絶縁層は、酸化珪素層と、酸化珪素層上の窒化酸化珪素層と、窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする。また、第１の絶縁層は、第１の酸化窒化珪素層と、第１の酸化窒化珪素層上の窒化酸化珪素層と、窒化酸化珪素層上の第２の酸化窒化珪素層とを有することを特徴とする。また、第１の絶縁層は、窒化酸化珪素層と、窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする。
【００１５】
第２の絶縁層は、単層又は積層の無機層を有することを特徴とする。また、第３の絶縁層は、有機層と、有機層上の無機絶縁層を有することを特徴とする。また、第３の絶縁層は、単層又は積層の無機層を有することを特徴とする。また、第４の絶縁層は、有機層を有することを特徴とする。また、第１の基体と第２の基体の一方又は両方は、一表面に接着層を有することを特徴とする。
【００１６】
本発明の無線チップの作製方法は、基板上に剥離層を形成し、剥離層上に複数の薄膜集積回路を形成し、次に、剥離層を除去し、続いて、薄膜集積回路を基体により封止して、複数の無線チップを形成する。本発明の作製方法によると、大量の無線チップを一度に形成することができるため、無線チップのコストを下げることができる。また、シリコン基板ではなく、１辺の大きさに制約がない基板（例えばガラス基板など）を用いるため、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。
【００１７】
本発明の無線チップの作製方法は、基板上に剥離層を形成する工程と、剥離層上に第１の絶縁層を形成する工程と、第１の絶縁層上に非晶質半導体層を形成する工程と、非晶質半導体層を結晶化して結晶質半導体層を形成する工程と、結晶質半導体層上にゲート絶縁層を形成する工程と、ゲート絶縁層上にゲート電極として機能する第１の導電層を形成する工程と、第１の導電層をマスクとして、結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成する工程と、第１の導電層の側面に接し、第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成する工程と、サイドウォール絶縁層をマスクとして、第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成する工程と、第１の導電層上に第２の絶縁層を形成する工程と、第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成する工程と、第２の導電層を覆うように第３の絶縁層を形成する工程と、第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成する工程とを有する。
【００１８】
上記の工程を経た後は、以下の４通りの工程があり、１つは、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層とをエッチングして開口部を形成する工程と、第３の導電層を覆うように第４の絶縁層を形成する工程と、開口部にエッチング剤を導入して、剥離層を除去して基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００１９】
１つは、第３の導電層を覆うように第４の絶縁層を形成する工程と、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層をエッチングして開口部を形成する工程と、開口部にエッチング剤を導入して、剥離層を除去して基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００２０】
１つは、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層とをエッチングして開口部を形成する工程と、第３の導電層を覆うように第４の絶縁層を形成する工程と、開口部にエッチング剤を導入して剥離層を選択的に除去する工程と、物理的手段（物理的な力ともいう）により基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００２１】
１つは、第３の導電層を覆うように第４の絶縁層を形成する工程と、剥離層が露出されるように、第１の絶縁層と、ゲート絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層をエッチングして開口部を形成する工程と、開口部にエッチング剤を導入して剥離層を選択的に除去する工程と、物理的手段により基板から、少なくとも結晶質半導体層、ゲート絶縁層及び第１の導電層の各々を含む薄膜トランジスタを有する薄膜集積回路を剥離する工程とを行うものである。
【００２２】
上記工程を有する本発明の無線チップの作製方法において、基板はガラス基板であることを特徴とする。または、基板は石英基板であることを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンを含む層を形成することを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、タングステンの酸化物（ＷＯｘ、ｘは０＜ｘ＜３を満たす）を含む層を形成することを特徴とする。また、剥離層として、珪素を含む層を形成することを特徴とする。また、剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする。また、剥離層として、タングステン又はモリブデンを含む層を形成し、その上層に珪素の酸化物を含む層を形成することを特徴とする。また、エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする。
【発明の効果】
【００２３】
シリコン基板以外の基板を用いて薄膜集積回路を形成する本発明は、大量の無線チップを一度に形成することができるため、無線チップのコストを低減することができる。また、基板から剥離した薄膜集積回路を用いるため、小型・薄型・軽量の無線チップを提供することができる。さらに、フレキシブルな形状に加工が容易な無線チップを提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２５】
本発明の無線チップの作製方法について、図面を参照して説明する。
【００２６】
まず、基板１０の一表面に、剥離層１１を形成する（図２（Ａ）の断面図と図３の上面図参照）。基板１０は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１０であれば、大きさや形状に大きな制限はないため、基板１０として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。また、基板１０上に形成する薄膜集積回路は、後に基板１０から剥離する。つまり、本発明において提供する無線チップは、基板１０を有していない。従って、薄膜集積回路が剥離された基板１０は、何度でも再利用することができる。このように、基板１０を再利用すれば、コストを削減することができる。再利用する基板１０としては、石英基板が望ましい。
【００２７】
なお、本実施の形態では、剥離層１１は、基板１０の一表面に薄膜を形成した後、フォトリソグラフィ法によりパターニングして、選択的に設けているが、本発明はこの工程を必須とはしない。必要がなければ、剥離層を選択的に設ける必要はなく、全面に設けたままでもよい。
【００２８】
剥離層１１は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、微結晶、多結晶のいずれの場合でもよい。また、珪素を含む層は、非晶質でもよい。
【００２９】
剥離層１１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【００３０】
剥離層１１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００３１】
なお、剥離層１１として、タングステンを含む層、タングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、又は窒化酸化珪素層を形成する。なお、タングステンを含む層を形成後に、その上層に形成する酸化珪素層、酸化窒化珪素層、窒化酸化珪素層などは、後に下地となる絶縁層として機能する。
【００３２】
なお、剥離層１１として、タングステンを含む層と、タングステンの酸化物を含む層の積層構造を形成する場合、まず、スパッタリング法により、タングステンを含む層を形成し、次に、スパッタリング法により、酸化タングステンを含む層を形成してもよい。又は、まず、スパッタリング法により、タングステンを含む層を形成し、次に、そのタングステン層の一部を酸化して、酸化タングステン層を形成してもよい。
【００３３】
また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３である。ｘが２の場合（ＷＯ2）、ｘが２．５の場合（Ｗ2Ｏ5）、ｘが２．７５の場合（Ｗ4Ｏ11）、ｘが３の場合（ＷＯ3）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートなどを基に決めるとよい。
【００３４】
但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【００３５】
なお上記の工程によると、基板１０に接するように剥離層１１を形成しているが、本発明はこの工程に制約されない。基板１０に接するように下地となる絶縁層を形成し、該絶縁層に接するように剥離層１１を形成してもよい。
【００３６】
次に、剥離層１１を覆うように、下地となる絶縁層を形成する。下地となる絶縁層は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【００３７】
下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層１２として酸化珪素層を形成し、２層目の絶縁層１３として窒化酸化珪素層を形成し、３層目の絶縁層１４として酸化窒化珪素層を形成するとよい。又は、絶縁層１２として酸化窒化珪素層を形成し、絶縁層１３として窒化酸化珪素層を形成し、絶縁層１４として酸化窒化珪素層を形成するとよい。図示する断面構造では、下地となる絶縁層が３層構造の場合を示す。下地となる絶縁層は、基板１０からの不純物の侵入を防止するブロッキング膜として機能する。
【００３８】
次に、下地となる絶縁層１４上に、非晶質半導体層（例えば非晶質珪素を含む層）を形成する。非晶質半導体層は、公知の手段（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層を公知の結晶化法（レーザ結晶化法、ＲＴＡ法又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして結晶質半導体層１５、１６を形成する。
【００３９】
結晶質半導体層１５、１６の作成工程の具体例を挙げると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層１５、１６を形成する。
【００４０】
なお、レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いる。
【００４１】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【００４２】
次に、結晶質半導体層１５、１６を覆うゲート絶縁層１７を形成する（図２（Ｂ）参照）。ゲート絶縁層１７は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【００４３】
次に、ゲート絶縁層１７上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。
【００４４】
第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｄ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル（ＴａＮ、タンタル（Ｔａ）と窒素（Ｎ）の組成比は制約されない）層とタングステン（Ｗ）層、窒化タングステン（ＷＮ、タングステン（Ｗ）と窒素（Ｎ）の組成比は制約されない）層とタングステン層、窒化モリブデン（ＭｏＮ、モリブデン（Ｍｏ）と窒素（Ｎ）の組成比は制約されない）層とモリブデン（Ｍｏ）層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の構造を採用するとよい。
【００４５】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）１８〜２１を形成する。
【００４６】
次に、導電層１８〜２１形成のためのマスクを除去し、新たに、フォトリソグラフィ法により、レジストからなるマスク２２を形成する。続いて、結晶質半導体層１５に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域２３、２４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【００４７】
次に、マスク２２を除去し、新たに、フォトリソグラフィ法によりレジストからなるマスク２５を形成する（図４（Ａ）参照）。続いて、結晶質半導体層１６に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域２６、２７を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【００４８】
次に、マスク２５を除去し、ゲート絶縁層１７と導電層１８〜２１を覆うように、絶縁層２８を形成する（図４（Ｂ）参照）。絶縁層２８は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層（無機層と表記することがある）や、有機樹脂などの有機材料を含む層（有機層と表記することがある）を、単層又は積層して形成する。
【００４９】
次に、絶縁層２８を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層１８〜２１の側面に接する絶縁層（以下サイドウォール絶縁層とよぶ）２９、３０を形成する（図５（Ａ）参照）。サイドウォール絶縁層２９、３０は、後に形成するＬＤＤ領域のドーピング用のマスクとして用いる。
【００５０】
次に、フォトリソグラフィ法によりレジストからなるマスク３１を形成する。続いて、サイドウォール絶縁層２９をマスクとして、結晶質半導体層１５にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）３４、３５と、第２のＮ型不純物領域３２、３３とを形成する（図５（Ｂ）参照）。第１のＮ型不純物領域３４、３５が含む不純物元素の濃度は、第２のＮ型不純物領域３２、３３の不純物元素の濃度よりも低い。
【００５１】
なお、ＬＤＤ領域を形成するためには、ゲート電極を２層以上の積層構造として、該ゲート電極にテーパーエッチングや異方性エッチングを行って、該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォール絶縁層をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタはＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造と呼ばれているが、このＧＯＬＤ構造は、テーパーエッチングや異方性エッチングを行うために、ＬＤＤ領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、ＬＤＤ領域を形成することが出来なかった。しかし、本発明は、後者のサイドウォール絶縁層をマスクとして用いる手法を用いるため、前者の手法と比較すると、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【００５２】
上記工程を経て、Ｎ型の薄膜トランジスタ３６と、Ｐ型の薄膜トランジスタ３７が完成する。Ｎ型の薄膜トランジスタ３６は、第１のＮ型不純物領域３４、３５と第２のＮ型不純物領域３２、３３とチャネル形成領域３８を含む活性層と、ゲート絶縁層１７と、ゲート電極として機能する導電層１８、１９とを有する。このような、薄膜トランジスタ３６の構造はＬＤＤ構造と呼ばれる。
【００５３】
Ｐ型の薄膜トランジスタ３７は、Ｐ型不純物領域２６、２７とチャネル形成領域３９を含む活性層と、ゲート絶縁層１７と、ゲート電極として機能する導電層２０、２１とを有する。このような、薄膜トランジスタ３７の構造はシングルドレイン構造と呼ばれる。
【００５４】
また、上記工程を経て完成した、薄膜トランジスタ３６と薄膜トランジスタ３７のチャネル長は０．５〜５μｍ、好適には１〜３μｍであることを特徴とする。上記特徴により、応答速度を早くすることができる。なお、チャネル長は、その回路に応じて作り分けてもよく、例えば、高速動作が要求されない電源回路を構成する薄膜トランジスタのチャネル長は３μｍとし、その他の回路の薄膜トランジスタのチャネル長は１μｍにするとよい。
【００５５】
次に、マスク３１を除去し、薄膜トランジスタ３６、３７を覆うように、絶縁層を単層又は積層して形成する（図６（Ａ）参照）。薄膜トランジスタ３６、３７を覆う絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等により、単層又は積層で形成する。
【００５６】
また、薄膜トランジスタ３６、３７を覆う絶縁層は、ＳＯＧ法や液滴吐出法により、シロキサンにより形成してもよい。シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素）、又は少なくともフルオロ基、又は少なくとも水素を含む有機基とフルオロ基とを用いるとよい。
【００５７】
図示する断面構造では、薄膜トランジスタ３６、３７を覆う絶縁層が３層構造の場合を示す。その構成として、例えば、１層目の絶縁層４０として酸化珪素を含む層を形成し、２層目の絶縁層４１として窒化珪素を含む層を形成し、３層目の絶縁層４２として酸化珪素を含む層を形成するとよい。
【００５８】
なお、絶縁層４０〜４２を形成する前、又は絶縁層４０〜４２のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【００５９】
次に、フォトリソグラフィ法により絶縁層４０〜４２をエッチングして、Ｐ型不純物領域２６、２７と、Ｎ型不純物領域３２、３３を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層４３〜４５を形成する。
【００６０】
導電層４３〜４５は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層４３〜４５は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ、珪素（Ｓｉ）が添加されたアルミニウム（Ａｌ））層とバリア層、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ、チタン（Ｔｉ）と窒素（Ｎ）の組成比は制約されない）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層４３〜４５を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また下層のバリア層を設けると、アルミニウムやアルミニウムシリコンと、結晶質半導体層との、良好なコンタクトをとることができる。また、チタンは、還元性の高い元素であるため、チタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【００６１】
次に、導電層４３〜４５を覆うように、絶縁層４６を形成する（図６（Ｂ）の断面図と図７の上面図参照）。絶縁層４６は、公知の手段（ＳＯＧ法、液滴吐出法等）により、無機材料又は有機材料により、単層又は積層で形成する。絶縁層４６は、薄膜トランジスタによる凸凹を緩和し、平坦化することを目的に形成する薄膜である。そのため、有機材料により形成することが好ましい。
【００６２】
次に、フォトリソグラフィ法により絶縁層４６をエッチングして、導電層４３、４５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、アンテナとして機能する導電層４７、４８を形成する。導電層４７、４８は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、バリア層とアルミニウム層、バリア層とアルミニウム層とバリア層等の積層構造を採用するとよい。バリア層とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物などに相当する。
【００６３】
上記工程を経て完成した、薄膜トランジスタ３６、３７等の素子群と、アンテナとして機能する導電層４７、４８を合わせて薄膜集積回路５２とよぶ。なお、本工程では示さないが、薄膜集積回路５２を覆うように、公知の手段により、保護層を形成してもよい。保護層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等に相当する。
【００６４】
次に、剥離層１１が露出するように、フォトリソグラフィ法により絶縁層１２〜１４、１７、４０〜４２、４６をエッチングして、開口部４９、５０を形成する（図８（Ａ）参照）。
【００６５】
次に、薄膜集積回路５２を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、絶縁層５１を形成する（図８（Ｂ）の断面図と図９の上面図参照）。絶縁層５１は、有機材料により形成し、好ましくはエポキシ樹脂により形成する。絶縁層５１は、薄膜集積回路５２が飛散しないように形成するものである。つまり、薄膜集積回路５２は小さく薄く軽いために、剥離層を除去した後は、基板に密着していないために飛散しやすい。しかしながら、薄膜集積回路５２の周囲に絶縁層５１を形成することで、薄膜集積回路５２に重みが付き、基板１０からの飛散を防止することができる。また、薄膜集積回路５２単体では薄くて軽いが、絶縁層５１を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。なお、図示する構成では、薄膜集積回路５２の上面と側面に絶縁層５１を形成しているが、本発明はこの構成に制約されず、薄膜集積回路５２の上面のみに絶縁層５１を形成してもよい。また、上記の記載によると、絶縁層１２〜１４、１７、４０〜４２、４６をエッチングして、開口部４９、５０を形成する工程の後、絶縁層５１を形成する工程を行っているが、本発明はこの順番に制約されない。絶縁層４６上に絶縁層５１を形成する工程の後に、複数の絶縁層をエッチングして、開口部を形成する工程を行ってもよい。この順番の場合だと、薄膜集積回路５２の上面のみに絶縁層５１が形成される。
【００６６】
次に、開口部４９、５０にエッチング剤を導入して、剥離層１１を除去する（図１０（Ａ）の断面図と図１１の上面図参照）。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ3）を使用する。そうすると、薄膜集積回路５２は、基板１０から剥離された状態となる。
【００６７】
また、その他のエッチング剤として、三フッ化窒素（ＮＦ3）、三フッ化臭素（ＢｒＦ3）、フッ化水素（ＨＦ）を用いてもよい。なお、エッチング剤としてフッ化水素（ＨＦ）を用いる場合は、剥離層として、珪素の酸化物を含む層を用いる。
【００６８】
次に、薄膜集積回路５２の一方の面を、第１の基体５３に接着させて、基板１０から完全に剥離する（図１０（Ｂ）参照）。
【００６９】
続いて、薄膜集積回路５２の他方の面を、第２の基体５４に接着させ、その後ラミネート処理を行って、薄膜集積回路５２を、第１の基体５３と第２の基体５４により封止する（図１参照）。そうすると、薄膜集積回路５２が第１の基体５３と第２の基体５４により封止された無線チップが完成する。
【００７０】
第１の基体５３と第２の基体５４は、ラミネートフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。
【００７１】
ラミネートフィルムは、熱圧着により、被処理体にラミネート処理が行われるものであり、ラミネート処理を行う際には、ラミネートフィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。
【００７２】
第１の基体５３と第２の基体５４の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【実施例１】
【００７３】
本実施例では、剥離層として用いる７つのサンプルを形成し（表１参照）、これらのサンプルを、三フッ化塩素（ＣｌＦ3）ガスを用いてエッチングしたときのエッチングレートの温度依存性について調べた実験結果について図２５を参照して説明する。
【００７４】
【表１】
【００７５】
サンプル１〜サンプル７の剥離層の作成方法について、以下により詳しく説明する。サンプル１は、スパッタリング法により、アルゴンガスと酸素ガスの雰囲気下で、酸化タングステン層（ＷＯｘ）を形成した。サンプル２は、スパッタリング法によりタングステン層を形成し、続いて、５５０℃、１０分間、ＬＲＴＡにより、タングステン層の表面に酸化タングステン層を形成した。サンプル３は、スパッタリング法によりタングステン層を形成し、続いて、４５０℃、４分間、ＧＲＴＡにより、タングステン層の表面に酸化タングステン層を形成した。サンプル４は、スパッタリング法により、タングステン層を形成した。サンプル５は、スパッタリング法により、シリコン層を形成した。サンプル６は、ＣＶＤ法により、シリコン層を形成した。サンプル７は、スパッタリング法によりタングステン層を形成し、続いて、ＧＲＴＡにより、タングステン層をほぼ完全に酸化して、酸化タングステン層を形成した。
【００７６】
サンプル１の剥離層は、酸化タングステン層からなる単層構造である。サンプル２とサンプル３の剥離層は、タングステン層、当該タングステン層上の酸化タングステン層からなる積層構造である。サンプル４の剥離層は、タングステン層からなる単層構造である。サンプル５、６は、シリコン層からなる単層構造である。サンプル７は、酸化タングステン層からなる単層構造である。なお、サンプルが積層構造の場合、エッチングレートは、その複数の層のエッチングレートを示すものである。
【００７７】
なお、サンプル２、７のＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）は、ハロゲンランプによる瞬間熱アニールを指す。サンプル３のＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）は、拡散炉によるヒーター加熱の輻射熱と加熱されたガスによる瞬間熱アニールを指す。サンプル７は、ＷＯｘのｘが３と特定されており、これは、ＥＳＣＡ（Ｘ線光電子分光法）により調べた結果によるものである。サンプル１〜３のＷＯｘのＸは０＜Ｘ＜３を満たし、３は含まないものと考えられる。これは、サンプル１〜３と、サンプル７のエッチングレートが大きく異なるためである。従って、サンプル１〜３のＷＯｘのＸは、３を含まず、２の場合（ＷＯ2）、２．５の場合（Ｗ2Ｏ5）、２．７５の場合（Ｗ4Ｏ11）などがあり得る。また、表１において、サンプル２、３の表面の酸化とは、タングステン層の表面に酸化タングステン層を形成することを指す。また、サンプル７のほぼ完全な酸化とは、タングステン層をほぼ完全に酸化タングステン層にすることを指す。
【００７８】
なお、サンプル１〜３のＷＯｘのＸは０＜Ｘ＜３を満たし、３は含まないものと考えられるが、サンプル１〜３のＷＯｘのＸは、様々な数字が当てはまると考えられる。そして、サンプル１〜３の主成分のＷＯｘのＸは、０＜Ｘ＜３を満たす場合が多いと考えられるが、サンプル１〜３に、ｘが３を満たすＷＯ3が含まれる場合もある。つまり、剥離層として用いるＷＯｘのＸは、０＜Ｘ≦３である場合もある。また、好ましくは剥離層として用いるＷＯｘのＸは２≦Ｘ≦３、さらに好ましくは剥離層として用いるＷＯｘのＸは２≦Ｘ＜３である。
【００７９】
また、図２５において、横軸は１０００／Ｔ（絶対温度）を示し、単位は［／Ｋ］である。縦軸は各サンプルのエッチングレートを示し、単位は［ｍｍ／ｈ］である。
【００８０】
図２５から、室温である２５℃におけるエッチングレートは、サンプル１＞サンプル５≒サンプル６＞サンプル４＞サンプル２≒サンプル３＞サンプル７の順に低くなっている。５０℃におけるエッチングレートは、サンプル１＞サンプル２≒サンプル３≒サンプル４≒サンプル５≒サンプル６＞サンプル７の順に低くなっている。１００℃におけるエッチングレートは、サンプル１＞サンプル２≒サンプル３≒サンプル４＞サンプル５≒サンプル６＞サンプル７の順に低くなっている。１５０℃におけるエッチングレートは、サンプル１＞サンプル２≒サンプル３＞サンプル４＞サンプル５＞サンプル６＞サンプル７の順に低くなっている。
【００８１】
図２５から、サンプル１（ＷＯｘ）のエッチングレートは、温度依存性があり、温度が低くなるにつれてエッチングレートが低くなっている。また、サンプル１のエッチングレートは、他のサンプルと比較すると一番高い値となっている。サンプル２〜サンプル４のエッチングレートは、温度依存性があり、殆どのサンプルで温度が低くなるにつれてエッチングレートが低くなっている。従って、サンプル１〜サンプル４は、高温処理に向いていることが分かる。
【００８２】
サンプル５とサンプル６のエッチングレートは、温度依存性が比較的小さく、いずれの温度でもエッチングレートはほぼ同じ値となっている。サンプル７（ＷＯ3）のエッチングレートは、温度依存性が殆どなく、他のサンプルと比較すると一番低い値となっている。
【００８３】
上記の実験結果から、剥離層として、サンプル１と同じものを形成することが最も好適であることが分かる。また、なるべく高温の状態でエッチング処理を行うことが好適であることが分かる。
【００８４】
本発明の無線チップの作製方法において、上記のサンプル１〜サンプル７と同じ方法で剥離層を作製してもよい。
【実施例２】
【００８５】
上記の実施の形態によると、基板１０から薄膜集積回路５２を剥離するために、剥離層１１をエッチング剤により完全に除去している（図１１参照）。しかし、本発明はこの形態に制約されず、開口部にエッチング剤を導入して、剥離層１１を全て除去するのではなく、選択的に除去してもよい（図１８（Ａ）参照）。そして、剥離層１１を選択的に除去した後は、物理的手段（物理的な力）により、基板１０から薄膜集積回路５２を剥離してもよい（図１８（Ｂ）参照）。なお、物理的手段によって剥離するとは、ノズルから吹き付けられるガスの風圧、超音波等の外部からストレスを与えることによって剥離することをいう。なお、物理的手段によって薄膜集積回路５２を剥離した場合、剥離層１１は基板１０上に残存してもよいし、基板１０から剥離層１１と薄膜集積回路５２が共に剥離されてもよい。
【００８６】
上記のように、剥離層１１をエッチング剤により完全に除去するのではなく、剥離層１１を選択的に除去して、物理的手段を併用する手法を用いることにより、剥離工程を短時間で行うことができるため、生産性を向上させることができる。
【実施例３】
【００８７】
本実施例は、微細なゲート電極を形成する工程について説明する。まず、絶縁表面を有する基板１０上に、剥離層１１、絶縁層１２〜１４、結晶質半導体層１５、１６を形成する（図１９（Ａ）参照）。次に、全面に、導電層７０、７１を形成する（図１９（Ａ）参照）。次に、導電層７１上に、フォトマスクを用いて、レジストマスク７２、７３を形成する。次に、酸素プラズマ処理等の公知のエッチング処理により、レジストマスク７２、７３をエッチングし、新たなレジストマスク７４、７５を形成する（図１９（Ｂ）参照）。上記の工程を経たレジストマスク７４、７５は、フォトリソグラフィ法により形成することができる限界を超えた、微細なものとすることができる。そして、レジストマスク７４、７５を用いて、エッチング処理を行えば、微細なゲート電極を作成することができる。
【００８８】
また、上記とは異なる方法として、まず、フォトリソグラフィ法を用いてレジストマスク７２、７３を形成する（図２０（Ａ）参照）。次に、レジストマスク７２、７３を用いてエッチング処理を行って導電層７６〜７９を形成する。その後、レジストマスク７２、７３を除去せず、レジストマスク７２、７３と導電層７６〜７９の積層体のうち、導電層７６〜７９の側面のみを選択的にエッチングする。この手法でも、上記の手法と同様に、フォトリソグラフィ法により形成することができる限界を変えた、ゲート電極として機能する微細な導電層８５、８６を形成することができる（図２０（Ｂ）参照）。
【００８９】
上記のいずれかの方法により形成した微細なゲート電極と共に、半導体層も微細化すれば、微細な薄膜トランジスタを形成することができる。薄膜トランジスタが微細なものであれば、その分高集積化を可能とするので、高性能化が実現する。また、チャネル形成領域の幅が狭くなるため、チャネルが早く発生し、高速動作を実現する。
【実施例４】
【００９０】
本実施例では、絶縁表面を有する基板上に、薄膜トランジスタだけでなく、フローティングゲート電極を含むメモリトランジスタを作り込んだときの断面構造について説明する。
【００９１】
まず、絶縁表面を有する基板１０上に、剥離層１１、絶縁層１２〜１４を形成する。次に、絶縁層１４上に薄膜トランジスタ３６、３７と、メモリトランジスタ８０を形成する（図２１参照）。メモリトランジスタ８０は、ゲート電極として機能する導電層８１と、ゲート電極として機能する導電層８２との間に挟まれた絶縁層８３とを有する。内側のゲート電極として機能する導電層８１は電気的に隔離されており、この導電層８１に電子を蓄積して、その電子の量で「０」又は「１」を判別する。上記のメモリトランジスタの場合、電源を切断しても、記憶内容が失われないという利点を有する。なお、本発明は、ゲート電極として、導電層を用いる上記の形態に制約されず、例えば、ゲート電極として、シリコンクラスタ層を用いてもよい。
【００９２】
なお、記憶回路として、上記のようなメモリトランジスタ８０を含むＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリだけでなく、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ、ヒューズ式ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、反ヒューズ式ＰＲＯＭ等のメモリを用いてもよい。
【００９３】
また、無線チップに用いる記憶回路として、仮に、記憶内容の書き換えが簡単に行われてしまうと、偽造が可能となってしまう。そこで、１回しか書き込みができないライトワンスのメモリを用いるとよい。ライトワンスのメモリは、薄膜トランジスタを破壊してデータの書き込みができないようにする手法を用いるか、電気的にデータを書き込むのではなく、レーザ光で記憶内容を書き込むタイプのものを用いるとよい。
【実施例５】
【００９４】
無線チップは、アンテナより電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要である。仮に、消費電力が増加すると、強力な電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。そこで、本実施例では、消費電力を抑制することが可能な無線チップの構成について説明する。
【００９５】
本実施例において示す無線チップは、デュアルゲート構造の薄膜トランジスタを用いることを特徴とする。デュアルゲート構造の薄膜トランジスタとは、下部ゲート電極と、上部ゲート電極とを有する薄膜トランジスタであり、図１７には、下部ゲート電極６１と上部ゲート電極６２を含むＮ型の薄膜トランジスタ３６と、下部ゲート電極６３と上部ゲート電極６４を含むＰ型の薄膜トランジスタ３７を示す。
【００９６】
消費電力を抑制するためには、下部ゲート電極６１、６３にバイアス電圧を印加する方法が有効であり、具体的には、Ｎ型の薄膜トランジスタ３６の下部ゲート電極６１に対する負のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、正のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ３６は、より高速化、若しくはより低電圧で動作する。
【００９７】
Ｐ型の薄膜トランジスタ３７の下部ゲート電極６３に対する正のバイアス電圧の印加は、しきい値電圧を高めて、リーク電流を減少させることができる。また、負のバイアス電圧の印加は、しきい値電圧を下げて、チャネル形成領域に電流が流れやすくすることができる。従って、薄膜トランジスタ３７は、より高速化、若しくは低電圧で動作する。
【００９８】
上記の通り、下部ゲート電極に印加するバイアス電圧を制御することで、薄膜トランジスタ３６、３７のしきい値電圧を変えて、リーク電流を減少させ、その結果、無線チップ自体の消費電力を抑制することができる。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、強力な電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。なお、バイアス電圧の印加は、専用の制御回路を設けて、アンテナを介した電源の状態によって切り換えるとよい。
【実施例６】
【００９９】
本発明の無線チップの構成について、図面を参照して説明する。ここで説明する無線チップの仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。
【０１００】
無線チップ２１５は、大別して、アンテナ部２２１、電源部２２２、ロジック部２２３から構成される。アンテナ部２２１は、外部信号の受信とデータの送信を行うためのアンテナ２０１からなる（図１２参照）。
【０１０１】
電源部２２２は、アンテナ２０１を介して外部から受信した信号により電源を作る整流回路２０２と、作りだした電源を保持するための保持容量２０３からなる。
【０１０２】
ロジック部２２３は、受信した信号を復調する復調回路２０４と、クロック信号を生成するクロック生成・補正回路２０５と、各コード認識及び判定回路２０６と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ２０７と、符号化した信号を送信信号に変調するための変調用抵抗を含む変調回路２０８と、読み出したデータを符号化する符号化回路２０９と、データを保持するマスクＲＯＭ２１１とを有する。
【０１０３】
各コード認識及び判定回路２０６が認識・判定するコードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、各コード認識及び判定回路２０６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
【０１０４】
次に、上記構成を有する無線チップのレイアウトの一例について、図１３、１４を参照して説明する。まず、１つの無線チップの全体的なレイアウトについて説明する（図１３参照）。無線チップは、アンテナ２０１と、電源部２２２及びロジック部２２３とを構成する素子群２１４とで、別々のレイヤーに形成されており、具体的には、素子群２１４上にアンテナ２０１が形成されている。素子群２１４を形成する領域の一部と、アンテナ２０１を形成する領域の一部は重なっている。図示する構成では、アンテナ２０１を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。なお本発明は、上記のように、アンテナ２０１と、素子群２１４とを別々のレイヤーに形成する形態に制約されない。また、アンテナ２０１は、図１３に示すように、巻いた形状に制約されない。
【０１０５】
アンテナ２０１の形状がリボン型（図２４（Ａ）（Ｂ）参照）、アンテナ２０１の形状が曲線型（図２４（Ｃ）参照）、アンテナ２０１の形状が直線型（図２４（Ｄ）参照）のいずれの形状でもよい。
【０１０６】
次に、電源部２２２とロジック部２２３のレイアウトについて説明する（図１４参照）。電源部２２２を構成する整流回路２０２と保持容量２０３は同じ領域に設けられる。ロジック部２２３を構成する復調回路２０４と、各コード認識及び判定回路２０６は、２カ所に分けて設けられる。マスクＲＯＭ２１１とメモリコントローラ２０７は隣接して設けられる。クロック生成・補正回路２０５と各コード認識及び判定回路２０６は隣接して設けられる。復調回路２０４は、クロック生成・補正回路２０５と各コード認識及び判定回路２０６の間に設けられる。また、図１２のブロック図には示していないが、ロジック部用の検波容量２１２と、電源部用の検波容量２１３とが設けられる。変調用抵抗を含む変調回路２０８は、検波容量２１２と検波容量２１３の間に設けられる。
【０１０７】
マスクＲＯＭ２１１は、製造工程で記憶内容をメモリに作り込むものであり、ここでは、高電位電源（ＶＤＤともよぶ）に接続する電源線と、低電位電源（ＶＳＳともよぶ）に接続する電源線の２本の電源線を設けて、メモリセルが記憶する記憶内容は、各メモリセルが含むトランジスタが、上記のどちらの電源線に接続しているかにより判断する。
【０１０８】
次に、整流回路２０２の回路構成の一例について説明する（図２２（Ａ）参照）。整流回路２０２は、トランジスタ９１、９２と、容量用トランジスタ９３とを有する。トランジスタ９１のゲート電極はアンテナ２０１に接続する。容量用トランジスタ９３のゲート電極は高電位電源（ＶＤＤ）に接続する。また、容量用トランジスタ９３のソース電極とドレイン電極は接地電源（ＧＮＤ）に接続する。
【０１０９】
続いて、復調回路２０４の回路構成の一例について説明する（図２２（Ｂ）参照）。復調回路２０４は、トランジスタ９４、９５、抵抗素子９６、９９、容量用トランジスタ９７、９８とを有する。トランジスタ９４のゲート電極はアンテナ２０１に接続する。容量用トランジスタ９８のゲート電極は論理回路に接続する。容量用トランジスタ９８のソース電極とドレイン電極は接地電源（ＧＮＤ）に接続する。
【０１１０】
次に、上記の整流回路２０２や復調回路２０４が含む容量用トランジスタの断面構造について説明する（図２３（Ａ）参照）。容量用トランジスタ１０１は、ソース電極とドレイン電極が互いに接続されており、容量用トランジスタ１０１がオンすると、ゲート電極とチャネル形成領域との間に容量が形成される。このような容量用トランジスタ１０１の断面構造は、通常の薄膜トランジスタの断面構造と変わらない。等価回路図は、図２３（Ｂ）のように表すことができる。なお、上記の構成のように、ゲート絶縁膜を用いた容量だと、トランジスタのしきい値電圧の変動に対して影響を受けるため、ゲート電極と重なる領域１０２に、不純物元素を添加してもよい（図２３（Ｃ）参照）。このようにすると、トランジスタのしきい値電圧とは無関係に容量が形成される。この場合の等価回路図は図２３（Ｄ）のように表すことができる。
【０１１１】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例７】
【０１１２】
本発明により作製される無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１５（Ａ）参照）、包装用品類（包装紙やボトル等、図１５（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１５（Ｃ）参照）、乗物類（自転車等、図１５（Ｄ）参照）、装身具（鞄や眼鏡等、図１５（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に貼り付けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１１３】
無線チップ２１０は、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら表紙の厚紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりする。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等なら、表面に貼り付けたり、埋め込んだりする。
【０１１４】
上記に挙げた物品のうち、例えば、包装用品類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
【０１１５】
また、無線チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に無線チップ２９６を設ける場合が挙げられる（図１６（Ａ）参照）。この場合、リーダライタ２９５に無線チップ２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１６（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。
【０１１６】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例８】
【０１１７】
本実施例は、上記とは異なる無線チップの断面構造について、図２６を参照して説明する。本発明の無線チップは、第１の基体５３（基板、フィルム、テープとよぶこともできる）と第２の基体５４の間に薄膜集積回路が設けられている。薄膜集積回路は、絶縁層１２〜１４と、絶縁層１２〜１４上に設けられた薄膜トランジスタ３６、３７と、薄膜トランジスタ３６、３７を覆う絶縁層４０〜４２と、絶縁層４０〜４２に接し、ソース配線又はドレイン配線として機能する導電層４３〜４５と、導電層４３〜４５を覆う絶縁層４６と、絶縁層４６に接し、アンテナとして機能する導電層４７、４８と、導電層４７、４８を覆う絶縁層５１とを有する。第１の基体５３は、絶縁層５１に接するように設けられており、第２の基体５４は、絶縁層１２に接するように設けられている。
【０１１８】
薄膜トランジスタ３６、３７の各々は、半導体層と、ゲート絶縁層と、ゲート電極層とを有する。図示する構成では、ゲート絶縁層５５、５６が、ゲート電極層及びサイドウォール絶縁層のみと重なるように設けられていることを特徴とする。これは、絶縁層２８を形成し（図４（Ｂ）参照）、次に、絶縁層２８を、垂直方向を主体とした異方性エッチングにより、選択的にエッチングして、ゲート電極層の側面に接するサイドウォール絶縁層２９、３０を形成する際（図５（Ａ）参照）に、ゲート絶縁層１７も同時にエッチングされたものである。つまり、ゲート絶縁層５５、５６は、サイドウォール絶縁層２９、３０を形成する際に、ゲート絶縁層１７がエッチングされて形成されたものである。
【０１１９】
なお、薄膜トランジスタは、１つのゲート電極を有するシングルゲート構造、２つ以上のゲート電極を有するマルチゲート構造があるが、本発明において用いる薄膜トランジスタは、そのどちらでもよい。薄膜トランジスタが２つのゲート電極を有する場合、その薄膜トランジスタが含む半導体層は、２つのチャネル形成領域を有する。本発明の無線チップが含む薄膜トランジスタは、そのチャネル長が１μｍから３μｍであることを特徴とするが、薄膜トランジスタが２つのチャネル形成領域を有する場合、そのチャネル長は、２つのチャネル形成領域のチャネル長の合計の長さである。
【図面の簡単な説明】
【０１２０】
【図１】本発明の無線チップとその作製方法を説明する図。
【図２】本発明の無線チップとその作製方法を説明する図。
【図３】本発明の無線チップとその作製方法を説明する図。
【図４】本発明の無線チップとその作製方法を説明する図。
【図５】本発明の無線チップとその作製方法を説明する図。
【図６】本発明の無線チップとその作製方法を説明する図。
【図７】本発明の無線チップとその作製方法を説明する図。
【図８】本発明の無線チップとその作製方法を説明する図。
【図９】本発明の無線チップとその作製方法を説明する図。
【図１０】本発明の無線チップとその作製方法を説明する図。
【図１１】本発明の無線チップとその作製方法を説明する図。
【図１２】本発明の無線チップの構成を説明する図。
【図１３】本発明の無線チップの構成を説明する図。
【図１４】本発明の無線チップの構成を説明する図。
【図１５】本発明の無線チップの使用形態を説明する図。
【図１６】本発明の無線チップの使用形態を説明する図。
【図１７】本発明の無線チップを説明する図。
【図１８】本発明の無線チップとその作製方法を説明する図。
【図１９】本発明の無線チップとその作製方法を説明する図。
【図２０】本発明の無線チップとその作製方法を説明する図。
【図２１】本発明の無線チップの構成を説明する図。
【図２２】本発明の無線チップの構成を説明する図。
【図２３】本発明の無線チップの構成を説明する図。
【図２４】本発明の無線チップの構成を説明する図。
【図２５】複数のサンプルのエッチングレートの温度依存性を示すグラフ。
【図２６】本発明の無線チップの構成を説明する図。
【特許請求の範囲】
【請求項１】
第１の基体と第２の基体の間に薄膜集積回路が設けられ、
前記薄膜集積回路は、
第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第１の導電層と、
前記第１の導電層を覆う第３の絶縁層と、
前記第３の絶縁層に接し、アンテナとして機能する第２の導電層と、
前記第２の導電層を覆う第４の絶縁層とを有し、
前記第１の薄膜トランジスタが含む第１の半導体層は、第１のチャネル形成領域と第１の不純物領域を有し、
前記第２の薄膜トランジスタが含む第２の半導体層は、第２のチャネル形成領域と第２の不純物領域を有することを特徴とする無線チップ。
【請求項２】
第１の基体と第２の基体の間に薄膜集積回路が設けられ、
前記薄膜集積回路は、
第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第１の導電層と、
前記第１の導電層を覆う第３の絶縁層と、
前記第３の絶縁層に接し、アンテナとして機能する第２の導電層と、
前記第２の導電層を覆う第４の絶縁層とを有し、
前記第１の薄膜トランジスタは、サイドウォール絶縁層を有し、
前記第１の薄膜トランジスタが含む第１の半導体層は、第１のチャネル形成領域と第１の不純物領域と第２の不純物領域とを有し、
前記第２の薄膜トランジスタが含む第２の半導体層は、第２のチャネル形成領域と第３の不純物領域とを有し、
前記第１の不純物領域の不純物元素の濃度は、前記第２の不純物領域の不純物元素の濃度よりも低く、
前記サイドウォール絶縁層は、ゲート電極層の側面に接し、前記第１の不純物領域と重なることを特徴とする無線チップ。
【請求項３】
請求項１又は請求項２において、前記第１の半導体層と前記第２の半導体層の各々のチャネル長は、１μｍ乃至３μｍであることを特徴とする無線チップ。
【請求項４】
請求項１又は請求項２において、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの各々が含むゲート電極層は、窒化タンタル層と、前記窒化タンタル層上のタングステン層とを有することを特徴とする無線チップ。
【請求項５】
請求項１又は請求項２において、前記第１の導電層は、第１のチタン層と、前記第１のチタン層上の珪素が添加されたアルミニウム層と、前記アルミニウム層上の第２のチタン層とを有することを特徴とする無線チップ。
【請求項６】
請求項１又は請求項２において、前記第１の導電層は、窒化チタン層と、前記窒化チタン層上の第１のチタン層と、前記第１のチタン層上のアルミニウム層と、前記アルミニウム層上の第２のチタン層とを有することを特徴とする無線チップ。
【請求項７】
請求項１又は請求項２において、前記第２の導電層は、アルミニウム層を有することを特徴とする無線チップ。
【請求項８】
請求項１又は請求項２において、前記第２の導電層は、チタン層と、前記チタン層上のアルミニウム層を有することを特徴とする無線チップ。
【請求項９】
請求項１又は請求項２において、前記第１の絶縁層は、酸化珪素層と、前記酸化珪素層上の窒化酸化珪素層と、前記窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする無線チップ。
【請求項１０】
請求項１又は請求項２において、前記第１の絶縁層は、第１の酸化窒化珪素層と、前記第１の酸化窒化珪素層上の窒化酸化珪素層と、前記窒化酸化珪素層上の第２の酸化窒化珪素層とを有することを特徴とする無線チップ。
【請求項１１】
請求項１又は請求項２において、前記第１の絶縁層は、窒化酸化珪素層と、前記窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする無線チップ。
【請求項１２】
請求項１又は請求項２において、前記第２の絶縁層は、単層又は積層の無機層を有することを特徴とする無線チップ。
【請求項１３】
請求項１又は請求項２において、前記第３の絶縁層は、有機層と、前記有機層上の無機層を有することを特徴とする無線チップ。
【請求項１４】
請求項１又は請求項２において、前記第３の絶縁層は、単層又は積層の無機層を有することを特徴とする無線チップ。
【請求項１５】
請求項１又は請求項２において、前記第４の絶縁層は、有機層を有することを特徴とする無線チップ。
【請求項１６】
請求項１又は請求項２において、前記第１の基体と前記第２の基体の一方又は両方は、一表面に接着層を有することを特徴とする無線チップ。
【請求項１７】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層とをエッチングして開口部を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を除去し、
前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項１８】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の絶縁層をエッチングして開口部を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を除去し、
前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項１９】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層とをエッチングして開口部を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項２０】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の絶縁層をエッチングして開口部を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項２１】
請求項１７乃至請求項２０のいずれか一項において、前記基板はガラス基板であることを特徴とする無線チップの作製方法。
【請求項２２】
請求項１７乃至請求項２０のいずれか一項において、前記基板は石英基板であることを特徴とする無線チップの作製方法。
【請求項２３】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする無線チップの作製方法。
【請求項２４】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２５】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステンの酸化物（ＷＯｘ、ｘは０＜ｘ＜３を満たす）を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２６】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、タングステン又はモリブデンを含む層を形成し、前記第１の絶縁層として、珪素の酸化物を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２７】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、珪素を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２８】
請求項１７乃至請求項２０のいずれか一項において、前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする無線チップの作製方法。
【請求項１】
第１の基体と第２の基体の間に薄膜集積回路が設けられ、
前記薄膜集積回路は、
第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第１の導電層と、
前記第１の導電層を覆う第３の絶縁層と、
前記第３の絶縁層に接し、アンテナとして機能する第２の導電層と、
前記第２の導電層を覆う第４の絶縁層とを有し、
前記第１の薄膜トランジスタが含む第１の半導体層は、第１のチャネル形成領域と第１の不純物領域を有し、
前記第２の薄膜トランジスタが含む第２の半導体層は、第２のチャネル形成領域と第２の不純物領域を有することを特徴とする無線チップ。
【請求項２】
第１の基体と第２の基体の間に薄膜集積回路が設けられ、
前記薄膜集積回路は、
第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第１の導電層と、
前記第１の導電層を覆う第３の絶縁層と、
前記第３の絶縁層に接し、アンテナとして機能する第２の導電層と、
前記第２の導電層を覆う第４の絶縁層とを有し、
前記第１の薄膜トランジスタは、サイドウォール絶縁層を有し、
前記第１の薄膜トランジスタが含む第１の半導体層は、第１のチャネル形成領域と第１の不純物領域と第２の不純物領域とを有し、
前記第２の薄膜トランジスタが含む第２の半導体層は、第２のチャネル形成領域と第３の不純物領域とを有し、
前記第１の不純物領域の不純物元素の濃度は、前記第２の不純物領域の不純物元素の濃度よりも低く、
前記サイドウォール絶縁層は、ゲート電極層の側面に接し、前記第１の不純物領域と重なることを特徴とする無線チップ。
【請求項３】
請求項１又は請求項２において、前記第１の半導体層と前記第２の半導体層の各々のチャネル長は、１μｍ乃至３μｍであることを特徴とする無線チップ。
【請求項４】
請求項１又は請求項２において、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの各々が含むゲート電極層は、窒化タンタル層と、前記窒化タンタル層上のタングステン層とを有することを特徴とする無線チップ。
【請求項５】
請求項１又は請求項２において、前記第１の導電層は、第１のチタン層と、前記第１のチタン層上の珪素が添加されたアルミニウム層と、前記アルミニウム層上の第２のチタン層とを有することを特徴とする無線チップ。
【請求項６】
請求項１又は請求項２において、前記第１の導電層は、窒化チタン層と、前記窒化チタン層上の第１のチタン層と、前記第１のチタン層上のアルミニウム層と、前記アルミニウム層上の第２のチタン層とを有することを特徴とする無線チップ。
【請求項７】
請求項１又は請求項２において、前記第２の導電層は、アルミニウム層を有することを特徴とする無線チップ。
【請求項８】
請求項１又は請求項２において、前記第２の導電層は、チタン層と、前記チタン層上のアルミニウム層を有することを特徴とする無線チップ。
【請求項９】
請求項１又は請求項２において、前記第１の絶縁層は、酸化珪素層と、前記酸化珪素層上の窒化酸化珪素層と、前記窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする無線チップ。
【請求項１０】
請求項１又は請求項２において、前記第１の絶縁層は、第１の酸化窒化珪素層と、前記第１の酸化窒化珪素層上の窒化酸化珪素層と、前記窒化酸化珪素層上の第２の酸化窒化珪素層とを有することを特徴とする無線チップ。
【請求項１１】
請求項１又は請求項２において、前記第１の絶縁層は、窒化酸化珪素層と、前記窒化酸化珪素層上の酸化窒化珪素層を有することを特徴とする無線チップ。
【請求項１２】
請求項１又は請求項２において、前記第２の絶縁層は、単層又は積層の無機層を有することを特徴とする無線チップ。
【請求項１３】
請求項１又は請求項２において、前記第３の絶縁層は、有機層と、前記有機層上の無機層を有することを特徴とする無線チップ。
【請求項１４】
請求項１又は請求項２において、前記第３の絶縁層は、単層又は積層の無機層を有することを特徴とする無線チップ。
【請求項１５】
請求項１又は請求項２において、前記第４の絶縁層は、有機層を有することを特徴とする無線チップ。
【請求項１６】
請求項１又は請求項２において、前記第１の基体と前記第２の基体の一方又は両方は、一表面に接着層を有することを特徴とする無線チップ。
【請求項１７】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層とをエッチングして開口部を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を除去し、
前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項１８】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の絶縁層をエッチングして開口部を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を除去し、
前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項１９】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層とをエッチングして開口部を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項２０】
基板上に剥離層を形成し、
前記剥離層上に第１の絶縁層を形成し、
前記第１の絶縁層上に非晶質半導体層を形成し、
前記非晶質半導体層を結晶化して結晶質半導体層を形成し、
前記結晶質半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極として機能する第１の導電層を形成し、
前記第１の導電層をマスクとして、前記結晶質半導体層に不純物元素を添加して、第１のＮ型不純物領域とＰ型不純物領域を形成し、
前記第１の導電層の側面に接し、前記第１のＮ型不純物領域の一部と重なるサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層をマスクとして、前記第１のＮ型不純物領域に不純物元素を添加して、第２のＮ型不純物領域と第３のＮ型不純物領域を形成し、
前記第１の導電層上に第２の絶縁層を形成し、
前記第２の絶縁層に接し、ソース配線又はドレイン配線として機能する第２の導電層を形成し、
前記第２の導電層を覆うように第３の絶縁層を形成し、
前記第３の絶縁層に接し、アンテナとして機能する第３の導電層を形成し、
前記第３の導電層を覆うように第４の絶縁層を形成し、
前記剥離層が露出されるように、前記第１の絶縁層と、前記ゲート絶縁層と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の絶縁層をエッチングして開口部を形成し、
前記開口部にエッチング剤を導入して、前記剥離層を選択的に除去し、
物理的手段により、前記基板から、少なくとも前記結晶質半導体層、前記ゲート絶縁層及び前記第１の導電層を含む薄膜集積回路を剥離することを特徴とする無線チップの作製方法。
【請求項２１】
請求項１７乃至請求項２０のいずれか一項において、前記基板はガラス基板であることを特徴とする無線チップの作製方法。
【請求項２２】
請求項１７乃至請求項２０のいずれか一項において、前記基板は石英基板であることを特徴とする無線チップの作製方法。
【請求項２３】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする無線チップの作製方法。
【請求項２４】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２５】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステンの酸化物（ＷＯｘ、ｘは０＜ｘ＜３を満たす）を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２６】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、タングステン又はモリブデンを含む層を形成し、前記第１の絶縁層として、珪素の酸化物を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２７】
請求項１７乃至請求項２０のいずれか一項において、前記剥離層として、珪素を含む層を形成することを特徴とする無線チップの作製方法。
【請求項２８】
請求項１７乃至請求項２０のいずれか一項において、前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする無線チップの作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００６−９３６７８（Ｐ２００６−９３６７８Ａ）
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願番号】特願２００５−２４１７０９（Ｐ２００５−２４１７０９）
【出願日】平成１７年８月２３日（２００５．８．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願日】平成１７年８月２３日（２００５．８．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]