説明

Fターム[5F110HL24]の内容

薄膜トランジスタ (412,022) | ソース、ドレイン−コンタクトホール介在 (16,138) | 電極、配線の製法 (3,290) | 堆積 (3,000) | CVD (584)

Fターム[5F110HL24]に分類される特許

201 - 220 / 584


【課題】低エネルギー消費で硫黄ドープシリコン膜を製造する。
【解決手段】光重合性のケイ素化合物と環状硫黄を混合した混合物を用意する工程と、混合物に光照射処理を行ってケイ素化合物をラジカル化するとともに第1の加熱処理を行って環状硫黄をラジカル化し、ラジカル化したケイ素化合物を、ラジカル化した硫黄と結合させる工程と、を行って硫黄変成ケイ素化合物を製造する。混合物の環状硫黄とケイ素化合物の混合比は、混合物に含まれる硫黄原子の数がケイ素原子の数に対して1/100000以上1/3以下となる混合比にする。硫黄変性ケイ素化合物を含んだ溶液を不活性雰囲気で基板上に塗布した後に第2の加熱処理を行って、硫黄変性ケイ素化合物を分解するとともに硫黄変性ケイ素化合物に含まれるケイ素原子を他のケイ素原子または硫黄原子と結合させて硫黄ドープシリコン膜を製造する。 (もっと読む)


【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体を用い、オフ状態でのソースとドレイン間のリーク電流(オフ電流)が少ない書き込み用トランジスタ、該書き込み用トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有する半導体装置を提供する。該メモリセルへの情報の書き込み及び書き換えは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 (もっと読む)


【課題】異なる特性の半導体素子を一体に有しつつ、高集積化が実現可能な、新たな構成の半導体装置を提供することを目的の一とする。
【解決手段】第1の半導体材料が用いられた第1のチャネル形成領域と、第1のゲート電極と、を含む第1のトランジスタと、第1のゲート電極と一体に設けられた第2のソース電極および第2のドレイン電極の一方と、第2の半導体材料が用いられ、第2のソース電極および第2のドレイン電極と電気的に接続された第2のチャネル形成領域と、を含む第2のトランジスタと、を備えた半導体装置である。 (もっと読む)


【課題】本発明は、その上に形成されるソース・ドレイン電極が均一で良好なステップカバレッジを有するように、酸化物半導体パターン上の第1絶縁膜パターンの周縁部の急傾斜を緩和して信頼性が向上した酸化物半導体薄膜トランジスター及びその形成方法を提供する。
【解決手段】本発明に係る薄膜トランジスターは、ゲート電極、酸化物半導体パターン、前記ゲート電極と前記酸化物半導体パターンとの間に介在した第1ゲート絶縁膜パターン、前記酸化物半導体パターンと電気的に連結して互いに離隔して位置するソース・ドレイン電極、及び前記ソース・ドレイン電極と前記酸化物半導体パターンとの間に位置する前記第1ゲート絶縁膜パターンと部分的に接し、階段状の外郭部によって囲まれた第1絶縁膜パターンを含む。 (もっと読む)


【課題】TFT−LCDアレー基板及びその製造方法を提供する。
【解決手段】TFT−LCDアレー基板の製造方法は、基板にゲートライン及びそのゲートラインと接続するゲート電極を形成し、前記ゲート電極にゲート絶縁層と半導体層とを形成し、前記半導体層にオーム接触層を形成することにより、基板にトランジスタ部を形成する工程と、前記工程で作製された基板に、ゲートラインとゲート電極と電気的に絶縁し、オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層とソース・ドレイン電極金属層と順次堆積する工程と、作製された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極及びソース・ドレイン電極が同時に形成する工程とを含む。 (もっと読む)


【課題】貼り合わせ基板を用いて半導体装置を形成する場合に、ボイド欠陥の拡大を抑制して高品質且つ高信頼性を有する半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】支持基板及び半導体膜を貼り合わせて半導体基板を形成するステップと、半導体膜に半導体素子を形成するステップとを有する半導体装置の製造方法であって、半導体素子を形成するステップは、支持基板及び半導体膜の貼り合わせの際に生じたボイド欠陥によって露出した支持基板の露出部を被覆する被覆膜を形成するステップを含むこと。 (もっと読む)


【課題】記憶保持期間において、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体以外の半導体材料が用いられた第1のチャネル形成領域を有する第1のトランジスタ160と、第1のトランジスタ160の上方の、酸化物半導体材料が用いられた第2のチャネル形成領域を有する第2のトランジスタ162と、容量素子164と、を有し、第2のトランジスタ162の第2のソース電極または第2のドレイン電極の一方と、容量素子164の電極の一方とは、電気的に接続される。 (もっと読む)


【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的とする。
【解決手段】チャネル形成領域と、第1のゲート絶縁層と、第1のゲート電極と、第1のソース電極及び第1のドレイン電極と、を有する第1のトランジスタと、酸化物半導体層と、第2のソース電極及び第2のドレイン電極と、第2のゲート絶縁層と、第2のゲート電極と、を有する第2のトランジスタと、第2のソース電極または第2のドレイン電極の一方と、第2のゲート絶縁層と、第2のゲート絶縁層上に第2のソース電極または第2のドレイン電極の一方と重畳するように設けられた電極と、を有する容量素子と、を有し、第1のゲート電極と、第2のソース電極又は第2のドレイン電極の一方とは電気的に接続されている。 (もっと読む)


【課題】新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供する。
【解決手段】第1の素子の出力は第2の素子の入力に電気的に接続され、第2の素子の出力は第2のトランジスタを介して第1の素子の入力に電気的に接続されるループ構造を有するラッチ回路であって、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用い、またこのトランジスタのソース電極又はドレイン電極に電気的に接続された容量を有することで、ラッチ回路のデータを保持することができる。これにより不揮発性のラッチ回路を構成することができる。 (もっと読む)


【課題】待機電力を十分に低減した新たな半導体装置を提供することを目的の一とする。
【解決手段】第1の電源端子と、第2の電源端子と、酸化物半導体材料を用いたスイッチングトランジスタと、集積回路と、を有し、前記第1の電源端子と、前記スイッチングトランジスタのソース端子またはドレイン端子の一方は電気的に接続し、前記スイッチングトランジスタのソース端子またはドレイン端子の他方と、前記集積回路の端子の一は電気的に接続し、前記集積回路の端子の他の一と、前記第2の電源端子は電気的に接続した半導体装置である。 (もっと読む)


【課題】新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供する。
【解決手段】第1の素子の出力が第2の素子の入力に電気的に接続され、第2の素子の出力が第1の素子の入力に電気的に接続されるループ構造を有するラッチ部と、ラッチ部のデータを保持するデータ保持部とを有し、このラッチ部とデータ保持部とにより不揮発性のラッチ回路が構成される。データ保持部は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用いている。またこのトランジスタのソース電極又はドレイン電極に電気的に接続された容量を有している。 (もっと読む)


【課題】ウエハの表面に対して垂直方向における位置決めを容易に行うことができ、且つ、ウエハの種別を容易に確認することができる半導体ウエハへの印字方法、半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】絶縁性を有する透明基板及び透明基板の表面上に素子形成膜が積層された構造を有する半導体ウエハを準備する工程と、透明基板の裏面上に位置決め用光を反射する光反射膜を形成する工程と、素子形成膜の配置面側からレーザを照射して光反射膜に印字を形成する工程と、素子形成膜に半導体素子を形成する工程と、素子形成膜及び半導体素子を覆う層間絶縁膜を形成する工程と、コンタクト配線を形成する工程と、メタル配線を層間絶縁膜上に形成する工程と、を有することを特徴とする半導体装置の製造方法。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面上の結晶領域を有する酸化物半導体層と、前記酸化物半導体層と接するソース電極層およびドレイン電極層と、前記酸化物半導体層、前記ソース電極層、および前記ドレイン電極層を覆うゲート絶縁層と、前記ゲート絶縁層上の、前記結晶領域と重畳する領域のゲート電極層と、を有し、前記結晶領域は、前記酸化物半導体層の表面と略垂直な方向にc軸が配向する結晶を有する領域である半導体装置である。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第1の配線と、第2の配線と、第3の配線と、第4の配線と、第1のゲート電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、第2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジスタと、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成された半導体装置である。 (もっと読む)


【課題】ベース基板(例えばガラス基板)と半導体基板(例えば単結晶シリコン基板)とを貼り合わせてSOI基板を作製する際の半導体層(例えば単結晶シリコン層)の表面の荒れを抑制することを目的の一とする。
【解決手段】溝部が設けられた半導体基板に、イオンを照射して半導体基板中に脆化領域を形成し、絶縁層を介して半導体基板とベース基板を貼り合わせると共に、半導体基板の溝部とベース基板とにより囲まれた空間を形成し、熱処理を施すことにより、脆化領域において半導体基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する。 (もっと読む)


【課題】酸化物半導体層を含むトランジスタを有する不揮発性メモリにおいて、保持された情報を容易に消去できる不揮発性メモリを提供する。
【解決手段】不揮発性メモリは、第1のトランジスタ20及び第2のトランジスタ21を有するメモリセルを有し、第1のトランジスタ20は第1のチャネル、第1のゲート電極、第1のソース電極及び第1のドレイン電極を有し、第2のトランジスタ21は酸化物半導体からなる第2のチャネル、第2のゲート電極、第2のソース電極及び第2のドレイン電極を有し、第2のソース電極及び第2のドレイン電極の一方は第1のゲート電極と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第2のソース電極及び第2のドレイン電極の一方と、第1のゲート電極との間のノードの電位を高くすることにより情報が書き込まれ、第2のチャネルに紫外線を照射して、ノードの電位を低くすることにより情報が消去される。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】直列に接続されたメモリセルと、メモリセルを選択して第2信号線及びワード線を駆動する駆動回路と、書き込み電位のいずれかを選択して第1信号線に出力する駆動回路と、ビット線の電位と参照電位とを比較する読み出し回路と、書き込み電位及び参照電位を生成して駆動回路および読み出し回路に供給する、電位生成回路と、を有し、メモリセルの一は、ビット線及びソース線に接続された第1のトランジスタと、第1、第2の信号線に接続された第2のトランジスタと、ワード線、ビット線及びソース線に接続された第3のトランジスタを有し、第2のトランジスタは酸化物半導体層を含み、第1のトランジスタのゲート電極と、第2のトランジスタのソース電極またはドレイン電極の一方が接続された、多値型の半導体装置。 (もっと読む)


【課題】新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供する。
【解決手段】第1の素子の出力が第2の素子の入力に電気的に接続され、第2の素子の出力が第1の素子の入力に電気的に接続されるループ構造を有するラッチ部と、ラッチ部のデータを保持するデータ保持部とを有し、このラッチ部とデータ保持部とにより不揮発性のラッチ回路が構成される。データ保持部は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用いている。またこのトランジスタのソース電極又はドレイン電極に電気的に接続されたインバータを有している。上記トランジスタを用いて、ラッチ部に保持されているデータをインバータのゲート容量あるいは別に用意した容量に書き込むことができる。 (もっと読む)


【課題】無線通信機能を有する半導体装置を低消費電力化又は長寿命化すること。
【解決手段】当該半導体装置は、電力供給源となる電池と、特定の回路とがチャネル形成領域が酸化物半導体によって構成されるトランジスタを介して電気的に接続することによって解決することができる。当該酸化物半導体の水素濃度は、5×1019(atoms/cm)以下である。そのため、当該トランジスタのリーク電流を低減することができる。その結果、当該半導体装置の待機時の消費電力を低減することができる。また、これにより当該半導体装置を長寿命化することができる。 (もっと読む)


【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第1の配線と、第2の配線と、第3の配線と、第4の配線と、第1のゲート電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、第2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジスタと、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成された半導体装置である。 (もっと読む)


201 - 220 / 584