説明

Fターム[5F110NN33]の内容

薄膜トランジスタ (412,022) | その他の構成要素 (47,691) | 保護膜(パッシベーション膜) (34,477) | 製法 (8,383) | 堆積 (7,357)

Fターム[5F110NN33]の下位に属するFターム

スパッタ (1,636)
CVD (3,013)
スピンオン塗布 (1,199)

Fターム[5F110NN33]に分類される特許

1,501 - 1,509 / 1,509


本発明の電界効果トランジスタ(100)は、基板(101)上に形成されたゲート電極(102)と、ゲート電極(102)上に形成されたゲート絶縁層(103)と、ゲート絶縁層(103)上に形成されたソース電極(106,109)およびドレイン電極(104)と、ソース電極(106,109)およびドレイン電極(104)に接触して、それらの間に形成されたカーボンナノチューブを含むn型半導体層(108)と、n型半導体層(108)上に形成されカーボンナノチューブが本来有するp型をn型に極性転換して固定するためのn型改質ポリマー層(110)とを含む。半導体保護層(110)形成と同時にCNTの半導体特性転化を行うことで、工程を簡便なものとする。これにより、空気中でも安定なCNT−FET回路を提供できる。 (もっと読む)


トランジスタ(10)は別々に制御することができるゲート(44,42,18)を有するように形成される。3つのゲート領域は異なる電位でバイアスすることができ、かつこれらのゲート領域は異なる伝導特性を持つことができる。チャネルサイドウォール上の誘電体はチャネル上部の上の誘電体と異ならせることができる。ソース、ドレイン、及び3つのゲートとの電気コンタクトは別々に取る。ナノクラスター(143,144)のような電荷蓄積層をトランジスタのチャネルに隣接するように設け、そして電荷蓄積層を3つのゲート領域を通して制御することにより、揮発性メモリセル及び不揮発性メモリセルの両方を同じプロセスを使用して実現することにより世界共通のメモリプロセスを提供する。揮発性セルとして用いる場合、トランジスタの高さ、及びチャネルサイドウォール誘電体の特性によって記憶保持特性を制御する。不揮発性セルとして用いる場合、トランジスタの幅、及びチャネルを覆う誘電体の特性によって記憶保持特性を制御する。
(もっと読む)


分離構造を有する半導体デバイス(10)を形成するための方法が漏れ電流を低減する。チャネル分離構造(32、30、34)がチャネル構造の中の漏れ電流を低減する。さらに、電流電極領域の下に電流電極誘電体分離構造(36)が形成され、電流電極(40)間の漏れを防ぐ。
(もっと読む)


ゲート電極と、ゲート誘電体と、ソースおよびドレイン電極と、半導体層とを含む薄膜トランジスタを提供する工程と、封止材料をアパーチャマスクのパターンを通して前記半導体層の少なくとも一部の上に蒸着する工程とを含む、薄膜トランジスタの封止方法。
(もっと読む)


回路欠陥解析及びプロセス問題識別を実行するための方法は、テスト信号を回路に印加するステップと、テスト信号に応答して生成された応答信号を得るステップと、応答信号を参照情報と比較するステップと、比較するステップの結果に基づいて回路内の欠陥を分類するステップと、欠陥分類に基づいて、欠陥を引き起こした製造プロセスにおける問題を識別するステップとを有している。参照情報は、製造プロセス中に発生する可能性がある予め定義されたタイプの欠陥に対応する1つ又は複数の信号プロフィルを含むことができる。欠陥の分類は、応答信号が、信号プロフィルのうちの1つ又は複数内に入るかどうか判定することによって実行されることが好ましい。応答信号が2つ以上の信号プロフィル内に入る場合には、各プロフィルについて確率を決定することができる。次いで、欠陥は、その信号プロフィルがより高い確率を有する欠陥タイプに対応するものとして分類することができる。処理システムは、同様の方法を使用して、欠陥の分類及びプロセス問題識別を実行する。 (もっと読む)


気体透過バリアを原子層蒸着(ALD)によってプラスチックまたはガラス基板上に蒸着することができる。ALDコーティングの使用によって、コーティング欠陥を減らすと共に数十ナノメートルの厚さにおいて桁違いに透過を低減させることができる。これらの薄いコーティングが、プラスチック基板の可撓性および透過性を保持する。かかる物品が、容器、電気および電子用途において有用である。

(もっと読む)


【課題】 配線抵抗による電圧降下の影響や画素への信号の書き込み不良や階調不良などを防止し、より高画質のEL表示装置や液晶表示装置を代表とする表示装置を提供することを課題とする。
【解決手段】 本発明はEL表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線として、Cuを有する配線を設ける。また、該配線のCuを主成分とする導電膜は、マスクを用いたスパッタ法により形成する。このような構成により、電圧降下や信号のなまりを低減することができる。 (もっと読む)


【課題】 本発明の目的は、液晶配向の不良を減少させ、開口率を高めることにある。
【解決手段】 第1絶縁基板と、第1絶縁基板上部に形成されており、ゲート電極を有するゲート線と、ゲート線を覆うゲート絶縁膜と、ゲート絶縁膜上部に形成されている半導体層と、半導体層上部に形成されているソース電極及びドレイン電極とソース電極に連結されており、ゲート線と交差するデータ線と、有機絶縁膜からなっており、ドレイン電極を露出する第1接触孔を有する保護膜と、第1接触孔を通じてドレイン電極と連結されている画素電極と、第1絶縁基板と対向する第2絶縁基板と、ゲート線またはデータ線と重なるブラックマトリックスと、第1絶縁基板と第2絶縁基板の間でブラックマトリックスと重なって位置し、写真エッチング工程で形成された基板スペーサとを含む液晶表示装置を提供する。 (もっと読む)


【課題】 パターニングフリーの能動素子基板の提供。
【解決手段】 能動素子基板は、基板上に形成された能動素子1と、能動素子1上に形成された導電膜2とを有する。導電膜2は、能動素子1から出力された電気信号を有限範囲内に伝達する。 (もっと読む)


1,501 - 1,509 / 1,509