【課題】ＭＯＳトランジスタの特性のばらつきを低減するために有利な技術を提供する。
【解決手段】ＭＯＳトランジスタを含む半導体装置の製造方法は、半導体基板の上に形成された第１絶縁膜の上にゲート電極材料層を形成する工程と、前記ゲート電極材料層の上にエッチングマスクを形成する工程と、前記ゲート電極材料層をパターニングすることによりゲート電極を形成する工程と、前記ゲート電極が形成された前記半導体基板の上に第２絶縁膜を形成する工程とを含み、前記ゲート電極を形成する工程では、前記ゲート電極材料層がパターニングされるとともに、少なくとも、前記ゲート電極の側面の下部と、前記第１絶縁膜のうち前記側面に隣接する部分とを保護する保護膜が形成され、前記第２絶縁膜を形成する工程では、前記保護膜を覆うように前記第２絶縁膜が形成される。 （もっと読む）

【課題】耐放射線性を有する絶縁ゲート型半導体素子、絶縁ゲート型半導体集積回路を提供する。
【解決手段】一部がチャネル領域をなすｐ型の半導体層１１と、半導体層１１の上部に活性領域２１Ｂを定義する素子分離絶縁膜２１と、チャネル領域にキャリア注入口を介してキャリアを注入するｎ型の第１主電極領域１２と、チャネル領域から、キャリアを排出するキャリア排出口を有するｎ型の第２主電極領域１３と、活性領域２１Ｂの上に設けられたゲート絶縁膜２２と、ゲート絶縁膜２２の上に設けられ、第１主電極領域１２と第２主電極領域１３との間を流れるキャリアの流路に直交する主制御部、主制御部に交わる２本のガード部２４１，２４２を有してπ字型をなすゲート電極２４と、第２主電極領域１３のゲート幅方向の両端側に設けられたｐ型のリーク阻止領域６１，６２とを備える。 （もっと読む）

【課題】チャネル領域の特性向上及び、１／ｆノイズの改善を図ったＭＯＳトランジスタを提供する。また、そのＭＯＳトランジスタを用いた固体撮像装置を提供する。
【解決手段】ゲート電極３１と、ゲート電極３１に対して、チャネル領域３４が素子分離領域３２により複数に分割されたソース・ドレイン領域３３から構成されるＭＯＳトランジスタとする。 （もっと読む）

【課題】ＭＯＳ固体撮像装置における画素のノイズを低減する。白点の発生、１／ｆノイズの低減を図る。さらに読出し特性の改善を図る。
【解決手段】ＭＯＳ固体撮像装置における所要の画素トランジスタにおいて、ゲート電極に所要導電型のサイドウォールを形成する。読み出しトランジスタでは、例えばゲート電極６３の光電変換素子４３側を第１導電型領域６３Ｐとし、フローティングディフージョン部４６側を第２導電型領域６３Ｎとして構成とする。好ましくは、ゲート電極６３の光電変換素子４３側に絶縁膜５６を介して第１導電型の半導体材料部６４Ｐを形成する。例えば増幅トランジスタでは、ゲート電極下に埋め込みチャネルを形成し、第１導電型または第２導電型の半導体材料部を形成する。リセットトランジスタでは、ゲート電極のフローティングディフージョン部と電気的に接続される領域側に、所要導電型の半導体材料部を形成する。 （もっと読む）

【課題】製造プロセスにおけるゲート電極への帯電に起因するチャージアップを防ぐことが可能な半導体素子を提供する。
【解決手段】半導体基板内に形成されたｎ型の不純物からなるソース領域４と、半導体基板内に形成されたｎ型の不純物からなるドレイン領域５と、ソース領域４及びドレイン領域５間の半導体基板上にゲート絶縁膜３を介して形成されたゲート電極６とを含むＭＯＳトランジスタを有する半導体素子であって、半導体基板内に形成されたｎ型の不純物領域７と、半導体基板内に形成されたｐ型の不純物領域１０と、ｎ型の不純物領域７及びｐ型の不純物領域１１の各々とゲート電極６とを接続するために設けられた配線Ｈ１及びＨ２とを備える。 （もっと読む）

【課題】所定のマスクを介して形成した不純物領域と、所定のマスクとは別のマスクを介して形成した不純物領域との位置ずれを評価することが可能なＴＥＧを有する半導体素子を提供する。
【解決手段】ＴＥＧに含まれる第１の素子は、ｐウェル層２内に第１のマスクを介して形成された特定方向に並ぶ同一形状のｎ−領域４，５と、ｎ−領域４，５間のｐウェル層２内にｎ−領域４，５のそれぞれと所定の間隔をあけて第２のマスクを介して形成されたｎ−領域６と、ｐウェル層２上にゲート絶縁膜３を介して形成された２つの電極であって、ｎ−領域４上とｎ−領域６上とに跨って形成された電極１０及びｎ−領域５上とｎ−領域６上とに跨って形成された電極１１と、ｎ−領域４内の電極１０と重ならない位置に形成されたｎ＋領域８と、ｎ−領域５内の電極１１と重ならない位置に形成されたｎ＋領域９と、ｎ−領域６内の電極１０，１１と重ならない位置に形成されたｎ＋領域７とを備える。 （もっと読む）

【課題】 酸化種の拡散による応力の発生を抑制してリーク電流の更なる低減を図る。
【解決手段】 半導体基板上に、隣接する素子を電気的に分離するための素子分離領域１０４としてトレンチ形状の埋め込み絶縁領域を形成した後、全面にシリコン酸化膜１０９を形成する。さらに、シリコン酸化膜１０９上にシリコン窒化膜１１０を形成し、そのシリコン窒化膜１１０全体を酸化することでシリコン酸化膜を得る。 （もっと読む）