説明

Fターム[5F140AC40]の内容

絶縁ゲート型電界効果トランジスタ (137,078) | 動作、用途、素子構造 (4,642) | MOSサイリスタ (7)

Fターム[5F140AC40]に分類される特許

1 - 7 / 7


集積回路(1000)が、中央配置のドレイン拡散領域(1008)及び分散型SCR端子(1010)を備える1つのドレイン構造(1006)と、分散型ドレイン拡散領域(1016)及びSCR端子(1018)を備える別のドレイン構造(1012)とを含むSCRMOSトランジスタを有する。中央配置のドレイン拡散領域とソース拡散領域との間のMOSゲート(1022)がソース拡散領域へ短絡される。SCRMOSトランジスタを有する集積回路を形成するためのプロセスも開示される。
(もっと読む)


集積回路が、ドレイン領域(1010)及びSCR端子(1012)の周りに、低減された表面フィールド(RESURF)領域(1024)と共に形成されるSCRMOSトランジスタを含む。RESURF領域は、ドリフト領域(1014)と同じ導電型であり、ドリフト領域(1014)より一層重くドープされる。
(もっと読む)


【課題】オフ動作時における耐圧を低下させることなくオン動作時における素子抵抗を低減する。
【解決手段】p型半導体基板1の主表面上にはn-層2が形成される。このn-層2の表面にはp-拡散領域5が形成される。このp-拡散領域5の一方の端部に連なるようにp拡散領域6が形成される。p-拡散領域5内には、このp-拡散領域5よりも高濃度のp型の不純物を含むp拡散領域20が複数個形成される。p-拡散領域5と間隔をあけてp拡散領域3が形成される。このp拡散領域3とp-拡散領域5の間に位置するn-層2の表面上に酸化膜10を介在してゲート電極9が形成される。p拡散領域6の表面と接触してドレイン電極12が形成される。また、p拡散領域3と隣接してn拡散領域4が形成され、このn拡散領域4とp拡散領域3との双方の表面に接触してソース電極11が形成される。 (もっと読む)


【課題】ある程度の膜厚をもつ絶縁膜を成膜する場合であっても、SiO2/SiC界面
に残留するカーボンクラスターを効率的に除去または不活性化できる炭化珪素半導体素子の製造方法を提供する。
【解決手段】絶縁膜を形成する工程において、O2および/またはH2Oを含有する酸化性ガスの雰囲気下で炭化珪素エピタキシャル膜が成膜された基板を熱処理することにより該基板の表面において熱酸化膜の膜厚を増加させた後、NO、N2OまたはNO2を含有するガスの雰囲気下で該基板を熱処理してSiO2/SiC界面にあるカーボンクラスターを
除去等する工程を、複数回繰り返すようにした。 (もっと読む)


半導体本体(22)を有した半導体装置であって、活性領域(7)及び活性領域を取り囲む終端構造(16)を備える。終端構造は直列に接続され且つ活性領域から半導体本体の周辺端部(42)に向かって延在する複数の横型トランジスタ装置(2a乃至2d)と複数装置の内の一つのゲート電極に接続されたゼナーダイオード(8)を備え、活性領域と周辺端部との間の電圧差が複数装置とゼナーダイオードに渡って分配されるようにゼナーダイオードがゲート電極のゲート電圧を制御する。この終端構造はコンパクトな態様で高電圧に耐え、その要素は活性領域の要素と同一処理工程で形成しやすい。
(もっと読む)


【課題】炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置において、電流通電により拡大した積層欠陥面積を縮小し、増加した炭化珪素バイポーラ型半導体装置の順方向電圧を回復させる方法を提供する。
【解決手段】電流通電により積層欠陥面積が拡大し、順方向電圧が増加した炭化珪素バイポーラ型半導体装置を350℃以上の温度で加熱し、積層欠陥回復させる。 (もっと読む)


【課題】
Ge元素を用いることなく、プロセス信頼性や結晶品質が高く、応力管理が容易な、歪みSiを利用した高移動度チャネルを有する半導体装置を提供する。
【解決手段】
Si基板の表面に、300nm以下の段差dがついた絶縁膜12,14を形成し、絶縁膜14の窓あけ部から横方向に延びて該絶縁膜14を覆うように、800℃以上の高温でSi単結晶のエピタキシャル成長を行う。次に、CMP研磨により絶縁膜12をストッパとしてエピタキシャル層22を研磨し、段差dと同じ厚みに制御されたSi層を有するSOI領域を得る。該SOI領域では、Siと絶縁膜の熱膨張率差と、成膜温度及び室温との温度差により残留応力26が発生し、Siに引っ張り応力がかかって格子歪みが発生する。前記SOI領域にMOS構造を形成することで、高移動度チャネルを有する歪みSi−MOSFETが得られる。 (もっと読む)


1 - 7 / 7