【課題】ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供すること。
【解決手段】被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、を含む、半導体装置の製造方法。 （もっと読む）

【課題】基板表面に、均一な高品質シリコン酸化膜を、基板温度２００−５００度の低温で形成すること、および、シリコン酸化膜を用いた半導体装置を提供し、素子分離領域凹部分の側壁部のシリコン表面においてシリコン酸化膜の厚さ３０％以内に抑え、デバイスの信頼性を向上する。
【解決手段】シリコン酸化膜中にＫｒを含有することを特徴とする。シリコン酸化膜中にＫｒを含有させることにより、シリコン酸化膜中および、シリコン／シリコン酸化膜界面でのストレスを緩和することにより、低温で形成したにも係わらず高品質なシリコン酸化膜を形成し、素子分離領域凹部分の側壁部のシリコン表面においてシリコン酸化膜の厚さの均一性を３０％以内にする。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】ｎチャネル型ＭＩＳＦＥＴ用のメタルゲート電極であるゲート電極ＧＥ１とｐチャネル型ＭＩＳＦＥＴ用のダミーゲート電極ＧＥ２とを形成してから、ｎチャネル型ＭＩＳＦＥＴ用のソース・ドレイン領域とｐチャネル型ＭＩＳＦＥＴ用のソース・ドレイン領域をそれぞれ形成する。その後、ダミーゲート電極ＧＥ２を除去し、ダミーゲート電極ＧＥ２が除去されたことで形成された凹部にｐチャネル型ＭＩＳＦＥＴ用のメタルゲート電極を形成する。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１の主面にゲート絶縁膜用のＨｆ含有膜４、Ａｌ含有膜５及びマスク層６を形成してから、ｎチャネル型ＭＩＳＦＥＴ形成予定領域であるｎＭＩＳ形成領域１Ａのマスク層６とＡｌ含有膜５を選択的に除去する。それから、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４上とｐチャネル型ＭＩＳＦＥＴ形成予定領域であるｐＭＩＳ形成領域１Ｂのマスク層６上に希土類含有膜７を形成し、熱処理を行って、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４を希土類含有膜７と反応させ、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４をＡｌ含有膜５と反応させる。その後、未反応の希土類含有膜７とマスク層６を除去してから、メタルゲート電極を形成する。マスク層６は、窒化チタン又は窒化タンタルからなる窒化金属膜６ａと、その上のチタン又はタンタルからなる金属膜６ｂとの積層構造を有する。 （もっと読む）

【課題】本発明は、半導体基板上にゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法であって、ゲートスタックのＶ_Ｔ値を容易に調整することができる方法を提供する。
【解決手段】ゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法は、第１の電気陰性度を有する金属酸化物または半金属酸化物であるゲート誘電体層を半導体基板上に形成するステップと、第２の電気陰性度を有する金属酸化物または半金属酸化物である誘電体Ｖ_Ｔ調整層を形成するステップと、ゲート誘電体層およびＶ_Ｔ調整層の上にゲート電極を形成するステップと、を含み、前記ゲートスタックの実効仕事関数が、誘電体Ｖ_Ｔ調整層の厚さおよび組成を調整することによって所望の値に調整され、第２の電気陰性度が、第１の電気陰性度およびＡｌ_２Ｏ_３のいずれよりも高い。 （もっと読む）

【課題】スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能な成膜方法を提供する。
【解決手段】被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程Ｓ１と、被処理体を冷却する冷却工程Ｓ２と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程Ｓ３とを有する。 （もっと読む）

【課題】半導体集積回路を製造するプロセスを変更した場合において、デバイスモデルによって変更後のプロセスにより製造された半導体素子を表すためにデバイスモデルに含まれるモデルパラメータを容易に決定できるようにする。
【解決手段】モデルパラメータ決定装置は、第１の製法により製造された半導体素子を特徴付ける第１の物理パラメータ群と、半導体素子の特性を表すためのデバイスモデルに含まれるモデルパラメータ群であって第１の製法により製造された半導体素子を表すための第１のモデルパラメータ群と、第２の製法により製造された半導体素子を特徴付ける第２の物理パラメータ群とを入力し、第２の製法により製造された半導体素子の特性を当該デバイスモデルによって表すためのモデルパラメータ群を、第１の物理パラメータ群及び第１のモデルパラメータ群並びに第２の物理パラメータ群に基づいて決定する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜及びメタルゲート電極を備えたＣＭＩＳＦＥＴの生産性や性能を向上させる。
【解決手段】半導体基板１の主面にゲート絶縁膜用のＨｆ含有絶縁膜５を形成し、その上に窒化金属膜７を形成し、窒化金属膜７上のフォトレジストパターンをマスクにしたウェットエッチングによって、ｎチャネル型ＭＩＳＦＥＴ形成予定領域であるｎＭＩＳ形成領域１Ａの窒化金属膜７を選択的に除去する。それから、希土類元素を含有するしきい値調整層８を形成し、熱処理を行って、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜５をしきい値調整層８と反応させるが、ｐチャネル型ＭＩＳＦＥＴ形成予定領域であるｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜５は、窒化金属膜７があるためしきい値調整層８とは反応しない。その後、未反応のしきい値調整層８と窒化金属膜７を除去してから、ｎＭＩＳ形成領域１ＡとｐＭＩＳ形成領域１Ｂにメタルゲート電極を形成する。 （もっと読む）

【課題】偏析不純物による仕事関数の制御の可能な半導体装置または半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０上に設けられた絶縁膜（ＨｆＳｉＯＮ膜３０）と、絶縁膜３０上にフルシリサイド電極（ＮｉＳｉ５１）と、フルシリサイド電極５１に接するように、絶縁膜３０とフルシリサイド電極５１の間に設けられたバリア膜（ＳｉＯＣ膜４０）と、を備え、ＳｉＯＣ膜４０と接するフルシリサイド電極５１の部分に、Ｎ型またはＰ型いずれかの不純物６０が偏析し、ＳｉＯＣ膜４０は、シリコン酸窒化膜の誘電率以下の誘電率を有し、以下の(ａ)、（ｂ）および(ｃ)を主成分として含み、((ａ)シリコン（Ｓｉ）、(ｂ）炭素（Ｃ）、(ｃ)酸素（Ｏ）または窒素(Ｎ))、ＨｆＳｉＯＮ膜３０またはＮｉＳｉフルシリサイド電極５１を構成する金属元素を主成分としてバリア膜の少なくとも内部に含まないもの。 （もっと読む）

【課題】 ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保することができる製造方法を提供すること。
【解決手段】 プラズマＣＶＤ法によって、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成する工程と、ゲート酸化膜１０を熱処理する工程を備えている。ゲート酸化膜１０を熱処理することによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０とＣＺ基板６の界面近傍のＣＺ基板６内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板６内の酸素が除去され、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上させる。
【解決手段】
半導体基板１の主面にゲート絶縁膜用の絶縁膜を形成する。それから、プラズマ処理装置５１の処理室５１ａ内で、半導体基板１の主面のゲート絶縁膜用の絶縁膜をプラズマ窒化する。その後、プラズマ処理装置５１から半導体基板１をフープ３１内に移送し、フープ３１をベイステーションＢＳに移動させてそこで待機させて半導体基板１を保管する。ベイステーションＢＳに待機している間、半導体基板１を保管しているフープ３１内に、フープ３１に設けられた第１の呼吸口から窒素ガスを供給し、フープ３１に設けられた第２の呼吸口からフープ３１内の窒素ガスを排出する。その後、フープ３１を熱処理装置５２に移動させて、半導体基板１を熱処理装置５２の処理室内に搬入して熱処理する。 （もっと読む）

【課題】従来技術の問題の少なくとも一つを解決する、ゲート酸化膜上に窒化珪素膜を形成する方法を提供する。
【解決手段】半導体装置におけるゲート構造の形成の一部として、ゲート酸化膜上に窒化珪素膜を形成する方法であって、窒化処理プロセスにより、半導体基板のゲート酸化膜の上部に、窒化珪素の層を形成するステップと、熱処理チャンバ内で、前記半導体基板を加熱するステップと、前記熱処理チャンバ内で、前記半導体基板をN₂に暴露するステップと、前記熱処理チャンバ内で、前記半導体基板をN₂およびN₂Oの混合物に暴露するステップと、を有する方法。 （もっと読む）

【課題】 占有面積を拡大することなく特性バラツキの抑制を可能にする半導体装置及びその製造方法を提供する。
【解決手段】 低濃度Ｐ型の半導体基板１の上層にゲート酸化膜３を形成した後、ゲート酸化膜３上層にＰ型のゲート電極４を形成する。その後、ゲート酸化膜３及びゲート電極４をマスクとしてＮ型の不純物イオンを注入することで、Ｎ型のソース・ドレイン拡散領域６を複数離間形成する。その後、半導体基板１及びゲート電極４の上層に層間絶縁膜７を形成した後、各ソース・ドレイン拡散領域６及びゲート電極４夫々との電気的接続を確保する複数のコンタクトプラグ８を形成する。その後、所望の閾値電圧となるよう、コンタクトプラグ８を介してソース・ドレイン拡散領域６とゲート電極４の間に所定の高電圧を印加してゲート酸化膜３内に正電荷を注入する。 （もっと読む）

【課題】不純物の侵入やリーク電流の発生を抑制し、信頼性を向上させる。
【解決手段】シリコン（１１１）基板１上にシリコン酸化膜２ａおよびシリコン窒化膜３ａを順に備える絶縁部１１と、シリコン（１１１）基板４上にシリコン窒化膜３ｂを備える絶縁部１２とを、シリコン窒化膜３ａおよびシリコン窒化膜３ｂを張り合わせて成るシリコン窒化膜３を介して、接合し、絶縁部１３が形成され、絶縁部１３のシリコン（１１１）基板１を除去した絶縁部１３ａと、シリコン（１００）基板５上にシリコン酸化膜２ｂを備える絶縁部１４とを、シリコン酸化膜２ａおよびシリコン酸化膜２ｂを張り合わせて成るシリコン酸化膜２を介して、接合し、さらに、シリコン（１１１）基板４を除去して、シリコン（１００）基板５上にゲート絶縁膜１５が形成されるようになる。 （もっと読む）

【課題】プラズマ窒化処理によりゲート電極膜を形成するプロセスにおいてシリコン基板中に拡散した窒素元素量を簡便に測定する方法を提供し、さらにデバイス特性に与える影響の小さいプラズマ窒化プロセスによるゲート電極膜の形成方法を提供する。
【解決手段】シリコン基板上のシリコン酸化膜を除去し、それにより露出したシリコン基板表面の窒素元素量をＸＰＳにより測定することで、シリコン基板中の窒素元素量を測定する。ゲート電極膜の形成にあたっては、プラズマ窒化処理後かつ熱処理前の前記シリコン基板中の窒素元素量をＭ₁、熱処理後のシリコン基板中の窒素元素量をＭ₂としたとき、Ｍ₂／Ｍ₁が２以下となる条件で熱処理を行う。 （もっと読む）

【課題】トランジスタの微細化に伴うショートチャネル効果やリーク電流の低減を可能とする。
【解決手段】ｐ型シリコン基板１０１の主平面上に形成されたエピタキシャルＳｉ層と、少なくともエピタキシャル層に形成されたチャネル領域と、該チャネル領域上にゲート絶縁膜１０６を介して形成されたゲート電極１０７とを含むトランジスタ構造を有し、このトランジスタ構造同士は互いに素子分離絶縁膜１０５を挟んで形成される半導体であって、チャネル領域の下部のパンチスルー・ストッパ層１０２にはチャネル領域よりも高濃度の不純物が含まれ、かつソース・ドレイン拡散層１０８は素子分離絶縁膜１０５上には延在しない。 （もっと読む）

【課題】ＭＯＳトランジスタのゲート長の微細化に伴う短チャネル効果の抑制、及び電流
駆動力の低下並びにホットエレクトロン効果の抑制を図る。
【解決手段】ダミーのゲート絶縁膜及びゲート電極膜、拡散層、及び層間絶縁膜を形成後
、前記ダミーゲート絶縁膜及びゲート電極膜を除去し、ゲート電極埋め込み用溝を形成す
る。さらに、前記ゲート電極埋め込み用溝に前記ダミーゲート絶縁膜よりも膜厚の薄いゲ
ート絶縁膜を形成し、前記ゲート絶縁膜上に電極材料を埋め込んでゲート電極を形成する
。 （もっと読む）

アミン系有機金属材料を使ったＭＯＣＶＤ法によるｈｉｇｈ−Ｋ誘電体膜の形成時に、膜中に残留する炭素の量を最小化できるｈｉｇｈ−Ｋ誘電体膜の製造方法を提供する。被処理基板表面が露出されたプロセス空間に前記アミン系有機金属分子を含む原料ガスを供給し、前記アミン系有機金属分子を前記被処理基板表面に化学吸着させる。その後、前記被処理基板表面に水素ガスを供給する工程と、前記プロセス空間に酸化ガスを導入する工程を行うことにより、前記被処理基板表面にｈｉｇｈ−Ｋ誘電体膜が形成される。
（もっと読む）