【課題】アナログ入力信号をデジタル出力信号に変換するためのシステム及び方法を提供する。
【解決手段】システムは、ＤＡＣ電流を供給するための電流モード（ＣＭ）デジタル・アナログ変換器（ＤＡＣ）回路２１０を含む。比較器回路２５０は、ＤＡＣ電流及びアナログ入力信号に基づいて決定されたエラー信号に応答して比較器信号を発生する。逐次近似レジスタ回路２７０は、比較器信号に応答して、ＤＡＣコード信号２７４又はデジタル出力信号２７２のうちの少なくとも１つを発生する。ＤＡＣコード信号をＣＭ ＤＡＣ回路によって用いて、ＤＡＣ電流を制御する。 （もっと読む）

【課題】デジタル−アナログ変換器の低電圧動作を実現するとともにミラー電流精度を高める。
【解決手段】デジタル−アナログ変換器１０は、基準電流を所定のミラー比で複製する第１トランジスタと前記第１トランジスタにカスコード接続される第２トランジスタとを含むミラー回路と、前記第２トランジスタのゲートに接続され、外部からの入力されるデジタル入力信号によってオン・オフ制御されるアナログスイッチとを含む。 （もっと読む）

【課題】より多様なデータ出力を実現することができるようにする。
【解決手段】本開示の撮像装置は、行列状に構成される複数の画素のそれぞれにおいて入射された被写体の光を光電変換素子により光電変換する画素アレイと、その画素アレイの各画素の画素信号を出力するA/D変換部の数を選択する選択部と、前記選択部を制御し、要求に応じた数の前記A/D変換部を選択させる制御部とを備える。本開示は撮像素子、制御方法、並びに、撮像装置に適用することができる。 （もっと読む）

【課題】カレントミラー回路によって、複数の回路を電流駆動させる場合に、各回路の動作に対するばらつきを低減することができる電源回路を提供する。
【解決手段】ＦＥＴ１、２、３と、スイッチング素子であるスイッチ６〜９とで電源回路を構成している。ＦＥＴ１、２、３でカレントミラー回路を構成している。スイッチ６、７、８、９によって選択回路５０が構成される。選択回路５０は、スイッチ６〜９の切り替えにより、ミラー電流Ｉｂ２をオペアンプ４又はオペアンプ５のいずれかに供給し、さらに、ミラー電流Ｉｂ１をオペアンプ４又はオペアンプ５のいずれかに供給する。すなわち、ミラー電流Ｉｂ１とミラー電流Ｉｂ２とを入れ替えて交互に、オペアンプ４、５にそれぞれ供給する。 （もっと読む）

【課題】消費電流を低減しつつ、出力信号の歪みを低減することが可能なデジタル／アナログ変換器を提供する。
【解決手段】デジタル／アナログ変換器において、第１の容量制御用スイッチ素子は、第１のＭＯＳトランジスタがオンするときオフし、一方、前記第１のＭＯＳトランジスタがオフするときオンする。さらに、デジタル／アナログ変換器において、第２の容量制御用スイッチ素子は、第２のＭＯＳトランジスタがオンするときオフし、一方、前記第２のＭＯＳトランジスタがオフするときオンする。 （もっと読む）

【課題】入出力特性として非線形な特性を精度良く実現することができるディジタル／アナログ変換器を提供する。
【解決手段】コード変換部４が、ディジタル入力信号の最上位ビットと残りの（Ｎ−１）ビットそれぞれとの排他的論理輪演算を行い、（Ｎ-１）ビットの第１の演算結果を出力する第１のゲート回路４Ａと、第１の演算結果を｛２^{（Ｎ−１）}−１｝ビットの温度計・コードにデコードするデコーダ１Ａと、デコードされた温度計・コードの｛２^{（Ｎ−１）}−１｝ビットそれぞれとディジタル入力信号の最上位ビットとの排他的論理輪演算を行い、｛２^{（Ｎ−１）}−１｝ビットの第２の演算結果を出力する第２のゲート回路４Ｂとを備える。 （もっと読む）

【課題】 可変容量素子の容量を制御するための制御電圧を発生する電圧発生回路において、より簡易で、かつ、より低価格な構成を提供する。
【解決手段】 電圧発生回路３を、抵抗回２０と、複数の入力ポート１１〜１８と、出力ポート３０とで構成する。抵抗回路２０は、複数の抵抗２１〜２７を有し、複数の抵抗２１〜２７を直列又は並列に接続して構成される。複数の入力ポート１１〜１８には、電位状態をハイ状態、ロー状態及び開放状態のいずれかに制御する制御信号がそれぞれ入力される。そして、出力ポート３０は、複数の入力ポート１１〜１８のそれぞれの電位状態の組み合わせに対応した電圧値の電圧信号Ｖｃを出力する。 （もっと読む）

【課題】出力の線形性と低消費電力性をバランスよく達成しながら大出力振幅のアナログ信号が生成可能な高速のカレント・ステアリング型のＤＡＣを提供する。
【解決手段】ＤＡＣは、Ｄ−ＦＦ１_D0〜１_D5と、スイッチ３_D0〜３_D5と、電流源１１_D0〜１１_D5と、Ｒ−２Ｒ抵抗ラダー１２から構成される。電流源１１_D0〜１１_D5は、上位２ビットに対応する電流源１１_D4，１１_D5の電流値Ｉに対して、下位４ビットに対応する電流源１１_D0〜１１_D3の電流値が、対応するビットに応じて重み付けされる。Ｒ−２Ｒ抵抗ラダー１２は、出力端子１２ｂ，１２ｃがそれぞれのビットに対応するスイッチ３_D4，３_D5の入力端子に接続され、さらに出力端子１２ｂがアナログ出力端子に接続され、出力端子１２ｃが下位４ビットに対応するスイッチ３_D0〜３_D3の入力端子に接続される。 （もっと読む）

【課題】デジタル／アナログ変換装置を提供する。
【解決手段】デジタル／アナログ変換装置は、可変遅延バッファ回路と複数の同期化回路を有する。バッファ回路は、複数のビットを有するデジタル信号を受信し、高ビットから低ビットの順序に従って、それぞれ、複数の第一相補デジタル信号組を遅延出力する。各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル／アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。本発明は、異なる入力ビットにそれぞれ対応する遅延時間を使用して、電流スイッチのタイミングを制御し、過渡グリッチが減少する。 （もっと読む）

【課題】小面積で、かつ、正電流と負電流とのマッチングの取れた精度のよいＤ／Ａ変換回路を提供する。
【解決手段】バイアス回路によってバイアス電圧が与えられる第１導電型電流源トランジスタと、第２導電型電流源トランジスタと、を含み、制御信号の論理に応じて電流出力端子に正電流を流すか、負電流を流すか、電流を流さないかのいずれかの状態に設定される電流セルと、第２導電型電流源トランジスタにバイアス制御電圧を与えるバイアス電圧制御回路と、を含み、電流セルは、電流出力端子に電流を流さないときに、電流出力端子をバイパスして第１導電型電流源トランジスタと第２導電型電流源トランジスタとの間に電流を流すバイパス回路が設けられ、バイアス電圧制御回路は、バイパス回路の中間ノードの電圧が一定電圧となるようにバイアス制御電圧を制御する。 （もっと読む）

【課題】寄生キャパシタによる出力信号の精度劣化を抑制する。
【解決手段】実施形態によれば、デジタル−アナログ変換器は、複数のセルを含む。セルは、領域１０−１に配置され電源及びグランドのいずれか一方に接続されるトランジスタＭ１−１と、領域２０−１に配置されトランジスタＭ１−１と直接的または間接的にカスコード接続されるトランジスタＭ２−１と、領域１０−１と領域２０−１とを電気的に接続する金属配線Ｌ−１とを含む電流源を含む。セルは、トランジスタＭ２−１に接続され、領域２０−１に配置されるトランジスタ対ＭＳ１−１及びＭＳ２−１を含む差動スイッチを含む。 （もっと読む）

【課題】消費電流を低減しつつ、出力信号の歪み低減が可能なデジタル／アナログ変換器を提供する。
【解決手段】第１および第２のトランジスタは、デジタル信号に含まれる第１のデジタル信号により相補的にスイッチングされる。第１の電流源は、第１の電位に一端が接続され、前記第１および第２のトランジスタの一端に他端が接続され、定電流を出力する。第３および第４のトランジスタは、前記第１および第２のトランジスタの他端にそれぞれ一端が接続されている。第１の出力端子は、前記第３のトランジスタの他端に接続され、アナログ信号を出力する。第１の抵抗素子は、前記第１の出力端子と前記第１の電位と異なる第２の電位との間に接続されている。制御回路は、前記デジタル信号に応じて、前記第３および第４のトランジスタが飽和領域で動作するように、前記第３および第４のトランジスタのゲート電圧を制御する。 （もっと読む）

【課題】製造ばらつきによる出力電圧の精度劣化の補正のため、従来技術ではテストコストの増大や回路規模の増大化を招く問題が発生していた。
【解決手段】ｎ（２以上の正の整数）桁のデジタル信号を電圧信号に変換するＤＡコンバータを有する半導体集積回路装置であって、それぞれが前記デジタル信号の各ビット桁に対応し、前記デジタル信号に応じて前記電圧信号を生成するｎ個の電圧生成素子を有し、前記ｎ個の電圧生成素子のうちビット桁が最下位からｋ（ｋ≦ｎ）番目に対応する電圧生成素子の生成する電圧は、ビット桁が最下位からｋ−１番目に対応するｋ−１個の電圧生成素子の生成する電圧に第１の所定の値を足した電圧よりも低くなることを特徴とする半導体集積回路装置。 （もっと読む）

【課題】低消費電流のＤＡ変換器を提供すること。
【解決手段】本発明にかかるＤＡ変換器では、セグメント型ＤＡ変換器１１及びＲ−２Ｒ抵抗ラダー型ＤＡ変換器２１を有する。セグメント型ＤＡ変換器１１は、電源電圧ＶＤＤと接続され、入力される上位ビットＤ［７：５］に応じて段階的に変化する電流信号を出力する。Ｒ−２Ｒ抵抗ラダー型ＤＡ変換器２１は、電源電圧ＶＤＤと接地電圧ＧＮＤとの間に、セグメント型ＤＡ変換器１１に対して直列に接続され、段階的に変化する出力電圧Ｖｏｕｔを出力する。Ｒ−２Ｒ抵抗ラダー型ＤＡ変換器２１は、基準電圧Ｖｒｅｆを、下位ビットＤ［４：０］及びセグメント型ＤＡ変換器１１からの電流信号に応じて昇圧又は降圧することにより出力電圧Ｖｏｕｔを変化させる。 （もっと読む）

【課題】ＤＡＣの微分直線性精度の誤差に起因して出力電流特性のズレや電流とびが発生しても、簡単な回路構成で、高分解能と高安定性の電流制御を実現する荷電粒子線装置を提供する。
【解決手段】入力データを格納する入力用レジスタと、入力データのうち、上位ＤＡＣに振り分けられるデータをシフトさせるためのシフト量データを格納するシフト量レジスタと、入力用レジスタに格納されたデータとシフト量レジスタに格納されたデータとを加算するデジタル加算器と、デジタル加算器からのデータを上位ＤＡＣ用データおよび下位ＤＡＣ用データとして生成するデータ振り分け器と、下位ＤＡＣ用データから前記シフト量レジスタに格納されたデータを減算するデジタル減算器と、を備える。 （もっと読む）

【課題】複数のＤ／Ａ変換回路の素子サイズを低減させるＤ／Ａ変換装置を提供する。
【解決手段】 Ｎビットの電流源であるＮ個の第１トランジスタをそれぞれ有する複数のＤ／Ａ変換回路２０ａ〜２０ｃと、前記複数のＤ／Ａ変換回路２０ａ〜２０ｃそれぞれにおける前記Ｎ個の第１トランジスタのゲートにバイナリ重み付けされた電流を流すための電位を発生させるゲート電位発生回路１０とを有する。 （もっと読む）

【課題】ノイズを小さくする。
【解決手段】電流を出力端から出力する出力装置であって、複数の電流源と、複数の電流源のそれぞれに対応して設けられ、対応する電流源に流れる電流を出力端に流すか否かを切り替える複数の切替部と、複数の切替部のそれぞれの切替状態を制御するための複数の制御信号のそれぞれの伝搬時間を変更する時間変更部と、出力端に流れる電流に含まれるグリッジノイズを小さくするべく複数の制御信号のそれぞれの伝播時間を調整する調整部と、を備える出力装置を提供する。 （もっと読む）

【課題】サージ破壊に対する耐性を強化する。
【解決手段】スイッチ装置(10)は、半導体基板(SUB)に形成された複数の差動スイッチ(SW₁,SW₂,…)を備える。差動スイッチ(SW₁,SW₂,…)の各々は、差動トランジスタ(T1,T2)を含む。差動スイッチ(SW₁,SW₂,…)は、差動トランジスタ(T1)同士が隣接し、且つ、差動トランジスタ(T2)同士が隣接するように、半導体基板(SUB)に配置されている。 （もっと読む）

【課題】信号を精度良く出力する。
【解決手段】複数の電流源と、複数の電流源のそれぞれに対応して設けられ、入力データに応じて対応する電流源に流れる電流を出力端に流すか否かを切り替える複数の切替部と、複数の電流源のそれぞれに対応して設けられ、対応する電流源に流れる電流を指定する指定電圧を保持する複数の保持部と、複数の保持部のそれぞれが保持すべき指定電圧を順次に発生する設定用ＤＡＣと、設定用ＤＡＣにより順次に発生される指定電圧を複数の保持部のうち対応する保持部に順次に切り替えて供給する供給部と、を備える出力装置を提供する。 （もっと読む）