【課題】電圧分解能を低下させることなく、高速化することができるＡ／Ｄ変換装置および固体撮像装置を提供する。
【解決手段】所定のアナログ・デジタル変換期間をＴｓとしたとき、（１−１／ｎ）Ｔｓ（ｎ：正の整数、ｎ≧２）より短い第１のサンプリング期間と、（１／ｎ）Ｔｓの第２のサンプリング期間とを設定し、アナログ信号を出力して第１のサンプリングを行わせ、該アナログ信号をｎ倍に増幅し、デジタルオフセット信号で選択されたアナログオフセット信号を加えた増幅アナログ信号を出力して第２のサンプリングを行わせるＡ／Ｄ制御回路と、第１のサンプリング結果から第１のデジタル信号とデジタルオフセット信号とを生成し、第２のサンプリング結果から第２のデジタル信号を生成し、デジタルオフセット信号と第２のデジタル信号とに基づいて、期間Ｔｓに対応した第３のデジタル信号を生成して出力するデジタル生成回路と、を備える。 （もっと読む）

【課題】低周波ノイズ除去に伴う消費電力の増加を最小限に抑えることができる固体撮像装置を提供する。
【解決手段】画素部100は、入射した光の大きさに応じた画素信号を出力する画素101と、補正用基準電圧に応じた補正用画素信号を出力する補正用画素102とを有する。AD変換回路105は、複数の遅延素子が接続された遅延回路を有し、画素信号または補正用画素信号のレベルに対応する数の遅延素子をパルス信号が通過すると、パルス信号が通過した遅延素子の数に応じたデジタル信号を出力する。制御部111は、1フレーム内でｍ（mは2以上の自然数）行の画素信号のAD変換に対応して1行の補正用画素信号のAD変換を行うように垂直走査部103およびAD変換部105を制御する。ノイズ除去部109は、補正用画素信号のAD変換結果を用いて画素信号のAD変換結果からノイズを除去する。 （もっと読む）

【課題】多様な応用、および超広帯域の応用において使用されることができるアナログローパスフィルタを提供する。
【解決手段】ディジタル信号２０１を処理する電子回路は、各々がディジタル信号の遅延されたレプリカを生成するように構成されている複数のディジタル遅延回路２０３，２０５，２０７と、各々がディジタル信号または遅延回路の１つからの遅延されたレプリカをアナログ信号へ変換するように構成されている複数のディジタル対アナログコンバータ２１１，２１３，２１５，２１７と、各々がディジタル対アナログコンバータからのアナログ信号を利得係数によって調節するように構成されていて、かつ各々が出力をもつ複数のアナログ利得回路２２１，２２３，２２５，２２７と、アナログ利得回路の出力を加算するように構成されているアナログ加算器２３１とを含む。 （もっと読む）

【課題】時間インターリーブ方式のＡ／Ｄ変換を行う際のＡ／Ｄ変換部のサンプリング時間誤差を、簡易な構成で精度よく推定できるようにする。
【解決手段】複数のＡ／Ｄ変換部のそれぞれでタイミングをずらしてＡ／Ｄ変換を行って得た複数のデジタル出力信号を複数の出力端子から出力する時間インターリーブＡ／Ｄ変換器における時間誤差推定装置は、前記複数のＡ／Ｄ変換部のサンプリング時間誤差を推定するものであり、前記複数のデジタル出力信号同士の類似度を表す相関値を求める相関器と、前記複数のＡ／Ｄ変換部の出力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のＡ／Ｄ変換部のサンプリング時間誤差を推定する重み加算器と、を備える。 （もっと読む）

【課題】遅延ユニットの温度特性に基づくＡＤ変換データのバラツキを抑制するＡＤ変換装置を提供する。
【解決手段】ＤＣＯ２０は、ＴＡＤ１０を構成するリングディレイライン（ＲＤＬ）１１と同じ温度特性を有するＲＤＬ２１を用いて、ＲＤＬ２１の駆動電圧が指定電圧Ｖ＿DCOの時に、ＲＤＬ２１を構成する遅延ユニットをＤｐ段数だけ通過するのに要する時間を周期Ｔ＿ＣＫとするサンプリングクロックＣＫを生成し、ＴＡＤ１０は、そのサンプリングクロックＣＫの周期Ｔ＿ＣＫを測定期間としてＡＤ変換を実行する。つまり、ＲＤＬ１１を構成する遅延ユニットでの遅延時間は、温度によって変化するが、その変化に応じた分だけ、サンプリングクロックＣＫの周期Ｔ＿ＣＫ、即ち、ＴＡＤ１０での測定時間も変化させている。 （もっと読む）

【課題】比較器に対して最適な同相電圧を与えることによって、動作速度の向上を図る。
【解決手段】比較器１と、前記比較器の応答速度を判定する判定器２と、前記判定器の判定結果に従って、前記比較器の応答速度の遅延を低減するように、前記比較器の複数の入力における同相電圧を制御する電圧制御器３と、を有し、電圧比較回路１００は、電圧比較器（比較器）１，判定器２および電圧制御器３を有する。比較器１は、差動の入力信号Ｖip，Ｖimの高低を比較し、判定器２は、比較器１の動作の遅速を判定して電圧制御器３を制御し、電圧制御器３は、判定器２の出力に従って、入力信号Ｖip，Ｖimの同相電圧（コモン電圧）を制御する。なお、クロック発生器２００は、電圧比較回路１００における比較器１および判定器２に対するクロックを発生する。 （もっと読む）

【課題】カウントした計数値の誤差の発生を抑制することができるAD変換回路および撮像装置を提供する。
【解決手段】上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行って第1の上位計数値を取得する。第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ104から出力される上位用カウントクロックに基づいてカウントを行って第2の上位計数値を取得する。変更部103は、上位カウンタ101のカウントクロックの切換えの際に、カウントクロックの論理状態を所定の状態に変更する。 （もっと読む）

【課題】偶数個（段）の反転回路をリング状に連結した構成でも、安定した発振動作を行うリングオシュレータ回路、これを用いたＡ／Ｄ変換回路、およびこれを用いた固体撮像装置を提供する。
【解決手段】反転回路が偶数個リング状に連結された円周上でパルス信号を周回させるリングオシュレータ回路であって、反転回路の内の一つが、制御信号に応じて第１のパルス信号を駆動する第１の起動用反転回路であり、他の一つが、第１のパルス信号の先頭エッジに基づいて第２のパルス信号を駆動する第２の起動用反転回路であり、さらに他の一つが、第２のパルス信号を駆動後の第１のパルス信号の先頭エッジに基づいて第３のパルス信号を駆動する第３の起動用反転回路であり、第１〜第３のパルス信号が円周上に同時に存在するとき、パルス信号の進行方向に対して第３、第２、第１の順になるように、第１〜第３の起動用反転回路を反転回路の円周内に配置する。 （もっと読む）

【課題】消費電流を低減することができるAD変換回路および固体撮像装置を提供する。
【解決手段】比較部109は、AD変換の対象となるアナログ信号と、時間の経過とともに増加または減少する参照信号とを比較し、参照信号がアナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する。第1のカウント部18は、所定の周波数のクロック信号をカウントクロックとしてカウントを行い、カウント値を出力する。ラッチ部108は、第1のカウント部18から出力されるカウント値をラッチする。ラッチ制御部105は、比較処理の終了に係る第1のタイミングでラッチ部108を有効にし、第1のタイミングを所定の時間だけ遅延させた第2のタイミングでラッチ部108にラッチを実行させる。 （もっと読む）

【課題】 入力信号間の時間差を加算する時間差加算器を含むシステムオンチップを提供する。
【解決手段】 時間差加算器１００は、第１入力信号ＳＩＮ１、第２入力信号ＳＩＮ２、第３入力信号ＳＩＮ３、及び第４入力信号ＳＩＮ４に応答して第１出力信号ＳＯＵＴ１及び第２出力信号ＳＯＵＴ２を生成する。時間差加算器１００は、第１入力信号ＳＩＮ１と第２入力信号ＳＩＮ２との間の第１時間差ＴＤ１、及び、第３入力信号ＳＩＮ３と第４入力信号ＳＩＮ４との間の第２時間差ＴＤ２を加算することによって、第１時間差ＴＤ１と第２時間差ＴＤ２との和に相応する時間差（ＴＤ１＋ＴＤ２）を有する第１出力信号ＳＯＵＴ１及び第２出力信号ＳＯＵＴ２を出力する。これにより、低い電源電圧環境において、時間ドメインで信号処理を遂行することができ、性能を向上させることができる。 （もっと読む）

【課題】ＧＲＯＴＤＣ（Gated Ring Oscillator Time to Digital Converter）のノイズシェイプ特性を生かしながら量子化誤差を伝播し、高次ノイズシェイプが可能となるオペアンプレス・キャパシタレスＡＤ変換器を提供する。
【解決手段】アナログ入力電圧とサンプリングクロックを入力して、アナログ入力電圧を対応する遅延時間に変換し時間領域データを出力するＶＴ変換回路部と、時間領域データを入力するＮ段（Ｎは複数）のＧＲＯ回路部と、前段のＧＲＯと次段のＧＲＯの間に挿入され、量子化誤差を含んだ前段のＧＲＯの出力発振波形を伝搬する誤差伝搬回路部と、各誤差伝搬回路部および各カウンタ回路部をサンプリングクロックでリセットするリセット部と、各ＧＲＯの出力発振波形の波数を計測するカウンタ回路部と、各カウンタ回路の出力カウント値から出力信号を生成する出力信号生成部を備える。 （もっと読む）

【課題】出力分解能を犠牲にすることなく、消費電力を低減することができるＡ／Ｄ変換装置、Ａ／Ｄ変換方法および固体撮像装置を提供する。
【解決手段】
アナログ入力信号に応じてパルス信号を遅延させるｎ（ｎ：正の整数、ｎ≧２）個の遅延素子が円環状に接続され、第１の時刻から第２の時刻までパルス信号を伝播させるパルス遅延回路と、第１の時刻から第２の時刻よりも短い第３の時刻までの周回数をカウントするカウンタ回路と、第３の時刻までの周回数を上位ビットラッチ値として出力する上位ビットラッチ回路と、第３の時刻の位置を第１の下位ビットラッチ値として出力し、第２の時刻の位置を第２の下位ビットラッチ値として出力する下位ビットラッチ回路と、第１の時刻から第２の時刻までの周回数の上位ビット推定値と第２の下位ビットラッチ値とに基づいて、アナログ入力信号の大きさに応じたデジタル出力値を生成するデジタル演算回路と、を備える。 （もっと読む）

【課題】Ａ／Ｄ変換回路によるアナログ・デジタル変換動作に伴う消費電力を低減し、かつ、高い精度の変換結果を得ることができる撮像装置を提供する。
【解決手段】画素が行列状に複数配置された画素部と、対応する列の画素信号の大きさに応じた遅延時間でパルス信号を走行させる遅延素子が円環状に複数段連結された複数のパルス走行回路と、対応する１つの遅延素子からの遅延出力信号が入力され、入力信号を反転した第１の反転信号を出力する第１の反転回路と、第１の反転信号を反転した第２の反転信号を出力する第２の反転回路とを具備した複数のラッチ回路と、ラッチ回路による反転動作を制御するラッチ制御回路と、を備え、パルス走行期間に遅延出力信号の反転動作を禁止し、パルス走行期間が終了する前の予め定めたラッチタイミングのときに遅延出力信号の反転動作を許可し、ラッチ期間に第１の反転回路に第２の反転信号の反転動作を行わせる。 （もっと読む）

【課題】デジタルノイズを低減しつつ、高速処理が可能なデジタル・アナログ混載回路を提供すること。
【解決手段】アナログ信号をサンプリングしてデジタル信号に変換するデジタル・アナログ混載回路１００において、アナログ信号の周波数よりも大きい周波数のクロック信号からアナログ値確定のタイミングを指示するアナログ値確定信号、及び、前記アナログ値確定信号より前記クロック信号の半周期未満、位相が遅れた遅延信号を生成する信号生成手段１２と、アナログ入力の端子から、前記アナログ値確定信号の立ち下がりのタイミングでアナログ値をキャパシタに蓄積するアナログ値保持手段１３と、前記信号生成手段から取得した前記遅延信号の立ち下がりを契機に、デジタル回路１５が動作を開始するためのデジタルクロック信号を生成するデジタルクロック信号生成手段１４と、を有することを特徴とする。 （もっと読む）

【課題】リニアリティ補正回路を設けなくてもＡ／Ｄ変換特性のリニアリティを向上することができるＡ／Ｄ変換回路を提供する。
【解決手段】Ｖ／Ｉ変換回路１０１は、アナログ入力電圧Ｖｉｎを、アナログ入力電圧Ｖｉｎに正比例する動作電流Ｉｒｅｆに変換する。パルス走行回路１０２は、動作電流Ｉｒｅｆが供給され、入力されるパルス信号の走行時間がアナログ入力電圧Ｖｉｎに反比例する複数のトランスコンダクタンス回路が連結されて構成されている。パルスセレクタ１０３及びエンコーダ１０４は、パルス走行回路１０２を走行するパルス信号の走行位置を検出し、走行位置に応じた第１の論理信号を生成する。信号処理回路１０７は、第１の論理信号に基づいて、アナログ入力電圧Ｖｉｎの大きさに応じたデジタル信号を生成する。 （もっと読む）

【課題】誤カウントの発生を抑制することができるAD変換回路および撮像装置を提供する。
【解決手段】上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第1の上位計数値を取得する。第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第2の上位計数値を取得する。また、上位カウンタ101は、カウントクロックの切換えの際に保持している上位計数値を保護するデータ保護機能を有する。 （もっと読む）

【課題】時間デジタル変換装置のダイナミックレンジを広くする。
【解決手段】第１の信号に応答して、所定の周期で繰返される第１のパルスの生成を開始する第１のパルス列生成部と、前記第１の信号に応答して、前記第１のパルスのカウントを開始するカウンタ回路と、入力端子が互いに接続され更にクロック端子が互いに接続される複数の遅延フリップフロップを有するストキャスティック型時間デジタル変換装置とを含み、第２の信号が入力する時の前記カウンタ回路のカウント数に基づく第１の時間を、前記第１の信号と前記第２の信号の時間差として検出する。 （もっと読む）

【課題】固体撮像装置を大型化させることなく、Ａ／Ｄ変換回路の動作に起因する入力およびＧＮＤの電圧レベルの変動を低減し、出力するデジタル値の変動（誤差）を低減することができる固体撮像装置を提供する。
【解決手段】光電変換素子のリセット信号と画素信号とを出力する画素が二次元の行列状に複数配置された画素部と、所定の１つの画素からのリセット信号および画素信号が順次入力される第１の容量と、画素信号とリセット信号との差を保持する第２の容量とを具備し、差分信号を出力するアナログ信号処理部と、差分信号の大きさに応じた遅延時間でパルス信号を遅延させる遅延素子がリング状に複数段接続された遅延回路と、パルス信号の遅延回路内の伝播を検出した結果に基づいたデジタル信号を生成するアナログ・デジタル変換器と、アナログ信号処理期間とサンプリング期間とで第１の容量の接続を切り替える切り替え回路と、を備える。 （もっと読む）

【課題】予測が困難な動作タイミングで動作するノイズ源等からのノイズを低減する。
【解決手段】半導体集積回路１は、サンプル・ホールド回路1211とＡ／Ｄ変換回路1212とを含むＡ／Ｄ変換器１２１、中央処理ユニット２１、クロック生成ユニット３０、サンプル・ホールド信号生成回路１２３を具備する。校正動作で、サンプル・ホールド信号生成回路１２３はクロック生成ユニット３０のクロック信号φ_Oに応答した複数のクロック信号φ_１〜φ_８をサンプル・ホールド回路に順次に供給して、Ａ／Ｄ変換回路から順次に出力される複数のデジタル信号の解析で低雑音Ａ／Ｄ変換のホールド動作期間のタイミングを複数のクロック信号から選択する。通常動作では、校正動作での選択クロック信号がサンプル・ホールド制御信号φ_SHとしてサンプル・ホールド回路に供給される。 （もっと読む）

【課題】デジタル／アナログ変換装置を提供する。
【解決手段】デジタル／アナログ変換装置は、可変遅延バッファ回路と複数の同期化回路を有する。バッファ回路は、複数のビットを有するデジタル信号を受信し、高ビットから低ビットの順序に従って、それぞれ、複数の第一相補デジタル信号組を遅延出力する。各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル／アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。本発明は、異なる入力ビットにそれぞれ対応する遅延時間を使用して、電流スイッチのタイミングを制御し、過渡グリッチが減少する。 （もっと読む）