【課題】ＦＥＴの駆動力性能や遮断性能などを向上できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板上に形成され、オフ状態とオン状態とで閾値電圧を可変させるＦＥＴからなる半導体素子と、を備える。前記半導体素子は、前記半導体基板のチャネル形成箇所の上方に形成される絶縁膜と、前記絶縁膜の上方に配置されるゲート電極と、前記絶縁膜と前記ゲート電極との間に介挿され、前記チャネルとの間よりも、前記ゲート電極との間で、より多くの電子の授受を行なうチャージトラップ膜と、を有する。 （もっと読む）

【課題】新規のラッチ回路を提供すること。
【解決手段】ラッチ回路は、酸化物半導体（ＯＳ）によってチャネル領域が形成されるトランジスタ１０を有し、出力端子（Ｑ端子）並びにトランジスタ１０のソース及びドレインの一方に電気的に接続され、且つトランジスタ１０がオフ状態となることによって浮遊状態となるノード１１においてデータを保持する。なお、当該酸化物半導体は、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い。このような酸化物半導体によってトランジスタのチャネル領域が形成されることで、オフ電流（リーク電流）が極めて低いトランジスタを実現することができる。 （もっと読む）

【課題】表示装置の低消費電力化および高精細化を可能とする回路技術を提供することを
課題とする。
【解決手段】ブートストラップ用トランジスタのゲート電極に接続される、トランジスタ
のゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力
されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トラ
ンジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタ
のゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ
用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、
高速に動作することができる。 （もっと読む）

【課題】セット優先とリセット優先を切りかえ可能なＳＲフリップフロップを提供する。
【解決手段】入力優先順位決定回路２０は、（i）セット信号Ｓがアサートされ、リセット信号Ｒがネゲートされるとき、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（ii）セット信号Ｓがネゲートされ、リセット信号Ｒがアサートされるとき、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートし、（iii）制御信号Ｐがセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（iv）制御信号Ｐがリセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートする。 （もっと読む）

【課題】低サイズ及び低電力で順序回路におけるリーク電流を低減する。
【解決手段】リセット・フリップフロップ１０４Ａ〜Ｎ、１０８Ａ〜Ｎ、１１２Ａ〜Ｎがリセットで、セット・リセット・フリップフロップ１０６Ａ〜Ｎ、１１０Ａ〜Ｎ、１１４Ａ〜Ｎがセット状態のときに組合せ論理回路１０２Ａ〜Ｎが最小リーク電流となるように、これらＦＦと組合せ論理回路とが接続されている。制御モジュール１１６は、スタンバイ・モードでは、リセットＦＦをリセットし、セット・リセットＦＦをセットすることにより、組合せ論理回路に対して、予め決定された最小リーク・ビットを印加する。これにより、組合せ論理回路は、最小リーク電流での待機状態となる。アクティブ・モードでは、入力１２０Ａ〜ＮがＦＦを介して組合せ論理回路１０２Ａに供給されて論理処理され、そして順次、前段の組合せ論理回路の出力がＦＦを介して次段の組合せ論理回路に入力される。 （もっと読む）

【課題】レベルシフト機能を有するＳＲフリップフロップを提供する。
【解決手段】クロスカップルインバータ３０は、互いに入力端子と出力端子とがクロスカップリングされた第１インバータ３２および第２インバータ３４を含む。第１セットトランジスタｍｓ１のゲートにセット信号Ｓが入力され、第４セットトランジスタｍｓ４のゲートに、反転セット信号ＳＸが入力される。リセット部２０の第１リセットトランジスタｍｒ１のゲートにリセット信号Ｒが入力され、第４リセットトランジスタｍｒ４のゲートに、反転リセット信号ＲＸが入力される。第２セットトランジスタｍｓ２のゲートおよび第３リセットトランジスタｍｒ３のゲートは、第２インバータ３４の出力端子と接続される。第３セットトランジスタｍｓ３のゲートおよび第２リセットトランジスタｍｒ２のゲートは、第１インバータ３２の出力端子と接続される。 （もっと読む）

【課題】従来と異なる形式のレベルシフタを提供する。
【解決手段】レベルシフタ２００は、第１下側電圧ＶｓｓＬと第１上側電圧ＶｄｄＬのいずれかのレベルをとる入力信号Ｉｎを、第２下側電圧ＶｓｓＨと第２上側電圧ＶｄｄＨのいずれかのレベルをとる出力信号Ｏｕｔにレベルシフトする。ＳＲフリップフロップ１００の出力信号Ｏｕｔは、そのセット端子への信号のポジティブエッジに応じて第２上側電圧ＶｄｄＨに遷移し、そのリセット端子への信号のポジティブエッジに応じて第２下側電圧ＶｓｓＨに遷移する。ＡＮＤゲート２０２は、ＳＲフリップフロップ１００の出力信号Ｑに対して反転論理レベルを有するフィードバック信号ＦＢＱと入力信号Ｉｎとの論理積を、ＳＲフリップフロップ１００のセット端子へと出力する。ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。 （もっと読む）

【課題】出力信号に発生するスキューを防止することができるリセットセットフリップフロップ回路を提供すること
【解決手段】本発明にかかるリセットセットフリップフロップ回路は、電源１１０と出力端子３１０の間に設けられたスイッチ１０１と、接地１１１と出力端子３１０の間に設けられたスイッチ１０２と、電源１１０と前記出力端子３１１の間に設けられたスイッチ１０３と、接地１１１と出力端子３１１の間に設けられたスイッチ１０４を備える。各スイッチは、制御回路２００のセット入力に入力される信号がハイレベルでありかつリセット入力に入力される信号がロウレベルである場合は、スイッチ１０１とスイッチ１０４をオン状態に制御する。セット入力に入力される信号がロウレベルでありかつリセット入力に入力される信号がハイレベルである場合は、スイッチ１０２とスイッチ１０３をオン状態に制御する。 （もっと読む）

【課題】消費電力の増大を抑制しつつ、２つのトランジスタの間の電位を切り替えることが可能な技術を提供する。
【解決手段】電気回路が、第１トランジスタと第２トランジスタの両方のゲート電極にセット信号を付与し、前記第１トランジスタ及び前記第２トランジスタを電流が流れ得る導通状態に設定するセット信号付与部を備える。また、該電気回路が、前記第１トランジスタに電流が流れ得る状態にて該第１トランジスタに第１信号を流す第１信号付与部と、前記第２トランジスタに電流が流れ得る状態にて該第２トランジスタに第２信号を流す第２信号付与部とを備える。更に、該電気回路が、前記セット信号を付与している状態において、前記第１信号が流れて出力信号が出力される第１信号状態と、前記第２信号が流れず前記出力信号が出力されない第２信号状態とに順次に切り替える制御部を備える。 （もっと読む）

【課題】 ラッチ回路がノイズによって誤動作することがある。
【解決手段】
信号処理装置は、セットパルス発生回路３と、リセットパルス発生回路５と、ラッチ回路４との他に補正セットパルス形成回路３０を有する。補正セット信号形成回路３０は、セットパルスからリセットパルスまでの時間幅にほぼ対応する補正セット信号を形成してラッチ回路４に送る。ラッチ回路４はノイズによってリセットされても補正セット信号によって再びセットされる。 （もっと読む）

【課題】センスアンプ部のラッチノードのゲート負荷が増大することことなく、セットアップ時間およびデータ出力時間の短縮化を図る。
【解決手段】センスアンプ型フリップフロップ回路において、差動センスアンプ回路の構成に際して、差動入力部１２の出力ノードＦａ，Ｆｂとセンスラッチ部１１のラッチノードｎ１１，ｎ１２との間にスイッチ素子（本例では、ＮチャネルトランジスタＮ１５，Ｎ１６）を接続し、当該スイッチ素子の作用により、クロック信号ＣＫが“Ｌ”レベルの期間（プリチャージ期間）にラッチノードｎ１１，ｎ１２を差動入力部１２から切り離すようにする。 （もっと読む）

【課題】 従来技術の欠点を克服し、また、高電圧の応用形態及び高速の応用形態において高効率のフローティング駆動回路を提供する。
【解決手段】 本発明によるフローティング駆動回路は、入力信号を受信するための入力回路を備える。ラッチ回路が、トリガ信号を受信して、ラッチ信号を生成する。ラッチ信号を用いて、スイッチがオン／オフに切り替えられる。カップリングコンデンサが入力回路とラッチ回路との間に接続され、入力信号に応答して、トリガ信号を生成する。コンデンサを充電するために、ダイオードが、電圧源からラッチ回路のフローティング電源供給端子に接続される。そのコンデンサは、ラッチ回路のフローティング電源供給端子とフローティンググランド端子との間に接続され、ラッチ回路に電源電圧を与える。ラッチ回路は、カップリングコンデンサを介して、入力信号によって制御される。 （もっと読む）

【課題】 半導体装置において、パワーオン時にパワーオンリセット信号によるリセット状態への初期設定がうまくいかず、ラッチ信号が期待値と異なり別のモードに設定され誤動作するという問題がある。
【解決手段】 本発明のパワーオンリセット回路は、セット用フリップフロップの他にダミーフリップフロップを備えている。パワーオン時にパワーオンリセット信号によるリセットが行われない場合にも、ダミーフリップフロップからの出力によりリセットし、初期設定する。ダミーフリップフロップを設けることで、より確実なパワーオン時の初期設定が可能となるパワーオンリセット回路、及び半導体装置が得られる。 （もっと読む）

【課題】プログラマブルかつ最適制御可能な汎用論理モジュール及びそれを有する回路を提供する。
【解決手段】集積回路２９は、汎用論理モジュール２５と、結合部２６と、計算部２８とを具える。汎用論理モジュール２５は、二つの入出力制御部２３と、記憶部２４とを有し、設定及び制御情報が入力される。入出力制御部２３は、入出力端子２１に入力される情報及び入出力端子２２に入力される入出力制御情報の組合せ論理演算を行う。記憶部２４は、組合せ論理演算の結果を記憶し、その結果の肯定又は否定を出力する。記憶部２４は、第１反転増幅器及びそれに交差結合した第２反転増幅器と、強誘電体又は強磁性体の記憶素子とを有する。 （もっと読む）

【課題】上層の薄膜トランジスタ（ＴＦＴ）と下層のトランジスタの配線の接続を、歩留まり良く形成された多層構造の半導体集積回路を提供する。
【解決手段】第１及び第２のトランジスタ上に第１及び第２のＴＦＴを有し、第１のトランジスタのゲイト配線と第２のトランジスタのドレインは前記第１のＴＦＴのゲイト配線を介して電気的に接続され、第２のトランジスタのゲイト配線と第１のトランジスタのドレインは第２のＴＦＴのゲイト配線を介して電気的に接続され、第１のＴＦＴのドレインと第２のＴＦＴのゲイト配線は第１の配線を介して電気的に接続され、第２のＴＦＴのドレインと第１のＴＦＴのゲイト配線は第２の配線を介して電気的に接続される。 （もっと読む）

多数の入力を有する広帯域低電圧、低電力差動マラーＣ素子を使用する低電圧、低電力、広帯域直交３分割分周器は直交入力および直交出力信号で作動する。この分周器は周波数シンセサイザ内で使用することができ、かつ直交局部発振器発生器として使用することができる。
（もっと読む）