【課題】表示装置の低消費電力化および高精細化を可能とする回路技術を提供することを
課題とする。
【解決手段】ブートストラップ用トランジスタのゲート電極に接続される、トランジスタ
のゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力
されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トラ
ンジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタ
のゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ
用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、
高速に動作することができる。

【特許請求の範囲】
【請求項１】
第１乃至第８のトランジスタと、第１乃至第７の配線と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第４の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第７の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第７の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第５の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）の値は、前記第１乃至第８のトランジスタのＷ／Ｌの値の中で最も大きいことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第７のトランジスタのＷ／Ｌの値は、前記第１のトランジスタのＷ／Ｌの値の１／４０倍以上、且つ１／１０倍以下の値を有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第１乃至第８のトランジスタ上の絶縁層と、
前記絶縁層上の導電層と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記導電層を介して前記第４の配線と電気的に接続されていることを特徴とする半導体装置。
【請求項４】
第１乃至第８のトランジスタと、第１乃至第７の配線と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第４の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第７の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第７の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第５の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第７のトランジスタのＷ／Ｌの値は、前記第１のトランジスタのＷ／Ｌの値の１／４０倍以上、且つ１／１０倍以下の値を有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第１乃至第８のトランジスタ上の絶縁層と、
前記絶縁層上の導電層と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記導電層を介して前記第４の配線と電気的に接続されていることを特徴とする半導体装置。
【請求項６】
第１乃至第８のトランジスタと、第１乃至第７の配線と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第４の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第７の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第７の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第５の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第７のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第６の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第８のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第１乃至第８のトランジスタ上の絶縁層と、
前記絶縁層上の導電層と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記導電層を介して前記第４の配線と電気的に接続されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、表示素子を有し、
前記画素は、前記第３の配線と電気的に接続されていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項６のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、発光素子を有し、
前記画素は、前記第３の配線と電気的に接続されていることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項６のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、液晶素子を有し、
前記画素は、前記第３の配線と電気的に接続されていることを特徴とする液晶表示装置。
【請求項１０】
請求項１乃至請求項６のいずれか一項に記載の半導体装置、請求項７若しくは請求項８に記載の表示装置、又は請求項９に記載の液晶表示装置と、ＦＰＣと、を有することを特徴とする表示モジュール。
【請求項１１】
請求項１乃至請求項６のいずれか一項に記載の半導体装置、請求項７若しくは請求項８に記載の表示装置、請求項９に記載の液晶表示装置、又は請求項１０に記載の表示モジュールと、操作スイッチ又はバッテリーと、を有することを特徴とする電子機器。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【図６２】

【図６３】

【図６４】

【図６５】

【図６６】

【図６７】

【図６８】

【図６９】

【図７０】

【図７１】

【図７２】

【図７３】

【図７４】

【図７５】

【図７６】

【図７７】

【図７８】

【図７９】

【図８０】

【図８１】

【図８２】

【図８３】

【図８４】

【図８５】

【図８６】

【図８７】

【図８８】

【図８９】

【図９０】

【図９１】

【図９２】

【図９３】

【図９４】

【図９５】

【図９６】

【図９７】

【図９８】

【図９９】

【図１００】

【公開番号】特開２０１２−２０９９４９（Ｐ２０１２−２０９９４９Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１２−１１７１６８（Ｐ２０１２−１１７１６８）
【出願日】平成２４年５月２３日（２０１２．５．２３）
【分割の表示】特願２００７−２３９８６１（Ｐ２００７−２３９８６１）の分割
【原出願日】平成１９年９月１４日（２００７．９．１４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】