【課題】パルス波形の立ち上がり時間と立ち下がり時間とを独立して測定することが可能な半導体集積回路装置を提供することを目的とする。
【解決手段】被測定セルＭＣと波形整形セルＷＣとが直列に接続された回路部が複数リング状に接続されたリングオシレータを備え、各々の波形整形セルは同一のリセットノードＮＤに共通接続されており、リセットノードが第１のレベルにあるとき全ての波形整形セルはリセット状態になり、リセットノードが第２のレベルにあるとき波形整形セルはそれぞれ前段の被測定セルからの出力を後段に伝播する伝播状態になり、リセット状態と伝播状態とが交互に切り替わることを特徴とする。 （もっと読む）

【課題】半導体集積回路の外部入出力信号のタイミングを自動的に調整する。
【解決手段】半導体集積回路は、内部セルの動作クロック信号に同期して当該内部セルから出力されたデータ信号又は外部から入力されたデータ信号をラッチするフリップフロップ（１０）を有する入出力セル（１）を備えている。 （もっと読む）

【課題】パルス幅を意図的に変化させるＮＲＺ等の信号の伝送において、パルス幅のバラツキの低減を図り、さらにジッタの低減も図った電子回路装置を提供する。
【解決手段】２個のエッジ検出回路１１，１２と、２個の可変遅延回路１３，１４と、ＳＲラッチ回路１５とを備え、可変遅延回路１３，１４のそれぞれの入力にエッジ検出回路１１，１２の出力を接続し、ＳＲラッチ回路のＳ入力およびＲ入力それぞれに可変遅延回路１３，１４の出力を接続する。 （もっと読む）

【課題】
一般に、発振回路は、何れの電位でも発振を停止する可能性がある。ところが、従来技術に係る発振停止検出回路では、クロックの発振停止電位によっては、発振停止が検出されなかった。
【解決手段】
本発明に係る発振停止検出回路では、微分回路５、及びダイオードＤを備える。このため、クロックＣＬＫの立ち上がりの周期に基づき、発振回路の発振状態を監視できる。この結果、発振回路が、クロックＣＬＫを何れの電位レベルで発振停止しても、発振停止が検出される。 （もっと読む）

【課題】多数の半導体デバイスで構成されるデジタル処理装置のクロック分配を矩形波にて行う場合、クロック伝送路間での不整合による反射ノイズ、高周波成分等のスプリアスの輻射が問題となる。
【解決手段】クロック発生源１１は一定周波数の正弦波発振信号をクロック信号として発生し、分配回路１２で複数の出力端子にそれぞれ分岐して取り出す。インピーダンス変換回路１３_１〜１３_Ｎはクロック信号をそれぞれエミッタフォロア形のトランジスタ増幅回路でインピーダンス変換して伝送路側に出力する。波形変換回路１５_１〜１５_Ｎは伝送されてくるクロック信号をそれぞれ波形変換してクロック伝送先回路１６_１〜１６_Ｎに出力する。 （もっと読む）

【課題】従来の差動信号受信回路は、入力される差動信号の直流レベルや振幅の変動によって遅延時間が変動する問題があった。
【解決手段】本発明にかかる差動信号受信回路は、入力される差動信号に応じて、第１の電源電位と第１の電位差を有する上限値と、上限値と第２の電位差を有する下限値とを選択的に第１、第２の出力端子から出力する波形整形回路１０と、第１、第２の出力端子の電圧を比較し、第１の電源電位と略同一の電圧と第２の電源と略同一の電圧とのいずれか一方を出力する増幅回路１１とを有するものである。 （もっと読む）

【課題】波形整形用コンパレータのしきい値を変更する。
【解決手段】入力端１０からの入力信号は、コンデンサ１２を介し、コンパレータ１４に供給され、ここでしきい値と比較され波形整形される。このコンパレータ１４には、しきい値として、アナログスイッチ６４または６６の出力が供給され、平滑端子３２に平滑容量３４が接続されている場合には、この平滑端子３２に得られる入力信号の中点電位が供給され、平滑端子３２がグランド電位になっているときには基準電圧ＶＲＥＦが供給される。この切換は、平滑端子３２の電位に応じて切換制御回路３６が自動的に行う。 （もっと読む）

【課題】入力信号を二値化するための二値化回路及び二値化方法に関し、ノイズに対して適切な二値化が行なえる二値化回路及び二値化方法を提供することを目的とする。
【解決手段】本発明は、入力信号を二値化する二値化回路であって、入力信号を微分し、全波整流した波形に整形する波形整形回路（１１１、１１２）と、波形整形回路（１１１、１１２）で整形された信号の最大値をホールドするホールド回路（１１３）と、ホールド回路（１１３）にホールドされた最大値に応じて閾値を生成する閾値生成回路（１１４）と、波形整形回路（１１１、１１２）で整形された信号と閾値生成回路（１１４）で生成された閾値とを比較する比較回路（１１５）と、比較回路（１１５）の比較結果に応じて入力信号を二値化した信号を生成する出力回路（１１６）とを有することを特徴とする。 （もっと読む）

【課題】製造コストを抑えたレベルシフタ回路、及び、そのレベルシフタ回路を備えた表示パネルを提供することを目的とする。
【解決手段】入力信号をレベルシフトするために表示パネルＤＰ上に設けられるレベルシフタ回路Ｃ１であって、入力信号の電圧振幅よりも大きい電源電圧が印加される一対の電源端子と、その一対の電源端子間に接続されるスイッチング素子Ｗ２と、スイッチング素子Ｗ２の閾値Ｖｔｈに対応するバイアス電位に設定され、入力信号が容量結合により入力されたときにバイアス電位を入力信号に重畳してスイッチング素子Ｗ２のゲートに供給する入力端子ＩＴとを備え、スイッチング素子Ｗ２は表示パネルＤＰ上の画素スイッチング素子Ｗ１と同一の導電型であるレベルシフタ回路。 （もっと読む）

【課題】 遅延時間以上の幅のノイズパルスが入力されたために完全にノイズが除去しきれなかった場合においても、ノイズパルスを後段へと通過させず、正規の信号パルスのみをクロック信号に同期させて出力させることができるノイズ除去回路を提供する。
【解決手段】 前記課題を解決するために、本発明によるノイズフィルタ回路は、遅延回路を用いたノイズ除去回路の後段にフリップフロップを追加する構成とし、そのフリップフロップへ入力されるクロック信号をノイズ除去回路とは別時間遅延させた正規の信号パルスとし、これに同期させる構成とした。 （もっと読む）

【課題】 入力信号を二値波形に整形して出力する波形整形回路において、入力信号の中間電圧等を基準として上下対称にスレッショルド値を調節することができる波形整形回路を提供すること。
【解決手段】 前記入力信号と閾値との比較結果に応じて第１の電圧又は第２の電圧を出力する比較器と、前記閾値を生成する閾値生成部と、を備え、前記閾値生成部は、基準電圧を生成する基準電圧生成部を有し、前記比較器の出力が第１の電圧のときには前記閾値を基準電圧に対して所定値高い電圧に切り換え、前記比較器の出力が第２の電圧のときには前記閾値を前記基準電圧に対して前記所定値低い電圧に切り換える。 （もっと読む）

【課題】半導体装置の試験の際に、入力クロック信号のデューティ比を変更する必要なく、デューティ比が変動した場合の動作マージン試験を行う。
【解決手段】パルス発生回路４１、５１は、それぞれ、外部入力信号１の立ち上がり／立ち下がりエッジを検出して一定幅のパルス信号を出力する。パルス発生回路４２、５２は、遅延回路３からの出力信号の立ち上がり／立ち下がりエッジを検出してパルス信号を出力する。セレクタ回路６は、Ｌ幅を広げる場合には、パルス発生回路４２、パルス発生回路５１のパルス信号を、それぞれＨエッジ／Ｌエッジ生成クロック信号として出力し、Ｈ幅を広げる場合には、パルス発生回路４１、５２のパルス信号をＨエッジ／Ｌエッジ生成クロック信号として出力する。波形合成回路７は、セレクタ回路６からＨエッジ／Ｌエッジ生成クロック信号を波形合成して新たにクロック信号を生成する。 （もっと読む）

【課題】光ディスク記録装置には、発光素子を駆動するレーザーダイオード(LD)ドライバが用いられる。レーザーダイオードは、経時変化にて劣化しやすく、長寿命化のためには、ＬＤ駆動装置の大電流化が求められている。しかしながら、大電流を駆動するＬＤドライバは、グリッジ、サグといった電流波形の異常(誤差)を生じやすく、データ記録上の信頼性に問題があった。
【解決手段】カレントミラーを構成するＭＯＳトランジスタのソース側にスイッチとなるＭＯＳトランジスタを備え、スイッチとなるＭＯＳトランジスタから生じる変位電流を、電源、スイッチ−出力トランジスタ間と、カレントミラーのゲート間に備えたダミーＭＯＳトランジスタによりキャンセルすることで、グリッジ、サグを低減、もしくは除去する。それらにより、大電流の電流スイッチング回路においても、理想的な電流矩形波形を得ることができる。 （もっと読む）

【課題】差動入力信号を論理ゲートによりパルス信号へ変換し出力する差動−シングル変換回路において、論理ゲートの閾値電圧の変動に影響されること無く、差動信号を安定したパルス信号に変換することを目的とする。
【解決手段】エッジ検出器３により、差動信号ＩＮを２値レベル信号に変換した信号Ｎ３と、反転させた差動信号／ＩＮを２値レベル信号に変換した信号Ｎ４との立ち上がりエッジを検出し、ＲＳフリップフロップ４により、信号Ｎ３、Ｎ４の変化を記憶するようにしたことで、ＤＵＴＹ比が一定な出力信号ＯＵＴを生成することができる。 （もっと読む）

本発明におけるシステム開発目的は、発止させるパルス列の位相をグリッチやスプリアスパルスやデューティサイクルのスプリアス的変化なしで任意に変化させられるようにすることにある。この目的を達成すべく、本ゲート済周期波形発生システムにおいては、可調位相周期波形を発生させる発生器と、この周期波形の位相に基づき遅延イネーブル信号を提供するデバイスと、遅延イネーブル信号及び可調位相周期波形に基づきゲート済周期波形を発生させる論理素子と、を設け、遅延イネーブル信号によりゲート済周期波形をその不要変化なしで発止可能としている。
（もっと読む）

【課題】本発明の目的は、簡単な回路構成で、高速動作が可能な電圧比較器回路を提供することにある。
【解決手段】 電圧比較器回路は、差動増幅器と波形整形回路を具備する。差動増幅器は、第１の差動対と、第２の差動対と、第１から第４のカレントミラー回路とを備える。第１の差動対は、１対の入力信号に基づいて第１１出力電流と第１２出力電流とを出力する。第２の差動対は、第１の差動対と相補であり、１対の入力信号に基づいて第２１出力電流と第２２出力電流とを出力する。第１のカレントミラー回路は、第１１出力電流に基づいて第１電流を出力する。第３のカレントミラー回路は、第２１出力電流に基づいて第３電流を出力する。第２のカレントミラー回路は、第１２出力電流と、第３電流とに基づいて第２電流を出力する。第４のカレントミラー回路は、第２２出力電流と、第１電流とに基づいて第４電流を出力する。 （もっと読む）

【課題】 内部回路が逓倍クロック信号に基づいて動作することによる電源変動の影響が、クロック信号出力回路に及ぶことを極力回避できる集積回路を提供する。
【解決手段】 電源配線１４がデジタル回路群１７を経由してクロック信号出力回路１１に電源供給を行う経路中にローパスフィルタ２２を配置し、電源配線１４を伝搬しようとするノイズ成分をアナロググランド側に逃がして除去する。そして、クロック信号出力回路１１による逓倍クロック信号ｆｍの発振精度を向上させ、その逓倍クロック信号ｆｍに同期して動作するデジタル回路群１７における通信ブロック１６の通信精度等を向上させる。 （もっと読む）

【課題】 小規模な回路構成で入力信号と出力信号の電圧差が大きい場合であっても十分に動作し、かつ入力信号と出力信号との間で、デューティサイクル及び位相が同一であるレベルシフト回路を提供する。
【解決手段】 レベルシフト回路（３）は、所定の第１正側電源電圧ＶＤＤ１と所定の負側電源電圧との間の振幅を有する２値の相反するレベルの一対の入力信号を、第１正側電源電圧ＶＤＤ１よりも大きい所定の第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の相反するレベルの一対の信号にレベルシフトさせて出力する。レベルシフト回路（３）は、一対の入力信号を第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の信号にそれぞれレベルシフトさせて出力するレベルシフト回路部（４）と、レベルシフト回路部（４）からそれぞれ出力された２つの信号のレベル変化のタイミングを調整するタイミング調整回路部（５）とを備える。 （もっと読む）

【課題】 音質改善のためユーザーが好みに応じてデジタルオーディオ信号のパルス幅を可変できるようにしたデジタルオーディオ用の信号伝送装置を提供する。
【解決手段】 送信機１から送信されるデジタルオーディオ信号をデジタル受信機が備えるＤＡコンバータ２に伝送するデジタルオーディオ用の信号伝送装置１０において、入力バッファ回路１１０および出力バッファ回路１２０を含み所定の直流電源１３０で動作する伝送器本体１００と、伝送器本体の出力側から引き出されＤＡコンバータに接続される出力ケーブル２００とを備え、入力バッファ回路１１０の波形成形回路（インバータ回路）１１２にて入力パルス波形と所定の閾値電圧との交点を立ち上がり・立ち下がりポイントとして上記デジタルオーディオ信号を立ち上がり・立ち下がり時間が速いパルス波形に波形成形する際、バイアス電圧調整回路１１５により例えばパルス波形の中心電圧を可変としてパルス幅の異なるパルス波形が得られるようにする。 （もっと読む）