【課題】所望の位相雑音が付加された信号を簡易な構成で生成できるようにする。
【解決手段】２相キャリア信号生成手段２１により９０゜位相が異なる２相のキャリア信号Ｓｃ、Ｓｃ′を生成し、その一方Ｓｃと雑音信号発生器２３から出力される雑音信号θｎとを乗算器２４に入力し、その乗算器２４の出力信号Ａの大きさを可変減衰器２５で調整しＢＰＦ２６で帯域制限して、他方のキャリア信号Ｓｃ′とともに合成器２７に与えて加算合成または減算合成する。この構成で、雑音信号θｎの振幅がキャリア信号Ｓｃの振幅に対して十分小さければ、振幅雑音が極めて少なく、雑音信号θｎに対応した位相雑音が含まれた信号Ｓｎを合成器２７から出力することができる。 （もっと読む）

【課題】ランダム性が高く質のよい乱数を生成可能な乱数発生回路を提供する。
【解決手段】乱数発生回路は、リング発振器２と、基準クロック信号CK0を遅延させて遅延基準クロック信号CK1を生成する遅延制御回路３と、リング発振器２で生成された発振信号を遅延基準クロック信号CK1でラッチする第１のフリップフロップ４と、第１のフリップフロップ４の出力論理を均一化する第１のExOR回路５と、リング発振器２で生成された発振信号を遅延させる遅延回路６と、遅延回路６で遅延された発振信号を遅延基準クロック信号CK1でラッチする第２のフリップフロップ７と、第２のフリップフロップ７の出力論理を均一化する第２のExOR回路８と、第１および第２のExOR回路５，８の出力信号と基準クロック信号CK0とに基づいてランダムシリアルデータを生成する線形帰還レジスタ９とを備えている。 （もっと読む）

ランダムなシーケンスのビット列を生成する機器（１０）が開示される。その機器は、雑音信号でバイアスされたとき、ランダムなシーケンスのビット列を生成する発振手段（１３）を有する。その発振手段は、負荷による干渉信号から保護されている少なくとも１つの発振器増幅器と、高い雑音干渉比を提供するテール電流源とを有する。さらに、本発明は、本発明に従うランダムなシーケンスを生成する機器を有する集積回路や電子装置に関するものである。
（もっと読む）

【課題】読み出し毎に同じ乱数を得、０と１の出現割合の偏りを低減させ、かつ、製造コストを低くする。
【解決手段】１つの電気素子１０３が或る閾値以上の電気的ストレスを受けると絶縁状態から絶縁破壊状態に変化する。供給手段１０１が電気素子が絶縁状態を維持する確率と絶縁破壊状態になる確率とが同程度になる第１の電気的ストレス、又は、電気素子の絶縁状態を検出するための第２の電気的ストレスを電気素子に供給する。制御手段１０２、１０６が第１又は第２の電気的ストレスのうちのいずれか一方を電気素子に供給するように制御する。読出手段１０４が第１の電気的ストレスが電気素子に印加された後、第２の電気ストレスが電気素子に印加された場合に、電気素子が絶縁状態にあるか若しくは絶縁破壊状態にあるかを読み出す。対応付け手段１０５が電気素子が絶縁状態にあるか否かに基づいて、０又は１のデジタルデータを対応付ける。 （もっと読む）

クロック信号（３１０）を提供するための第１の手段（３０２）と、サンプル信号（３１４）を提供するための第２の手段（３０６）と、サンプル信号（３１４）のサンプリングエッジがクロック信号のエッジに整列するように、第１および第２の手段（３０２・３０６）を起動するための第３の手段（３２２）と、を備える、ランダムビットストリームを提供するための装置は、サンプル信号（３１４）のサンプリングエッジに応答してクロック信号（３１０）をサンプリングし、サンプリング結果に応じてランダムビット（３１６）を生成するための第４の手段（３０８）をさらに備えている。また、この装置は、第１および第２手段（３０２・３０６）を停止するための第５手段（３２８）をさらに備えている。逐次的なランダムビット（３１６）は、ランダムビットストリームを生成する。
（もっと読む）