【課題】入力信号の組合せにより充電経路の平均数が異なるため、及び後段のゲートの動作タイミングが異なるために生じる電力消費波形の変化を低減する。
【解決手段】論理回路１は、入力信号Ｘ、Ｙと乱数信号ｒとに基づいて生成される出力論理状態を出力線Ｚ１に出力する論理演算回路１０と、制御信号ｅｎ１に応じて出力線Ｚ１の出力状態を制御し、論理演算回路１０の出力論理状態を無効とする出力無効状態である場合に、出力線Ｚ１から電源線ＶＤＤに通じる経路を遮断し、電源線ＶＤＤの電位により出力線Ｚ１を充電する出力制御部２０と、出力線Ｚ１の出力状態に基づいて出力する状態を無効とするマスク状態に、制御信号ｅｎ２に応じて切り替える出力段回路３０とを備える。 （もっと読む）

【課題】電流消耗を減少させることができる内部コマンド生成回路を提供する。
【解決手段】本発明の内部コマンド生成回路は、読出しまたは書込み動作のためのコマンドを受信して、所定の周期で発生する複数のパルスを含む第１バーストパルスを生成するバーストパルス発生部と、前記第１バーストパルスをシフトして内部コマンドを生成するパルスシフト部と、を含み、前記内部コマンドは、バースト終了信号またはバーストコマンドのパルスが入力されるとディセーブルされる。 （もっと読む）

【課題】少ない実装面積で構成する回路であっても出力電力を確保できるパルス発生器、パルス送信器、パルス通信装置、パルス通信システム及び半導体装置を提供する。
【解決手段】パルス発生部１１２は、設定されたタイミングを示すパルス送出指示に応じて位相の揃ったパルス信号を発生する。複数のカプラ部１１３は、パルス発生部１１２に対応して設けられ、パルス発生部１１２に接続される１次側回路に対して絶縁される２次側回路が直列に接続される。タイミング発生部１１１は、パルス送出指示を複数のパルス発生部１１２に供給する。パルス発生器１１は、複数のパルス発生部１１２から出力されるパルス信号を合成し、合成されたパルス信号の振幅を増大させる。 （もっと読む）

【課題】良好な信号レベルのパルス信号を効率よく発生するのに好適なパルス発生装置を提供する。
【解決手段】パルス発生装置１００を、遅延回路１０と、バッファー回路２０と、パルス発生回路３０とを含んだ構成とし、遅延回路１０を、Ｍ（Ｍは３以上の整数）個のインバーターＩ１〜ＩＭを縦続接続した構成とし、バッファー回路２０を、遅延回路１０の各接続部から出力される遅延信号にそれぞれ対応するＭ個のバッファーＢ１〜ＢＭを含み、バッファーＢ１〜ＢＭによって遅延回路１０からの遅延信号をバッファリングする構成とし、パルス発生回路３０を、Ｎ（Ｎは１≦Ｎ＜Ｍの整数）個の単位パルス発生回路３１＿１〜３１＿Ｎを含んだ構成とし、各単位パルス発生回路において、バッファー回路２０を介して入力される複数の遅延信号に基づき、１つのパルス信号を構成する複数の単位パルス信号のうち２以上の単位パルス信号を発生するようにした。 （もっと読む）

【課題】良好な信号レベルのパルス信号を効率よく発生するのに好適なパルス発生装置を提供する。
【解決手段】パルス発生装置１００を、起動開始信号Ｄ０の入力に応じて単位パルス信号を発生する、各々の信号出力部が独立した単位パルス発生回路２０＿１〜２０＿Ｎと、単位パルス発生回路２０＿１〜２０＿Ｎのうち単位パルス信号を出力する予定の一部の回路の信号出力端子を順次選択して、該選択した信号出力端子を共通の信号出力線Ｐｕ＿Ｃｏｕｔに電気的に接続し、残りの単位パルス発生回路の信号出力端子を共通の信号出力線Ｐｕ＿Ｃｏｕｔから電気的に切断するスイッチ制御回路３０及び選択スイッチ４０とを含む構成とした。 （もっと読む）

【課題】クライアント側の負担を少なくし、質の高い乱数を適切に得る。
【解決手段】ネットワーク１を介して到達する送信要求信号に応じて、ランダムな遅延時間の経過後に返信信号を送出するランダム返信手段２２を備えるサーバ２と、ネットワーク１を介して前記サーバ２に対して送信要求信号を送出し、返送される返信信号の到達時刻を検出し、当該到達時刻情報に基づき乱数を生成する乱数生成手段４を備えるクライアント３とを具備する。 （もっと読む）

【課題】パルスの休止期間における貫通連流の値をも極小にして極限まで低消費電力化を
図ったパルス発生回路を提供する。
【解決手段】パルス発生回路を、所定段数縦続接続されたインバータ回路１０１〜１０９
と、これらインバータ回路１０１〜１０９の各段の手段によって論理反転動作を行う論理
回路１１０〜１２５を備え、論理回路１１０〜１２５の出力に応じて出力端を第１の電位
レベルＶ１か又は第２の電位レベルＶ２かに選択的に接続して出力端１３１に出力パルス
Ｐoutを得るようにし、該出力パルスＰoutの中間の基準レベルとしてＶ１〜Ｖ２を分圧回
路１１によって分圧した第３のレベルＶ３に設定するが、パルスの休止期間では、オンオ
フ制御信号生成回路１５００の制御下で開閉手段１５０をオフにして分圧回路１１への給
電を断ち貫通電流が流れないようにする。 （もっと読む）

【課題】論理回路の動作の遷移時間程度に細いパルスを発生しようとするときに論理回路が誤動作し細いスパイク状のノイズが発生することを排除し、安定で誤動作のない短パルスの発生回路を実現させる。
【解決手段】縦続接続されたＭ段（Ｍは正の偶数）の遅延回路と、前記遅延回路のｉ（ｉは１≦ｉ≦Ｍの偶数）段目の出力Ｄ_iおよび前記遅延回路のｉ−１段目の出力の否定論理ＸＤ_i-1の論理積をとる論理積回路と、前記論理積回路出力の論理和を取る論理和回路と前記遅延回路の初段目の出力Ｄ₁の否定論理ＸＤ₁および前記遅延回路の最終段目の出力Ｄ_Mの論理積ＸＤ₁Ｄ_Mが偽の間の所定のタイミングに信号を出力する論理回路と前記論理回路出力が真のとき前記論理積回路または前記論理和回路の少なくとも一方を非活性にする手段とを備えて構成する。 （もっと読む）

【課題】 スイッチ回路によりデジタル信号のビット番号をランダムに入れ替える。
【解決手段】 スイッチ回路ＳＷＣは、デジタル入力信号ＩＮのビット番号を選択信号ＳＥＬに応じて順次シフトし、デジタル出力信号ＯＵＴとして出力する。スイッチ制御回路ＳＣＮＴは、ランダムな値に変化するシフト信号ＳＦＴを受け、ビット番号とシフト信号ＳＦＴが示す値とを演算することで次のビット番号を生成し、生成したビット番号を選択信号ＳＥＬとして順次出力する。スイッチ制御回路ＳＣＮＴによりランダムなビット番号が生成されるため、スイッチ回路ＳＷＣは、デジタル入力信号ＩＮのビット番号を規則性のないランダムな順序でシフトしてデジタル出力信号ＯＵＴとして出力できる。デジタル出力信号ＯＵＴをＤ／Ａ変換部ＤＡＰに供給することで、Ｄ／Ａ変換の精度を向上できる。 （もっと読む）

【課題】伝送線路、負荷およびポートを備える基板上に配置される超広帯域（ＵＷＢ）波形発生回路の提供。
【解決手段】基板上に配置され、伝送線路（２、３）、負荷Ｒ１（４）、Ｒ２（５）、Ｒ３（６）およびＲ４（７）およびポート（８、９、１０、１１）を備える新しい超広帯域（ＵＷＢ）波形発生回路（１）であって、回路は、波形を入力として取り入れ、波形の導関数を出力として発生する。回路が２本のマイクロストリップ伝送線路（２、３）を有し、これらの線路（２、３）が結合している。 （もっと読む）

【課題】ライブパルス列をフレキシブルに形成するドライブ回路を提供する。
【解決手段】マトリクス素子を備えたスイッチングマトリクスが設けられており、マトリクス素子は期間のうちの少なくとも１つと、少なくとも１つの制御パラメータからなるただ１つの組にその都度割り当てられており、ｎ個のパルス発生器のうちの１つの丁度１つのスイッチング素子に対する制御信号を出力する。 （もっと読む）