【課題】簡略化された回路構成でノイズ低減効果を持つ多相駆動型の昇圧回路を実現する。
【解決手段】昇圧回路は、所定周期のクロック信号を出力する発振回路と、前記クロック信号の１本の配線に直列接続され、トータル遅延時間が前記所定周期よりも長い複数の遅延回路と、前記複数の遅延回路に対応して前記１本の配線に接続された複数の分割昇圧回路と、を含む。 （もっと読む）

【課題】良好な線形性を有し、かつ電力損失の少ない双方向アナログスイッチの半導体装置を提供する。また、検出精度の高い超音波診断装置を提供する。
【解決手段】双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を内蔵した双方向アナログスイッチの半導体装置であって、前記駆動回路は第一および第二の電源に接続され、前記第一の電源電圧は、前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上であり、前記第二の電源電圧は、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下であり、さらに前記駆動回路は前記第一の電源と前記スイッチ回路との間に、直列に接続されたツェナダイオードとＰ型ＭＯＳＦＥＴを備えている。また、超音波診断装置であって、前記半導体装置を備える。 （もっと読む）

【課題】 ２つのパルス信号を増幅して合成するときの出力波形の乱れを低減することが可能な電力合成回路を提供する。
【解決手段】 入力端子11〜13と、第１の入力端子に接続される第１の増幅器15と、第２の入力端子12に接続される第２の増幅器16と、ソース端子およびドレイン端子の一方ならびにゲート端子が第１の増幅器15に接続される第１のトランジスタ17と、ソース端子およびドレイン端子の一方ならびにゲート端子が第２の増幅器16に接続される第２のトランジスタ18と、第１および第２のトランジスタ17，18におけるソース端子およびドレイン端子の他方がソース端子およびドレイン端子の一方に接続されるとともに、第３の入力端子13がゲート端子に接続される第３のトランジスタ19と、第３のトランジスタ19におけるソース端子およびドレイン端子の他方が接続される出力端子14とを備える電力合成回路とする。 （もっと読む）

【課題】消費電力を削減するために、クロック反転信号を用いることなくクロック信号に同期してデータの転送および保持を行わせる。
【解決手段】記憶ノードＭ、ＭＢを持つ状態保持回路Ｆ１１において、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のゲートおよびＮチャンネル電界効果トランジスタＭ３、Ｍ４のゲートにはクロック信号ＣＫを入力し、Ｐチャンネル電界効果トランジスタＭ１を介してデータ反転信号ＤＢを記憶ノードＭＢに印加させ、Ｐチャンネル電界効果トランジスタＭ２を介してデータ信号ＤＢＢを記憶ノードＭに印加させ、Ｎチャンネル電界効果トランジスタＭ３を介して出力信号Ｑ１を記憶ノードＳに印加させ、Ｎチャンネル電界効果トランジスタＭ４を介して出力反転信号ＱＢ１を記憶ノードＳＢに印加させる。 （もっと読む）

【課題】高集積化および低消費電力化を可能にする。
【解決手段】第１乃至第４の方向にそれぞれ設けられた第１乃至第ｎ（≧１）の信号線と、前記第１乃至第４の方向にそれぞれ設けられた第１乃至第ｎの入出力部であって、各方向における第ｉ（１≦ｉ≦ｎ）の入出力部は、一端が対応する方向の第ｉの信号線に接続する第１乃至第ｎの入出力部と、第１乃至第２ｎの接続端子と、前記第１乃至第４の方向にそれぞれ設けられ、各方向において前記第１乃至第ｎの入出力部のそれぞれと、前記第１乃至第２ｎの接続端子のそれぞれを接続するためにそれらの間に１個ずつ設けられ、ゲートにクロック信号を受ける２ｎ^２個のスピンＭＯＳＦＥＴと、を備えている。 （もっと読む）

【課題】入力信号電圧が変化する場合にも、オン抵抗の変動によって入力信号波形に生ずる歪みを低減し、入力連続信号の広い周波数帯域に渡ってオン抵抗を一定に保つことができるアナログスイッチ回路を提供することを課題とする。
【解決手段】ソースが第１のスイッチ端子に接続され、ドレインが第２のスイッチ端子に接続される第１の電界効果トランジスタ（ＭＮ）と、電荷を充電するための第１の容量（ＣＰ）と、電荷を充電するための第２の容量（ＣＡ）と、直流電圧ノードと基準電位ノードとの間に第１の容量を接続するための第１のスイッチ回路（Ｓ１ＨＰ，Ｓ１ＬＰ）と、第１の容量及び第２の容量を並列に接続するための第２のスイッチ回路（Ｓ１ＨＳ，Ｓ１ＬＳ）と、第１の電界効果トランジスタのゲートとソースとの間に第２の容量を接続するための第３のスイッチ回路（Ｓ２ＨＳ，Ｓ２ＬＳ）とを有するアナログスイッチ回路が提供される。 （もっと読む）

【課題】プログラマブル配線を安全、単純かつスケーラブルな方法で電源をオンする、より良い方法およびデバイスを提供する。
【解決手段】プログラマブル配線のロード線を交差するプログラマブル配線の複数のドライバ線に接続する方法および装置であって、プログラマブル配線のロード線を交差する関連のドライバ線に接続するよう操作可能である接続セルを有し、この接続セルは、接続信号を受け取るために設けられた接続信号受け取り手段と、アクティベーション信号を受け取るために設けられたアクティベーション信号受け取り手段とを備える。さらに、プログラマブル配線のロード線を、プログラマブル配線の交差する関連のドライバ線に接続するために設けられた接続手段、一連のセルの次のセルへアクティベーション信号を伝播するアクティベーション信号伝播手段を備える。 （もっと読む）

【課題】演算増幅器の電源ラインの電位を安定化させる。
【解決手段】サンプルホールド回路は、演算増幅器ＯＰ１と、演算増幅器の出力端子と第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられた帰還用スイッチ素子ＳＦと、帰還用スイッチ素子のオン・オフを制御するスイッチ信号生成回路８０を含む。スイッチ信号生成回路を構成するＮ型トランジスタは第１のＰ型ウェルＰＷ１に、スイッチ信号生成回路を構成するＰ型トランジスタは第１のＮ型ウェルＮＷ１に、第１のＰ型ウェル及び第１のＮ型ウェルは第１のディープＮ型ウェルＤＮＷ１にそれぞれ形成される。演算増幅器のＮ型トランジスタは第２のＰ型ウェルＰＷ２に、演算増幅器のＰ型トランジスタは第２のＮ型ウェルＮＷ２に、第２のＰ型ウェル及び第２のＮ型ウェルは、第１のディープＮ型ウェルと分離された第２のディープＮ型ウェルＤＮＷ２にそれぞれ形成される。 （もっと読む）

【課題】回路の大規模化を抑えながら適正な位相補償を実現する。
【解決手段】演算増幅器ＯＰ１と、サンプルホールド回路の入力ノードＮＩと、接続ノードＮＳとの間に設けられたサンプリング用スイッチ素子ＳＳと、接続ノードと、演算増幅器の第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられたサンプリング用キャパシタＣＳと、演算増幅器の出力端子とサミングノードとの間に設けられた帰還用スイッチ素子ＳＦと、接続ノードと、演算増幅器の出力端子との間に設けられたフリップアラウンド用スイッチ素子ＳＡと、サンプリング用キャパシタのサミングノード側の端子ＮＣと演算増幅器の出力端子との間に設けられた位相補償用抵抗素子ＲＰと、を含む。 （もっと読む）

【課題】低コストで確実に同時オンを防止できる、リレー駆動装置における同時オン防止回路を提供すること。
【解決手段】２つの半導体リレー（一方向通電駆動型リレー）１，２が互いに逆方向となるように接続された両接続点に、それぞれ、制御部（駆動制御手段）３からのパルス制御信号が入力されるＮＡＮＤゲート素子（第１および第２のロジック素子）６ａ、６ｂの出力端子が接続され、ＮＡＮＤゲート素子（第１および第２のロジック素子）６ａ、６ｂは、それぞれ、一方がハイレベルの時他方がローレベルとなる駆動出力信号を出力するように制御部（駆動制御手段）３で制御される。 （もっと読む）

【解決手段】一つまたはそれ以上の分周器ユニットの位相を同期させる方法装置は、参照信号を供給するためにマスター分周器ユニットをパワーオンすることを備える。スレーブ分周器ユニットの位相は、スレーブ分周器ユニットにパワーオンパルスを供給することと、デジタル制御発振器を用いて、参照信号にスレーブ分周器ユニットの位相を同期させることと、及びパワーオンパルスの立ち上がりエッジの後の第１の所定の遅延期間の後、スレーブ分周器ユニットをパワーオンすることにより、マスター分周器ユニットからの参照信号に同期される。スレーブ分周器ユニットをマスター分周器ユニットからの参照信号に同期させることで、任意の数のスレーブ分周器ユニットがパワーオンされ、互いに同相とされ得る。 （もっと読む）

【課題】マルチプレクサの出力信号波形の歪みを低減する。また、大型化を抑制する。
【解決手段】マルチプレクサ１は、第１の容量素子を介して第１の入力信号を受けるＣＭＯＳスイッチ１０_１と、第２の容量素子を介して第２の入力信号を受けるＣＭＯＳスイッチ１０_２と、クランプ回路３０と、クランプ回路４０と、を備える。クランプ回路３０は、ＣＭＯＳスイッチ１０_１を導通させる場合には、第１の入力信号に同期してＶｃｌｐ１で第１の入力信号をクランプし、ＣＭＯＳスイッチ１０_２を導通させる場合には、第２の入力信号に同期してＶｃｌｐ１で第２の入力信号をクランプする。クランプ回路４０は、ＣＭＯＳスイッチ１０_１を導通させる場合には、第２の入力信号を検出しつつ検出された第２の入力信号をＶｃｌｐ２に近づけるようクランプし、ＣＭＯＳスイッチ１０_２を導通させる場合には、第１の入力信号を検出しつつ検出された第１の入力信号をＶｃｌｐ２に近づけるようクランプする。 （もっと読む）

【課題】 簡易な構造を有する出力回路等を提供する。
【解決手段】 出力回路（１４）は、ゲートを有する出力トランジスタ（ＯＤ）と、画素データ（ＬＴ）に応じて、第１のストローブ信号（ＳＴＢ）の波形をゲートに伝えるスイッチング素子（４２）と、を備える。出力回路（１４）は、第２のストローブ信号（ＸＳＴＢ）を入力し、第２のストローブ信号に基づく第３のストローブ信号（ＳＴＢ）を生成する信号生成回路（４４）を、さらに備えることができる。第３のストローブ信号（ＳＴＢ）の立ち上がり時間（７２）は、第２のストローブ信号（ＸＳＴＢ）の立ち上がり時間より長く、かつ／または、第３のストローブ信号（ＳＴＢ）の立ち下がり時間（７４）は、第２のストローブ信号（ＸＳＴＢ）の立ち下がり時間より長い。スイッチング素子（４２）は、画素データ（ＬＴ）に応じて、第３のストローブ信号（ＳＴＢ）の波形をゲートに伝えることができる。 （もっと読む）

【課題】アナログスイッチの歪みを低減する。
【解決手段】入力端子Ｐ１にはアナログ信号ＩＮが入力される。出力端子Ｐ２からアナログ信号ＯＵＴが出力される。第１トランジスタＭ１はＮチャンネルのＭＯＳＦＥＴであって、入力端子Ｐ１と出力端子Ｐ２の間に設けられる。第１ダイオードＤ１は、第１トランジスタＭ１のゲートと第１固定電圧端子Ｐ３の間に、カソードがゲート側となる向きで配置し、ゲートをハイインピーダンス状態とする。 （もっと読む）

【課題】アナログスイッチの歪みを低減する。
【解決手段】入力端子Ｐ１にはアナログ信号ＩＮが入力される。出力端子Ｐ２からは、アナログ信号ＯＵＴが出力される。第１トランジスタＭ１はＮチャンネルのＭＯＳＦＥＴであって、入力端子Ｐ１と出力端子Ｐ２の間に設けられる。第１抵抗Ｒ１は、第１トランジスタＭ１のゲートと第１固定電圧端子（電源端子）Ｐ３の間に設けられ、第１トランジスタＭ１のゲートをハイインピーダンス状態とする。 （もっと読む）

【課題】 故障の有無を容易に認識し、故障時には、これを修復する。
【解決手段】 論理信号Ａ，Ｂの一方を選択する正論理ゲート回路１０の出力と、その反転信号Ａバー，Ｂバーの一方を選択する負論理ゲート回路２０の出力とが一致するか否かをＸＯＲ回路３０で判定する。判定結果Ｆが１であれば正常、０であれば故障と認識できる。正常時には、選択回路４０はインバータ１１経由の信号を出力し、選択回路５０はインバータ２１経由の信号を出力する。判定結果が故障を示したときには、種々の論理パターンを入力として与えたときの出力パターンを解析し、ゲート回路１０，２０のいずれが故障したかを認識する。ゲート回路１０の故障時には、選択回路４０がインバータ２２経由の信号を選択するように切り換え、ゲート回路２０の故障時には、選択回路５０がインバータ１２経由の信号を選択するように切り換える。 （もっと読む）

【課題】電源の立ち上げ時に、迅速かつ確実に内部信号ノードの初期値を設定することができる半導体集積回路を提供すること。
【解決手段】入力信号を保持して出力するように構成された半導体集積回路において、前記入力信号が保持される信号ノードＮＤと電源ＶＤＤまたはグランドＧＮＤとの間に、前記信号ノードＮＤの初期値を設定するための回路素子として、ｐ型ＭＯＳトランジスタＰ２またはｎ型ＭＯＳトランジスタＮ２を選択的に接続する。この構成によれば、ｐ型ＭＯＳトランジスタＰ２またはｎ型ＭＯＳトランジスタＮ２により信号ノードＮＤの信号レベルが電源ＶＤＤまたはグランドＧＮＤに追従するため、この信号ノードＮＤの初期値が電源ＶＤＤまたはグランドＧＮＤの何れかに対応した信号レベルに設定される。 （もっと読む）

【課題】ＥＭＩノイズの低減を図れる半導体装置、電気光学装置及び電子機器等の提供。
【解決手段】半導体装置９０は、ソース回路１００と制御回路３００を含む。ソース回路１００は、複数のオペアンプＯＰ１〜ＯＰ２５と、各トランスミッションゲートの一端が対応するソース線に接続される複数のトランスミッションゲートＴＧ１〜ＴＧ２５と、スイッチ制御信号を出力するバッファ回路ＢＦ１Ａ〜ＢＦ１２Ａを含む。各バッファ回路によりオン・オフされるトランスミッションゲートの個数をｎとし、各トランスミッションゲートを構成するＭＯＳＦＥＴのゲート幅、ゲート長をＷｂ、Ｌｂとし、各バッファ回路を構成するＭＯＳＦＥＴのゲート幅、ゲート長をＷａ、Ｌａとし、Ｋを定数とした場合に、ｎ×Ｗｂ×Ｌｂ≧Ｋ×（Ｗａ／Ｌａ）の関係が成り立つ。 （もっと読む）

【課題】信号経路に応じて信号伝搬遅延時間を選択できる再構成可能集積回路に用いて好適なマルチプレサ回路を提供する。
【解決手段】マルチプレクサ回路は、第一のマルチプレクサ回路と、第二のマルチプレクサ回路と、第一のマルチプレクサ回路と第二のマルチプレクサ回路のどちらかの出力信号を選択して出力する選択回路を有し、第一のマルチプレクサ回路と第二のマルチプレクサ回路のそれぞれの複数の制御信号のうち、少なくとも一つの制御信号を共有する。再構成可能集積回路のロジックブロックにより回路構成する場合にロジックエレメント回路間において、通常速度の信号と高速な信号の選択的出力を可能にし、面積の小さな再構成可能集積回路とするためのマルチプレクサ回路を提供する。第二のマルチプレクサ回路は、前記第一のマルチプレクサ回路とは信号伝搬遅延時間が異なる。 （もっと読む）

【課題】アナログスイッチのオフ時のリーク電流を減らすことである。
【解決手段】アナログスイッチ３１の第１の入力端子Ｔ１と第１の出力端子Ｔ２との間にｎチャネルＭＯＳトランジスタＴＲ３１が接続され、第１の入力端子Ｔ１と第２の出力端子Ｔ４との間にｎチャネルＭＯＳトランジスタＴＲ３２が接続されている。また、第２の入力端子Ｔ３と第２の出力端子との間にｎチャネルＭＯＳトランジスタＴＲ３３が接続され、第２の入力端子Ｔ３と第１の出力端子Ｔ２とのｎチャネルＭＯＳトランジスタＴＲ３４が接続されている。ＭＯＳトランジスタＴＲ３２とＴＲ３４のゲートは接地されている。 （もっと読む）