【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】消費電力を小さくでき、トランジスタ数が少ない半導体装置を提供する。
【解決手段】ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース及びドレインの一方が第１の配線と電気的に接続され、ゲートが第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、一方の電極が第３の配線と電気的に接続され、他方の電極が第２のトランジスタのソース及びドレインの他方と電気的に接続された容量素子と、を有する。 （もっと読む）

【課題】しきい値電圧のばらつきの影響を低減する。
【解決手段】トランジスタのゲート・ソース間に設けられた容量素子に電荷を充電し、その後容量素子に充電された電荷を放電することで該トランジスタのしきい値電圧を取得し、その後負荷に電流を流す半導体装置において、容量素子の一方の端子の電位は、ソース線の電位より大きく設定し、ソース線の電位は電源線の電位及び負荷のカソード側の電位よりも小さい電位に設定する。 （もっと読む）

【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することな
くシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第１端子が高電位電源に接続されたｐチャネル型トランジスタと、第１端子
が低電位電源に接続されたｎチャネル型トランジスタと、を含む回路群と、インバータ回
路と、をｍ段（ｍは任意の正の整数であり、ｍ≧３）有し、第２ｎ−１段目（ｎは任意の
整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートにはクロ
ック信号が入力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前
記ｎチャネル型トランジスタのゲートには反転クロック信号が入力される。 （もっと読む）

【課題】本発明は、信号線駆動回路におけるトランジスタの特性のばらつきの影響を抑制
する技術に関する。
【解決手段】信号線駆動回路には、各々容量手段と供給手段とを有する第１電流源回路（
４３７）及び第２電流源回路（４３８）を設ける。シフトレジスタ（４１８）から供給さ
れるサンプリングパルスと外部から供給されるラッチパルスに従って、前記容量手段は、
ｎ個のビデオ信号用定電流源（１０９）の各々から供給される電流を加算した電流を電圧
に変換し、前記供給手段は変換された電圧に応じた電流を供給することで、トランジスタ
の特性によらず、ビデオ信号に応じた電流出力を行うことを特徴とする。前記ｎ個のビデ
オ信号用定電流源から供給される電流値は、２^０：２^１：・・・：２^ｎに設定されて、階
調を表現することが可能となる。 （もっと読む）

【課題】画像表示装置の昇圧回路の高効率化を図ることが可能な半導体チップと、それを用いた画像表示装置を提供する。
【解決手段】この携帯電話機では、昇圧回路８のトランジスタ１２の前段にバッファ１４を設け、バッファ１４の入力ノードの寄生容量値をトランジスタ１２のゲートの寄生容量値よりも小さく設定し、トランジスタ１２およびバッファ１４を１つの半導体チップ２１に搭載する。したがって、トランジスタ１２のゲートにおけるＰＷＭ信号φＰのレベル変化の鈍りを抑制することができ、昇圧回路の高効率化を図ることができる。 （もっと読む）

【課題】回路構成の複雑化、消費電流の増加、特性低下を防止することができ、レイアウト面積の削減を図れるレベル変換回路および表示装置、並びに電子機器を提供する。
【解決手段】バイアス部１２は、第５のＮＭＯＳトランジスタＮＴ１５と、抵抗素子Ｒ１１を含む降圧部１６と、電圧源１５に接続された電流源Ｉ１１と、を含み、第５のＮＭＯＳトランジスタＮＴ１５のソースが第１電圧源１４に接続され、ドレインが抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端が電流源Ｉ１１に接続され、第５のＮＭＯＳトランジスタＮＴ１５のゲートが抵抗素子Ｒ１１の他端側に接続され、第１電圧から第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のしきい電圧分高く、または第１電圧より高くこのしきい値電圧より低いバイアス電圧を抵抗素子の一端側に生成し、レベル変換部１１の第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のゲートに供給する。 （もっと読む）

【課題】 一導電型のＴＦＴのみを用いて回路を構成することにより工程削減が
可能であり、かつ出力信号の電圧振幅が正常に得られる表示装置の駆動回路を提
供する。
【解決手段】 出力ノードに接続されているＴＦＴ２０３のゲート−ソース間に
容量２０５を設け、ＴＦＴ２０１、２０２からなる回路は、ノードαを浮遊状態
とする機能を有する。ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０
３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い
電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることな
く、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、第１電位ノード〔VDD〕と接続された第１ノード〔VOUT〕と、第１ノード〔VOUT〕と第１電位ノードより低電位である第２電位ノード〔VSS〕との間に直列に接続された第１のｎチャネル型トランジスタ〔NT1〕および第２のｎチャネル型トランジスタ〔NT2〕を有し、第１のｎチャネル型トランジスタ〔NT1〕の一端は、第２電位ノード〔VSS〕に接続され、他端は、第２のｎチャネル型トランジスタの一端に接続され、ゲート端子は、第２ノード〔VIN〕に接続され、第２のｎチャネル型トランジスタ〔NT2〕の他端は、第１ノード〔VOUT〕に接続され、ゲート端子は、第１電位ノード〔VDD〕と第２電位ノード〔VSS〕との間に位置する第１中間電位〔VM1〕に接続されている。第２のｎチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。 （もっと読む）

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】単一チャネルの薄膜トランジスタで形成されるバッファ回路を、（ａ）第１及び第２の薄膜トランジスタの直列接続で構成される第１の出力段と、（ｂ）一方の主電極が第１の薄膜トランジスタの制御配線（第１の制御配線）に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第２の制御配線に接続される第７の薄膜トランジスタと、（ｃ）一方の主電極が第２の薄膜トランジスタの制御配線（第２の制御配線）に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第１の制御配線に接続される第８の薄膜トランジスタと、（ｄ）第１の出力段と並列に接続される第２の出力段の出力端が制御電極に接続され、一方の主電極が第１の制御配線に接続される第１１の薄膜トランジスタで構成される。 （もっと読む）

【課題】ヒステリシス特性を示すインバータ回路の構成を簡素化しながら消費電力を低減する。
【解決手段】インバータ回路Ｑ1は、Ｐチャネル型のトランジスタＴR1と、Ｎチャネル型のトランジスタＴR2とで構成される。信号供給点Ｒ1とトランジスタＴR1のチャネルコンタクト領域Ａとの間には容量Ｃ1が介在し、信号供給点Ｒ1とトランジスタＴR2のチャネルコンタクト領域Ａとの間には容量Ｃ2が介在する。信号供給点Ｒ1には閾値制御信号ＳC1が供給される。閾値制御信号ＳC1は、インバータ回路Ｑ1からの出力信号ＳOUT1のレベルが低下し始める時点にてローレベルに設定されるとともに当該時点の経過後にハイレベルに設定され、かつ、出力信号ＳOUT1のレベルが上昇し始める時点にてハイレベルに設定されるとともに当該時点の経過後にローレベルに変化する。 （もっと読む）

【課題】ヒステリシス特性を示すインバータ回路の構成を簡素化しながら消費電力を低減する。
【解決手段】インバータ回路Ｑ1は、Ｐチャネル型のトランジスタＴR1とＮチャネル型のトランジスタＴR2とで構成される。トランジスタＴR1およびトランジスタＴR2の各々のバックゲートには閾値制御信号Ｃ1が供給される。閾値制御信号Ｃ1は、インバータ回路Ｑ1からの出力信号ＳOUT1のレベルが低下し始める時点にてローレベルに設定されるとともに当該時点の経過後にハイレベルに設定され、かつ、出力信号ＳOUT1のレベルが上昇し始める時点にてハイレベルに設定されるとともに当該時点の経過後にローレベルに変化する。 （もっと読む）

【課題】低消費電力で、高データ転送レートの差動信号を受信可能なデータ受信回路（レシーバ回路）の提供。
【解決手段】差動形式でデータ転送される２値信号を第１、第２の入力に受ける、第１導電型の第１、第２のトランジスタ（Ｍ８１、Ｍ８２）を含む差動対と、前記差動対の第１、第２の出力に接続され、ダイオード接続された、第２導電型の第１、第２のトランジスタ（Ｍ８３、Ｍ８４）よりなる負荷回路と、前記第２導電型の第１、第２のトランジスタ（Ｍ８３、Ｍ８４）に流れる電流（Ｉａ、Ｉｂ）のそれぞれに対応した電流（Ｉｃ、Ｉｄ）にて、出力端子（６）を充電、放電する出力回路（Ｍ８７、Ｍ８８）と、出力電流が、前記第２導電型の第１、第２のトランジスタの少なくとも１つに入力される電流供給回路（Ｍ１１、Ｍ１２）を備えている。 （もっと読む）

【課題】 表示装置や出力装置に用いられ、良好な階調表示を実現する階調制御用出力回路を提供する。また、電流駆動用の階調制御用出力回路を検査するための手段を提供する。
【解決手段】 階調制御用出力回路は、ロー側カレントミラー部５５と、ロー側階調制御回路５９と、ハイ側カレントミラー部５６と、ハイ側階調制御回路６０と、電流嵩上げ制御回路６１と、選択プリチャージ制御回路６２とを備えている。階調信号を出力するための階調制御回路がハイ側とロー側に分かれていることで、出力電流の特性を発光素子のγ特性に近似させることができる。また、多段式カレントミラーを用いることで、出力部ごとの電流のばらつきも抑えられている。 （もっと読む）

【課題】 ＤＣ−ＤＣコンバータ回路の初期化回路において、前記ＤＣ−ＤＣコンバータ回路内で生成した電圧を自己電源として、電圧発生回路の駆動用バッファ回路電源として使用する構成の場合、電源立遮断時に出力電圧を確実に立ち下げ、貫通電流が流れることを防止する
【解決手段】 電源回路において、電圧発生回路４の出力１５に接続され、初期化時に外部電源入力１と前記出力を導通するＰｃｈトランジスタ１３と、前記出力に接続され、前記出力立ち下げ時に前記出力と接地電位間を導通するＮｃｈトランジスタ１４と、スイッチ１７と、前記電圧発生回路から前記スイッチを経由して電源電圧を供給され、前記Ｐｃｈトランジスタのゲート１２を駆動する駆動回路７とを有し、前記スイッチは、前記電圧発生回路の出力電圧が所定値以下のときに非接続状態となるよう構成された電源初期化回路６０を含む。 （もっと読む）

【課題】信号のレベル切り替え時に生じる貫通電流を防止することで、低消費電力のレベルシフタ回路を提供する。
【解決手段】入力１０１の信号レベルが切り替わる際に流れる貫通電流を防ぐため、Ｐチャネル型ＴＦＴ１１０，１０９，Ｎチャネル型ＴＦＴ１０８または、Ｐチャネル型ＴＦＴ１１６，１１５，ＮチャネルＴＦＴ１０４が同時にオンしないように、Ｐチャネル型ＴＦＴ１０９，１１５を制御する。ＮチャネルＴＦＴ１１７のゲートにハイレベル信号が入力し、ＮチャネルＴＦＴ１１７がオンする瞬間にはＰチャネル型ＴＦＴ１０９をオフしておく。同様に、ＮチャネルＴＦＴ１１４がオンする瞬間にはＰチャネル型ＴＦＴ１１５をオフさせておく。Ｐチャネル型ＴＦＴ１１０，１０９，Ｎチャネル型ＴＦＴ１０８または、Ｐチャネル型ＴＦＴ１１６，１１５，ＮチャネルＴＦＴ１０４を同時にオンさせないことにより、貫通電流の流れる経路を遮断する。 （もっと読む）

【課題】回路規模の小さなレベルシフタ回路を実現する。
【解決手段】Ｐチャネル型のＭＯＳトランジスタＭＰ１を制御信号ＣＴＬ１で、Ｎチャネル型のＭＯＳトランジスタＭＮ１を制御信号ＣＴＬ２で、それぞれ制御する。制御信号ＣＴＬ１と制御信号ＣＴＬ２とは互いに独立している。制御信号ＣＴＬ２を、データ信号ＤＡＴＡ及び制御信号ＣＴＬ３を入力とするＮＯＲ回路２により生成する。第１の電位及びＧＮＤ電位をサンプリングする負荷容量Ｃ１を、ＭＯＳトランジスタＭＰ２・ＭＮ２のゲート容量で構成する。 （もっと読む）

【課題】 ブートストラップ回路において、ブートストラップ効果によって上昇もしくは低下する電圧に、トランジスタの閾値電圧のばらつきに依存したばらつきが発生するため、半導体装置の信頼性が落ちる。これを解決する。
【解決手段】 ブートストラップ回路として、電圧を出力するトランジスタ１と、このトランジスタ１のゲートソース間に設けられたブートストラップ用の容量４と、電源ＶＭと、トランジスタ１のゲート電極に対して電源ＶＭの供給のオンオフ制御を行う回路３とにより構成する。ブートストラップ効果が生じる前の初期電圧を、トランジスタ１の閾値電圧に依存しない独立した電源ＶＭの電位にできるため、ブートストラップ効果によって上昇もしくは低下する電圧（トランジスタ１のソース出力ＯＵＴ）は、トランジスタ１の閾値電圧に依存したばらつきには影響されない。 （もっと読む）