半導体集積回路、半導体集積回路の駆動方法、電子機器および電子機器の駆動方法
【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、第1電位ノード〔VDD〕と接続された第1ノード〔VOUT〕と、第1ノード〔VOUT〕と第1電位ノードより低電位である第2電位ノード〔VSS〕との間に直列に接続された第1のnチャネル型トランジスタ〔NT1〕および第2のnチャネル型トランジスタ〔NT2〕を有し、第1のnチャネル型トランジスタ〔NT1〕の一端は、第2電位ノード〔VSS〕に接続され、他端は、第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノード〔VIN〕に接続され、第2のnチャネル型トランジスタ〔NT2〕の他端は、第1ノード〔VOUT〕に接続され、ゲート端子は、第1電位ノード〔VDD〕と第2電位ノード〔VSS〕との間に位置する第1中間電位〔VM1〕に接続されている。第2のnチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。
【解決手段】本発明に係る半導体集積回路は、第1電位ノード〔VDD〕と接続された第1ノード〔VOUT〕と、第1ノード〔VOUT〕と第1電位ノードより低電位である第2電位ノード〔VSS〕との間に直列に接続された第1のnチャネル型トランジスタ〔NT1〕および第2のnチャネル型トランジスタ〔NT2〕を有し、第1のnチャネル型トランジスタ〔NT1〕の一端は、第2電位ノード〔VSS〕に接続され、他端は、第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノード〔VIN〕に接続され、第2のnチャネル型トランジスタ〔NT2〕の他端は、第1ノード〔VOUT〕に接続され、ゲート端子は、第1電位ノード〔VDD〕と第2電位ノード〔VSS〕との間に位置する第1中間電位〔VM1〕に接続されている。第2のnチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路、半導体集積回路の駆動方法、電子機器および電子機器の駆動方法に関する。
【背景技術】
【0002】
液晶表示装置などの表示装置用のバックプレーンには、ポリシリコン薄膜トランジスタ(TFT)が用いられる。例えば、表示部(アクティブマトリクス部)やその周辺に配置される駆動回路部を薄膜トランジスタで構成する。この薄膜トランジスタは、比較的低温プロセスで形成でき、装置の低コスト化を図る上で重要なデバイスである。
【0003】
一方、上記のとおり駆動回路においては、各種制御の関係上、制御信号の高電圧化を図る場合がある。このような、昇圧回路や降圧回路の高電位信号入力部においては、高耐圧化する必要がある。
【0004】
例えば、下記特許文献1には、LDD構造のNMOS又はPMOSトランジスタをカスケード接続し、これらのゲート電極に入力信号を共通に接続した回路が開示されている。
【特許文献1】特開平10−223905号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、本発明者が詳細に検討したところ、ゲート電極に入力信号を共通に接続したNMOS又はPMOSトランジスタをカスケード接続しても、各トランジスタにかかる電圧が均等にならず、電源電位(VDD)または接地電位(VSS)から最も離れて接続されるトランジスタ、即ち直接出力線VOUTに接続されるトランジスタには、依然として過大な電圧が加わる傾向にあることが判明した。
【0006】
また、高耐圧化、即ち、印加される電界を緩和する手段として有効なLDD構造の採用によっても、低温ポリシリコンを半導体層に有する薄膜トランジスタにおいては、電界緩和効果が小さい。これは、LDD構造部の不純物濃度を低く設定できないことが要因である。
【0007】
即ち、電界緩和効果は、LDD構造部の不純物濃度を低く設定する程、大きくなるが、その下限は、半導体層(チャネル層)として用いられる層の残留欠陥密度の数倍程度である。特に、低温ポリシリコンを用いた薄膜トランジスタにおいては、残留欠陥密度が1017/cm2以下と大きく、LDD構造部の不純物濃度を低く設定できないため、LDD構造による電界緩和効果にも限界がある。
【0008】
そこで、本発明に係る具体的態様は、高耐圧化可能な半導体集積回路およびその駆動方法等を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る半導体集積回路は、第1電位ノードと接続された第1ノードと、前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位ノードと前記第2電位ノードとの間に位置する第1中間電位に接続されている。
【0010】
かかる構成によれば、中間電位にゲート端子が接続された前記第2のnチャネル型トランジスタにより分圧され、各トランジスタに印加される最大電圧を低減できる。ここで「接続」とは、他の素子(例えば、トランジスタなど)を介して電気的に接続される形態も含むものとする。
【0011】
例えば、前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、前記第3のnチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている。
【0012】
かかる構成によれば、前記第2および第3のnチャネル型トランジスタにより多段階に分圧され、各トランジスタに印加される最大電圧を低減できる。
【0013】
本発明に係る半導体集積回路は、第2電位ノードと接続された第1ノードと、前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第1中間電位に接続されている。
【0014】
かかる構成によれば、中間電位にゲート端子が接続された前記第2のpチャネル型トランジスタにより分圧され、各トランジスタに印加される最大電圧を低減できる。
【0015】
例えば、前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位に接続されている。
【0016】
かかる構成によれば、前記第2および第3のpチャネル型トランジスタにより多段階に分圧され、各トランジスタに印加される最大電圧を低減できる。例えば、前記第1ノードと前記第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、前記第1のpチャネル型トランジスタの一端は、前記第1電位ノードに接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、前記第2ノードに接続され、前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第3中間電位に接続されている。
【0017】
このように、インバータを構成してもよい。かかる構成によれば、前記第2のpチャネル型トランジスタにより均等に分圧され、各pチャネル型トランジスタに印加される最大の電圧を低減できる。
【0018】
例えば、前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第3中間電位より低い第4中間電位に接続されている。
【0019】
かかる構成によれば、前記第2および第3のpチャネル型トランジスタにより多段階に分圧され、各pチャネル型トランジスタに印加される最大電圧を低減できる。
【0020】
本発明に係る半導体集積回路は、第1電位と前記第1電位より低電位である第2電位との間に、並列に接続された、第1のpチャネル型トランジスタおよび第1のnチャネル型トランジスタと、第2のpチャネル型トランジスタおよび第2のnチャネル型トランジスタよりなる4つの駆動用トランジスタであって、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、第1ノードに接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2ノードに接続され、ゲート端子は、前記第1ノードに接続され、前記第1のnチャネル型トランジスタの一端は、前記第1ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第3ノードに接続され、前記第2のnチャネル型トランジスタの一端は、前記第2ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第4ノードに接続された、4つの駆動用トランジスタと、前記第1のpチャネル型トランジスタの他端と前記第1ノードとの間に接続された第3のpチャネル型トランジスタ、前記第2のpチャネル型トランジスタの他端と前記第2ノードとの間に接続された第4のpチャネル型トランジスタ、前記第1のnチャネル型トランジスタの一端と前記第1ノードとの間に接続された第3のnチャネル型トランジスタおよび、前記第2のnチャネル型トランジスタの一端と前記第2ノードに接続の間に接続された第4のnチャネル型トランジスタの4つの分圧用トランジスタのうちいずれか1つの分圧用トランジスタを少なくとも有し、前記分圧用トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置する中間電位に接続されている。
【0021】
かかる構成によれば、中間電位にゲート端子が接続された前記第3、第4のnチャネル型トランジスタ、第3、第4のpチャネル型トランジスタのいずれかにより分圧され、高電位が印加される各トランジスタに印加される最大電圧を低減できる。
【0022】
例えば、前記分圧用トランジスタのうち前記第3のpチャネル型トランジスタを有し、さらに、前記第3のpチャネル型トランジスタと前記第1ノードとの間に接続された第5のpチャネル型トランジスタを有し、前記第3のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第5のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位に接続されている。
【0023】
かかる構成によれば、前記第3および第5のpチャネル型トランジスタにより多段階に分圧され、第1、第3および第5のpチャネル型トランジスタに印加される最大電圧を低減できる。
【0024】
例えば、前記分圧用トランジスタのうち前記第4のnチャネル型トランジスタを有し、さらに、前記第4のpチャネル型トランジスタと前記第2ノードとの間に接続された第6のpチャネル型トランジスタを有し、前記第4のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第6のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い高い第2中間電位に接続されている。
【0025】
かかる構成によれば、前記第4および第6のpチャネル型トランジスタにより多段階に分圧され、第2、第4および第6のpチャネル型トランジスタに印加される最大電圧を低減できる。
【0026】
例えば、前記分圧用トランジスタのうち前記第3のnチャネル型トランジスタを有し、さらに、前記第3のnチャネル型トランジスタと前記第1ノードとの間に接続された第5のnチャネル型トランジスタを有し、前記第3のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第5のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている。
【0027】
かかる構成によれば、前記第3および第5のnチャネル型トランジスタにより多段階に分圧され、第1、第3および第5のnチャネル型トランジスタに印加される最大電圧を低減できる。
【0028】
例えば、前記分圧用トランジスタのうち前記第4のnチャネル型トランジスタを有し、さらに、前記第4のnチャネル型トランジスタと前記第2ノードとの間に接続された第6のnチャネル型トランジスタを有し、前記第4のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第6のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている。
【0029】
かかる構成によれば、前記第4および第6のpチャネル型トランジスタにより多段階に分圧され、第2、第4および第6のpチャネル型トランジスタに印加される最大電圧を低減できる。
【0030】
例えば、前記トランジスタは、薄膜トランジスタである。このように、薄膜トランジスタを用いた場合には、分圧による耐圧の強化の必要性が大きい。
【0031】
本発明に係る半導体集積回路の駆動方法は、第1電位ノードと接続された第1ノードと、前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、前記第1のnチャネル型トランジスタのゲート端子に入力された信号が低電位レベルである場合に、前記第1ノードから高電位レベルの信号を出力する際、前記第2のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する。
【0032】
このように、前記第2のnチャネル型トランジスタに中間電位を印加することで、各ランジスタに印加される電圧を低減できる。
【0033】
例えば、前記半導体集積回路は、さらに、前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、前記高電位レベルの信号を出力する際、前記第3のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位を印加する。
【0034】
このように、前記第2および第3のnチャネル型トランジスタに多段階に順次高い中間電位を印加することで、各トランジスタに印加される最大電圧を低減できる。
【0035】
本発明に係る半導体集積回路の駆動方法は、第2電位ノードと接続された第1ノードと、前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、前記第1のpチャネル型トランジスタのゲート端子に入力された信号が高電位レベルである場合に、前記第1ノードから低電位レベルの信号を出力する際、前記第2のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する。
【0036】
このように、前記第2のpチャネル型トランジスタに中間電位を印加することで、各トランジスタに印加される電圧を低減できる。
【0037】
例えば、前記半導体集積回路は、さらに、前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、前記低電位レベルの信号を出力する際、前記第3のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位を印加する。
【0038】
このように、前記第2および第3のpチャネル型トランジスタに多段階に順次低い中間電位を印加することで、各トランジスタに印加される最大電圧を低減できる。
【0039】
本発明に係る半導体集積回路の駆動方法は、第1電位と前記第1電位より低電位である第2電位との間に、並列に接続された、第1のpチャネル型トランジスタおよび第1のnチャネル型トランジスタと、第2のpチャネル型トランジスタおよび第2のnチャネル型トランジスタよりなる4つの駆動用トランジスタであって、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、第1ノードに接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2ノードに接続され、ゲート端子は、前記第1ノードに接続され、前記第1のnチャネル型トランジスタの一端は、前記第1ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第3ノードに接続され、前記第2のnチャネル型トランジスタの一端は、前記第2ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第4ノードに接続された、4つの駆動用トランジスタと、前記第1のpチャネル型トランジスタの他端と前記第1ノードとの間に接続された第3のpチャネル型トランジスタ、前記第2のpチャネル型トランジスタの他端と前記第2ノードとの間に接続された第4のpチャネル型トランジスタ、前記第1のnチャネル型トランジスタの一端と前記第1ノードとの間に接続された第3のnチャネル型トランジスタおよび、前記第2のnチャネル型トランジスタの一端と前記第2ノードに接続の間に接続された第4のnチャネル型トランジスタの4つの分圧用トランジスタを有する半導体集積回路の駆動方法であって、前記第1のnチャネル型トランジスタに入力された信号が高電位レベルである場合に、前記第2ノードから高電位レベルの信号を出力する際、前記第3のpチャネル型トランジスタおよび第4のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する中間電位を印加する。
【0040】
このように、第4のnチャネル型トランジスタ、第3のpチャネル型トランジスタに中間電位を印加することで、各ランジスタに印加される最大電圧を低減できる。
【0041】
本発明に係る半導体集積回路の駆動方法は、第1電位と前記第1電位より低電位である第2電位との間に、並列に接続された、第1のpチャネル型トランジスタおよび第1のnチャネル型トランジスタと、第2のpチャネル型トランジスタおよび第2のnチャネル型トランジスタよりなる4つの駆動用トランジスタであって、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、第1ノードに接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2ノードに接続され、ゲート端子は、前記第1ノードに接続され、前記第1のnチャネル型トランジスタの一端は、前記第1ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第3ノードに接続され、前記第2のnチャネル型トランジスタの一端は、前記第2ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第4ノードに接続された、4つの駆動用トランジスタと、前記第1のpチャネル型トランジスタの他端と前記第1ノードとの間に接続された第3のpチャネル型トランジスタ、前記第2のpチャネル型トランジスタの他端と前記第2ノードとの間に接続された第4のpチャネル型トランジスタ、前記第1のnチャネル型トランジスタの一端と前記第1ノードとの間に接続された第3のnチャネル型トランジスタおよび、前記第2のnチャネル型トランジスタの一端と前記第2ノードに接続の間に接続された第4のnチャネル型トランジスタの4つの分圧用トランジスタを有する半導体集積回路の駆動方法であって、前記第2のnチャネル型トランジスタに入力された信号が高電位レベルである場合に、前記第2ノードから低電位レベルの信号を出力する際、前記第4のpチャネル型トランジスタおよび第3のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する中間電位を印加する。
【0042】
このように、第3のnチャネル型トランジスタ、第4のpチャネル型トランジスタに中間電位を印加することで、各ランジスタに印加される最大電圧を低減できる。
【0043】
本発明に係る電子機器は、上記半導体集積回路を有する。かかる構成によれば、電子機器の特性を向上させることができる。
【0044】
本発明に係る電子機器の駆動方法は、上記半導体集積回路の駆動方法を有する。かかる構成によれば、良好な電子機器の駆動を行うことができる。
【発明を実施するための最良の形態】
【0045】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【0046】
<実施の形態1>
図1は、本実施の形態のインバータ回路(半導体集積回路)を示す回路図であり、図2は、その動作を示す図である。本実施の形態のインバータ回路は、複数の薄膜トランジスタ(TFT)により構成されている。以下、薄膜トランジスタを単に「トランジスタ」と称するものとする。なお、本明細書においては、信号線、ノードとこれらの電位を同じ符号で示すものとする。
【0047】
通常のインバータ回路は、電源電位VDDと接地電位VSSとの間に順次接続されたpチャネル型トランジスタ(PT1)と、nチャネル型トランジスタ(NT1)とを有し、これらのトランジスタのゲート端子は、入力信号線(入力信号ノード)VINと接続され、pチャネル型トランジスタ(PT1)とnチャネル型トランジスタ(NT1)との接続ノードNCが出力信号線(出力信号ノード)VOUTと接続される。以下、これらのトランジスタ(PT1、NT1)を、「駆動用トランジスタ」と言うことがある。
【0048】
しかしながら、本実施の形態においては、電源電位(電源電位ノード)VDDに接続されたpチャネル型トランジスタPT1と、接続ノードNCとの間に、直列に接続(カスケード)接続された、2つのpチャネル型トランジスタPT2、PT3を有する。
【0049】
このうち、pチャネル型トランジスタPT3のゲート端子は、電源電位VDDと接地電位(接地電位ノード)VSSとの間に位置する中間電位ノードVM1に接続されている。この中間電位ノードVM1は、固定電位でも良いし、後述する駆動時に中間電位VM1が印加されるよう構成してもよい。
【0050】
一方、pチャネル型トランジスタPT2のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。この中間電位ノードVM2も、固定電位でも良いし、後述する駆動時に中間電位VM2が印加されるよう構成してもよい。
【0051】
即ち、各電位の関係は、電源電位VDD>中間電位VM1>中間電位VM2>接地電位VSS…(1)となる。上記関係式(1)を満たす限り、これらの電位の間隔に制限はないが、ほぼ等間隔とすることにより各トランジスタに印加される電位を略等分割でき、最大印可電圧が下がり、耐圧特性を向上することができる。
【0052】
また、本実施の形態においては、接地電位VSSに接続されたnチャネル型トランジスタNT1と、接続ノードNCとの間に直列に接続された、2つのnチャネル型トランジスタNT2、NT3を有する。
【0053】
このうち、nチャネル型トランジスタNT2のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位ノードVM1に接続されている。この中間電位ノードVM1は、固定電位でも良いし、後述する駆動時に中間電位VM1が印加されるよう構成してもよい。
【0054】
一方、nチャネル型トランジスタNT3のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。この中間電位ノードVM2も、固定電位でも良いし、後述する駆動時に中間電位VM2が印加されるよう構成してもよい。
【0055】
即ち、各電位の関係は、電源電位VDD>中間電位VM1>中間電位VM2>接地電位VSS…(1)となる。上記関係式(1)を満たす限り、これらの電位の間隔に制限はないが、ほぼ等間隔とすることにより各トランジスタに印加される電位を略等分割でき、耐圧特性を向上することができる。なお、上記pチャネル型トランジスタPT2、PT3に印加される中間電位(VM1、VM2)と、上記nチャネル型トランジスタNT2、NT3に印加される中間電位(VM1、VM2)とを異なる電位としてもよい。但し、これらの電位を共通化することで、中間電位の引き回しが容易となり、回路設計を簡略化できる。以下、これらのトランジスタ(PT2、PT3、NT2、NT3)を、「分圧用トランジスタ」と言うことがある。
【0056】
図2(A)に示すように、入力信号線VINにLレベル(低電位レベル、接地電位VSS)の電位が印加されると、pチャネル型トランジスタPT1がオン状態(導通状態)となり、pチャネル型トランジスタPT2、PT3を介して、出力信号線VOUTからHレベル(高電位レベル、電源電位VDD)の信号が出力される。この際、pチャネル型トランジスタPT1〜PT3の接続ノードVDP1、VDP2は、ほぼVDD(〜VDD)となる。
【0057】
一方、カスケード接続されたnチャネル型トランジスタNT1(オフ状態)、NT2およびNT3の両端には、Hレベルの電位が印加されることとなるが、nチャネル型トランジスタNT2、NT3にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、nチャネル型トランジスタNT1〜NT3の接続ノードVDN1、VDN2は、それぞれ印加された中間電位と同じ電位(VDN1=VM1、VDN2=VM2)となる。
【0058】
したがって、各nチャネル型トランジスタNT1、NT2およびNT3に印加される電圧を分圧でき、インバータ回路の耐圧を向上させることができる。
【0059】
逆に、図2(B)に示すように、入力信号線VINにHレベルの電位が印加されると、pチャネル型トランジスタPT1がオン状態となり、nチャネル型トランジスタNT2、NT3を介して、出力信号線VOUTからLレベルの信号が出力される。この際、nチャネル型トランジスタNT1〜NT3の接続ノードVDN1、VDN2は、ほぼVSS(〜VSS)となる。
【0060】
一方、カスケード接続されたpチャネル型トランジスタPT1、PT2およびPT3の両端には、VDDの電位が印加されることとなるが、pチャネル型トランジスタPT3、PT2にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、pチャネル型トランジスタPT1〜PT3の接続ノードVDP1、VDP2は、それぞれ印加された中間電位と同じ電位(VDP1=VM2、VDP2=VM1)となる。
【0061】
したがって、各pチャネル型トランジスタPT1、PT2およびPT3に印加される電圧を分圧でき、インバータ回路の耐圧を向上させることができる。
【0062】
なお、上記図1においては、pチャネル型トランジスタPT1と、接続ノードNCとの間に2つのpチャネル型トランジスタPT2、PT3を設け、また、nチャネル型トランジスタNT1と、接続ノードNCとの間に2つのnチャネル型トランジスタNT2、NT3を設けたが、これらの間に設けるトランジスタ数は、以下に示すように1個でも良く(図3参照)、また、3個以上でもよい。トランジスタ数を多くすることで多段階の分圧が可能となり、1のトランジスタに求められる耐圧を低く設計することができる。
【0063】
図3は、本実施の形態のインバータ回路の他の構成を示す回路図、断面図および各トランジスタに印加される電位を示す図である。
【0064】
図3においては、図1の回路におけるpチャネル型トランジスタPT2およびnチャネル型トランジスタNT3を省略している。他の構成は、図1の場合と同様であるため、その詳細な説明を省略する。
【0065】
この場合、入力信号線VINにLレベルの電位が印加されると、pチャネル型トランジスタPT1がオン状態となり、pチャネル型トランジスタPT3を介して、出力信号線VOUTからHレベルの信号が出力される。
【0066】
ここで、接地電位VSS=Lレベル=0V、電源電位VDD=Hレベル=10V、中間電位VM1=5Vとすると、図3(B)に示すように、nチャネル型トランジスタNT1のゲート端子には、0Vが印加され、そのソース端の電圧(ソース電圧)は0Vとなる。さらに、nチャネル型トランジスタNT2のゲート端子には、中間電位VM1の5Vが印加され、そのドレイン端の電圧(ドレイン電圧)は10Vとなる。この際、各トランジスタNT1、NT2のソース領域、チャネル領域、ドレイン領域の電位は、図3(C)に示すように、トランジスタNT1のソース領域側から順次、階段状に上昇することが分かる。なお、図3(C)の縦軸は、電位(potential[V])を、横軸は、トランジスタNT1およびNT2の断面図においてトランジスタNT1のソース領域からの距離x[μm]を示す。
【0067】
図3(B)において、Gは、ゲート電極であり、半導体層(チャネル層)上に図示しないゲート絶縁膜を介して配置される。ゲート電極Gの両側のN++はソース又はドレイン領域を示し、N+は、LDD領域を示す。前述したように、薄膜トランジスタにおいては、半導体層(チャネル層)として用いられる層の残留欠陥密度の数倍程度まで不純物濃度を上げる必要がある。例えば、低温ポリシリコンの場合は残留欠陥密度1017/cm2以上まで不純物濃度を上げる必要があるためここでは「N+」と示してある。なお、図3(C)のシミュレーションにおいて、ゲート長(L)は、4μm、ゲート幅(W)は、1μmとした。
【0068】
このように、図3の回路において、各トランジスタ(NT1、NT2)、特に、ドレイン端において、VOUTの1/2程度の電位しか印加されていないことが分かる。言い換えれば、中間電位にゲート端子が接続されたトランジスタ(NT2)により分圧され、各トランジスタに印加される電圧を低減できる。特に、ソースおよびドレイン領域が、半導体層の下部まで延在する擬似SOI構造を有する薄膜トランジスタにおいては、ソース、ドレイン領域と半導体層(バルクトランジスタで言うところのウエル)との耐圧を考慮する必要がないため、上記ドレイン端に印加される電位の低減は、薄膜トランジスタの特性向上に大きく寄与し、本実施の形態の回路構成および回路動作は、薄膜トランジスタに用いて好適である。
【0069】
なお、図3(A)の回路において入力信号線VINにHレベルの電位が印加され、出力信号線VOUTからLレベルの信号が出力される場合も、逆階段状に分圧されることが容易に類推できる。また、図2に示すように、複数の分圧用トランジスタにより多段階に分圧する場合についてもトランジスタ数に応じた分圧が行われ「分圧用トランジスタ数+1」の階段状に分圧されることが容易に類推できる。
【0070】
これに対し、単一ゲートのトランジスタの場合や図5に示す比較例の回路の場合には、以下に示すように、高電位が印加される。
【0071】
図4は、単一ゲートのトランジスタに印加される電位を示す図であり、図5は、比較例の回路構成を示す回路図であり、図6は、比較例の回路の断面図および各トランジスタに印加される電位を示す図である。
【0072】
図4(A)に示すように、単一ゲートのnチャネル型トランジスタのソース端子に、Lレベル=0Vの電位が印加され、ドレイン端子に、電源電位VDD=Hレベル=10Vの電位が印加されている場合には、ゲート端子に印加される電位がLレベル=0Vであっても、ドレイン領域には約10Vの電位が加わる。
【0073】
さらに、図5に示すように、pチャネル型トランジスタPT3およびnチャネル型トランジスタNT2のゲート端子が、入力信号線VINに接続されている比較例においては、入力信号線VINにLレベル=0Vの電位が印加されると、nチャネル型トランジスタNT1のゲート端子には、0Vが印加され、nチャネル型トランジスタNT2のドレイン端の電圧(ドレイン電圧)は10V(VOUT)となる(図6(A))。
【0074】
この際、各トランジスタNT1、NT2のソース領域、チャネル領域、ドレイン領域の電位は、図6(B)に示すように、トランジスタNT1のソース領域側からトランジスタNT2のチャネル領域まではほぼ0Vであり、トランジスタNT2のドレイン領域に約10Vの高電位が加わることが分かる。このように、pチャネル型トランジスタPT3およびnチャネル型トランジスタNT2のゲート端子を入力信号線VINに接続した場合には、分圧の効果は生じず、高電圧が印可され、高耐圧化ができない。これに対し、本実施の形態においては、前述のとおり分圧の効果が効果的に生じる。
【0075】
さらに、上記分圧の効果は、入力信号線VINに印加される電位の大きさに関わらず生じる。
【0076】
図7は、図3に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。横軸は入力信号線VINに印加される電位[V]を示し、横軸は、各ノード(VOUT、VDP1、VDN1)の電位[V]を示す。なお、図7および後述の図8の実測結果で用いられているトランジスタのゲート長は10μm、ゲート幅は20μmとした。
【0077】
図7において、VIN=0Vの場合には、前述したとおり、VOUT=10Vの電位が出力されるが、この際、VDN1は、約5Vに分圧されることが当該図からも分かる。なお、VDP1の電位は、VOUTと同程度の10Vとなる。
【0078】
ここで、VINが2Vに上昇した場合でも、VDN1は、約3Vとなり分圧の効果が確認できる。この際、VDP1およびVOUTの電位は若干減少する。
【0079】
一方、VIN=10Vの場合には、前述したとおり、VOUT=0Vの電位が出力されるが、この際、VDP1は、約5Vに分圧されることが当該図からも分かる。なお、VDN1の電位は、VOUTと同程度の0Vとなる。
【0080】
ここで、VINが8Vに下降した場合でも、VDN1は、約7Vとなり分圧の効果が確認できる。VDP1およびVOUTの電位は、この時点でもほぼ0Vである。
【0081】
このように、VINが変化しても分圧の効果が確認できる。
【0082】
これに対し、図5に示す比較例の場合を以下に示す。図8は、図5に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。図8に示すように、いずれのVINに対しても、VDN1は、0〜1V程度の範囲でしか変位せず、VDP1も、10V〜8.5V程度の範囲でしか変位しないことが確認でき、分圧の効果がほとんどないことが分かる。
【0083】
これに対し、本実施の形態においては、前述のとおり、入力信号線VINに印加される電位が変化しても分圧の効果を奏する。
【0084】
<実施の形態2>
実施の形態1においては、インバータ回路に分圧用トランジスタを用いたが、本実施の形態においては、レベルシフタ回路を例に説明する。
【0085】
図9は、本実施の形態のレベルシフタ回路(半導体集積回路)を示す回路図である。図10は、本実施の形態のレベルシフタ回路の動作を示す図である。
【0086】
通常のレベルシフタ回路は、第2電源電位(高電源電位)VDD2と接地電位VSSとの間に並列に接続されたpチャネル型トランジスタおよびnチャネル型トランジスタの対(PT1およびNT1とPT11およびNT11との対)を有し、これらの接続ノード(NC1、NC2)が、pチャネル型トランジスタ(PT1、PT11)に交差接続される。このnチャネル型トランジスタ(NT1、NT11)のゲート端子は、相補の信号が入力される入力信号線(入力信号ノード)VIN+、VIN−にそれぞれ接続される。また、上記接続ノードNC2が出力信号線(出力信号ノード)VOUTに接続される。
【0087】
しかしながら、本実施の形態においては、第2電源電位(第2電源電位ノード)VDDに接続されたpチャネル型トランジスタPT1と、接続ノードNC1との間に直列に接続された、2つのpチャネル型トランジスタPT2、PT3を有する。
【0088】
また、電源電位VDDに接続されたpチャネル型トランジスタPT11と、接続ノードNC2との間にカスケード接続された、2つのpチャネル型トランジスタPT12、PT13を有する。
【0089】
また、接地電位VSSに接続されたnチャネル型トランジスタNT1と、接続ノードNC1との間にカスケード接続された、2つのnチャネル型トランジスタNT2、NT3を有する。
【0090】
また、接地電位VSSに接続されたnチャネル型トランジスタNT11と、接続ノードNC1との間にカスケード接続された、2つのnチャネル型トランジスタNT12、NT13を有する。
【0091】
このうち、pチャネル型トランジスタPT3およびPT13のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位ノードVM1に接続されている。この中間電位ノードVM1は、固定電位でも良いし、後述する駆動時に中間電位VM1が印加されるよう構成してもよい。
【0092】
また、pチャネル型トランジスタPT2およびPT12のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。この中間電位ノードVM2も、固定電位でも良いし、後述する駆動時に中間電位VM2が印加されるよう構成してもよい。
【0093】
また、nチャネル型トランジスタNT2およびNT12のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する上記中間電位ノードVM1に接続されている。
【0094】
また、nチャネル型トランジスタNT3およびNT13のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。
【0095】
即ち、各電位の関係は、電源電位VDD>中間電位VM1>中間電位VM2>接地電位VSS…(1)となる。上記関係式(1)を満たす限り、これらの電位の間隔に制限はないが、ほぼ等間隔とすることにより各トランジスタに印加される電位を略等分割でき、耐圧特性を向上することができる。なお、上記pチャネル型トランジスタPT2、PT3、PT12、PT13に印加される中間電位(VM1、VM2)と、上記nチャネル型トランジスタNT2、NT3、NT12、NT13に印加される中間電位(VM1、VM2)とを異なる電位としてもよい。但し、これらの電位を共通化することで、中間電位の引き回しが容易となり、回路設計を簡略化できる。
【0096】
以下に、上記レベルシフタ回路の回路動作について説明する。
【0097】
(1)第1動作
図10(A)に示すように、入力信号線VIN+にHレベル、VIN−にLレベルの電位が印加されると、nチャネル型トランジスタNT1がオン状態となり、nチャネル型トランジスタNT2、NT3を介して、接続ノードNC1はLレベルとなる。この際、接続ノードNC1はLレベルであるため、pチャネル型トランジスタPT11がオン状態となり、pチャネル型トランジスタPT12、PT13を介して、出力信号線VOUTから第2電源電位レベル(高電源電位レベル)の信号が出力される。ここでは、VIN+には、Hレベル(第1電源電位レベル)の5V程度が印加され、第2電源電位VDD2は、例えば15Vである。
【0098】
(2)第2動作
一方、逆に、図10(B)に示すように、入力信号線VIN+にLレベル、VIN−にHレベルの電位が印加されると、pチャネル型トランジスタPT11がオン状態となり、pチャネル型トランジスタPT12、PT13を介して、出力信号線VOUTからLレベルの信号が出力される。この際、接続ノードNC2(出力信号線VOUT)はLレベルであるため、pチャネル型トランジスタPT1がオン状態となり、pチャネル型トランジスタPT2、PT3を介して、接続ノードNC1は第2電源電位VDD2レベルとなる。
【0099】
上記動作により、VIN+〜VIN−の電位5V〜0Vの電位を、VOUTの15V〜0Vの電位にレベルシフトさせることができる。
【0100】
上記第1動作においては、pチャネル型トランジスタPT1、PT2およびPT3の両端には、VDD2=15Vの電位が印加されることとなるが、pチャネル型トランジスタPT3、PT2にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、pチャネル型トランジスタPT1〜PT3の接続ノードVDP1、VDP2は、それぞれ印加された中間電位と同じ電位(VDP1=VM2、VDP2=VM1)となる。また、nチャネル型トランジスタNT11、NT12およびNT13の両端にも、VDD2=15の電位が印加されることとなるが、nチャネル型トランジスタNT13、NT12にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、nチャネル型トランジスタNT11〜NT13の接続ノードVDN11、VDN12は、それぞれ印加された中間電位と同じ電位(VDN11=VM1、VDN12=VM2)となる。
【0101】
したがって、各トランジスタPT1〜PT3、NT11〜NT13に印加される電圧を分圧でき、レベルシフタ回路の耐圧を向上させることができる。
【0102】
また、第2動作においても、pチャネル型トランジスタPT11、PT12およびPT13の両端には、VDD2=15Vの電位が印加されることとなるが、pチャネル型トランジスタPT13、PT12にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、pチャネル型トランジスタPT11〜PT13の接続ノードVDP1、VDP2は、それぞれ印加された中間電位と同じ電位(VDP11=VM2、VDP12=VM1)となる。また、nチャネル型トランジスタNT1、NT2およびNT3の両端にも、VDD2=15Vの電位が印加されることとなるが、nチャネル型トランジスタNT3、NT2にはそれぞれ中間電位VM2、VM1(但し、VM2>VM1)が印加されているため、nチャネル型トランジスタNT1〜NT3の接続ノードVDN1、VDN2は、それぞれ印加された中間電位と同じ電位(VDN1=VM1、VDN2=VM2)となる。
【0103】
したがって、各トランジスタPT11〜PT13、NT1〜NT3に印加される電圧を分圧でき、レベルシフタ回路の耐圧を向上させることができる。
【0104】
なお、上記図9においては、pチャネル型駆動用トランジスタPT1、PT11と、各接続ノードNC1、NC2との間に2つのpチャネル型分圧用トランジスタを設け、また、nチャネル型駆動用トランジスタNT1、NT11と、接続ノードNC1、NC2との間に2つのnチャネル型分圧用トランジスタを設けたが、これらの間に設けるトランジスタ数は、1個でも良く、また、3個以上でもよい。1個の場合、図9の回路におけるpチャネル型トランジスタPT2、PT12およびnチャネル型トランジスタNT3、NT13を省略すればよい。
<電気光学装置>
上記実施の形態の半導体集積回路の適用箇所に制限はないが、例えば、以下に示す電気光学装置の周辺回路に用いて好適である。
【0105】
図11は、電気光学装置の構成を示すブロック図である。当該装置は、表示部10および周辺回路部11を有する。この周辺回路部11には、例えば、走査ドライバ13、データドライバ14やこれらを制御する制御回路12などが設けられる。
【0106】
制御回路12、走査ドライバ13及びデータドライバ14は、例えば、表示部10の各画素を構成するトランジスタと同様TFTで構成されている。なお、これらの周辺回路のうちの一部を独立した電子部品、例えば、IC(integrated circuit)チップで構成してもよい。
【0107】
これらの周辺回路においては、上記実施の形態で詳細に説明した、インバータ回路やレベルシフタ回路などが用いられる。これらの回路を、上記TFTで構成する場合、分圧用トランジスタを組み込むことで耐圧を向上させることができ、装置特性を向上させることができる。
【0108】
なお、電気光学装置に特に限定はないが、例えば、有機EL装置、液晶装置、電気泳動装置などの各種電気光学装置に上記実施の形態の半導体集積回路を組み込むことができる。
<電子機器>
次に、図12乃至図16を参照しながら、電気光学装置100を備える電子機器の具体例について説明する。図12はテレビジョンへの適用例を示す。テレビジョン550は、上記電気光学装置100を備えている。図13はロールアップ式テレビジョンへの適用例を示す。ロールアップ式テレビジョン560は、上記電気光学装置100を備えている。図14は携帯電話への適用例を示す。携帯電話530は、アンテナ部531、音声出力部532、音声入力部533、操作部534、及び上記電気光学装置100を備えている。図15はビデオカメラへの適用例である。ビデオカメラ540は、受像部541、操作部542、音声入力部543、及び上記電気光学装置100を備えている。図16は、モバイル型パーソナルコンピュータを示す。モバイル型パーソナルコンピュータは、キーボード101を備えた本体部102と、上記電気光学装置(例えば、有機EL装置)を用いた表示ユニット103とを備えている。
【0109】
尚、電子機器は、これらに限定されず、例えば表示機能を有する各種の電子機器に適用可能である。上記の他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。
【0110】
上記電子機器によれば、器機の高耐圧化を図ることができ、また、高電圧駆動が可能となる。
【0111】
なお、以上詳細に説明した本発明は、上述した実施の形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
【図面の簡単な説明】
【0112】
【図1】実施の形態1のインバータ回路(半導体集積回路)を示す回路図、およびその動作を示す図である。
【図2】実施の形態1のインバータ回路(半導体集積回路)の動作を示す図である。
【図3】実施の形態1のインバータ回路の他の構成を示す回路図、断面図および各トランジスタに印加される電位を示す図である。
【図4】単一ゲートのトランジスタに印加される電位を示す図である。
【図5】比較例の回路構成を示す回路図である。
【図6】比較例の回路の断面図および各トランジスタに印加される電位を示す図である。
【図7】図3に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。
【図8】図5に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。
【図9】実施の形態2のレベルシフタ回路(半導体集積回路)を示す回路図である。
【図10】実施の形態2のレベルシフタ回路の動作を示す図である。
【図11】電気光学装置の構成を示すブロック図である。
【図12】電気光学装置を備えたテレビジョンの斜視図である。
【図13】電気光学装置を備えたロールアップ式テレにジョンの斜視図である。
【図14】電気光学装置を備えた携帯電話の斜視図である。
【図15】電気光学装置を備えたビデオカメラの斜視図である。
【図16】電気光学装置を備えたパーソナルコンピュータの斜視図である。
【符号の説明】
【0113】
10…表示部、11…周辺回路部、12…制御回路、13…走査ドライバ、14…データドライバ、G…ゲート電極、NC、NC1、NC2…接続ノード、NT1、NT2、NT11、NT12…nチャネル型トランジスタ、PT1、PT2、PT11、PT12…pチャネル型トランジスタ、VDD…電源電位、VDD2…第2電源電位、VSS…接地電位、VIN…入力信号線、VOUT…出力信号線、VM1、VM2…中間電位、VDP1、VDP2…ノード、VDN1、VDN2…ノード、VDP11、VDP12…ノード、VDN11、VDN12…ノード
【技術分野】
【0001】
本発明は、半導体集積回路、半導体集積回路の駆動方法、電子機器および電子機器の駆動方法に関する。
【背景技術】
【0002】
液晶表示装置などの表示装置用のバックプレーンには、ポリシリコン薄膜トランジスタ(TFT)が用いられる。例えば、表示部(アクティブマトリクス部)やその周辺に配置される駆動回路部を薄膜トランジスタで構成する。この薄膜トランジスタは、比較的低温プロセスで形成でき、装置の低コスト化を図る上で重要なデバイスである。
【0003】
一方、上記のとおり駆動回路においては、各種制御の関係上、制御信号の高電圧化を図る場合がある。このような、昇圧回路や降圧回路の高電位信号入力部においては、高耐圧化する必要がある。
【0004】
例えば、下記特許文献1には、LDD構造のNMOS又はPMOSトランジスタをカスケード接続し、これらのゲート電極に入力信号を共通に接続した回路が開示されている。
【特許文献1】特開平10−223905号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、本発明者が詳細に検討したところ、ゲート電極に入力信号を共通に接続したNMOS又はPMOSトランジスタをカスケード接続しても、各トランジスタにかかる電圧が均等にならず、電源電位(VDD)または接地電位(VSS)から最も離れて接続されるトランジスタ、即ち直接出力線VOUTに接続されるトランジスタには、依然として過大な電圧が加わる傾向にあることが判明した。
【0006】
また、高耐圧化、即ち、印加される電界を緩和する手段として有効なLDD構造の採用によっても、低温ポリシリコンを半導体層に有する薄膜トランジスタにおいては、電界緩和効果が小さい。これは、LDD構造部の不純物濃度を低く設定できないことが要因である。
【0007】
即ち、電界緩和効果は、LDD構造部の不純物濃度を低く設定する程、大きくなるが、その下限は、半導体層(チャネル層)として用いられる層の残留欠陥密度の数倍程度である。特に、低温ポリシリコンを用いた薄膜トランジスタにおいては、残留欠陥密度が1017/cm2以下と大きく、LDD構造部の不純物濃度を低く設定できないため、LDD構造による電界緩和効果にも限界がある。
【0008】
そこで、本発明に係る具体的態様は、高耐圧化可能な半導体集積回路およびその駆動方法等を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る半導体集積回路は、第1電位ノードと接続された第1ノードと、前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位ノードと前記第2電位ノードとの間に位置する第1中間電位に接続されている。
【0010】
かかる構成によれば、中間電位にゲート端子が接続された前記第2のnチャネル型トランジスタにより分圧され、各トランジスタに印加される最大電圧を低減できる。ここで「接続」とは、他の素子(例えば、トランジスタなど)を介して電気的に接続される形態も含むものとする。
【0011】
例えば、前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、前記第3のnチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている。
【0012】
かかる構成によれば、前記第2および第3のnチャネル型トランジスタにより多段階に分圧され、各トランジスタに印加される最大電圧を低減できる。
【0013】
本発明に係る半導体集積回路は、第2電位ノードと接続された第1ノードと、前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第1中間電位に接続されている。
【0014】
かかる構成によれば、中間電位にゲート端子が接続された前記第2のpチャネル型トランジスタにより分圧され、各トランジスタに印加される最大電圧を低減できる。
【0015】
例えば、前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位に接続されている。
【0016】
かかる構成によれば、前記第2および第3のpチャネル型トランジスタにより多段階に分圧され、各トランジスタに印加される最大電圧を低減できる。例えば、前記第1ノードと前記第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、前記第1のpチャネル型トランジスタの一端は、前記第1電位ノードに接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、前記第2ノードに接続され、前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第3中間電位に接続されている。
【0017】
このように、インバータを構成してもよい。かかる構成によれば、前記第2のpチャネル型トランジスタにより均等に分圧され、各pチャネル型トランジスタに印加される最大の電圧を低減できる。
【0018】
例えば、前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第3中間電位より低い第4中間電位に接続されている。
【0019】
かかる構成によれば、前記第2および第3のpチャネル型トランジスタにより多段階に分圧され、各pチャネル型トランジスタに印加される最大電圧を低減できる。
【0020】
本発明に係る半導体集積回路は、第1電位と前記第1電位より低電位である第2電位との間に、並列に接続された、第1のpチャネル型トランジスタおよび第1のnチャネル型トランジスタと、第2のpチャネル型トランジスタおよび第2のnチャネル型トランジスタよりなる4つの駆動用トランジスタであって、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、第1ノードに接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2ノードに接続され、ゲート端子は、前記第1ノードに接続され、前記第1のnチャネル型トランジスタの一端は、前記第1ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第3ノードに接続され、前記第2のnチャネル型トランジスタの一端は、前記第2ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第4ノードに接続された、4つの駆動用トランジスタと、前記第1のpチャネル型トランジスタの他端と前記第1ノードとの間に接続された第3のpチャネル型トランジスタ、前記第2のpチャネル型トランジスタの他端と前記第2ノードとの間に接続された第4のpチャネル型トランジスタ、前記第1のnチャネル型トランジスタの一端と前記第1ノードとの間に接続された第3のnチャネル型トランジスタおよび、前記第2のnチャネル型トランジスタの一端と前記第2ノードに接続の間に接続された第4のnチャネル型トランジスタの4つの分圧用トランジスタのうちいずれか1つの分圧用トランジスタを少なくとも有し、前記分圧用トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置する中間電位に接続されている。
【0021】
かかる構成によれば、中間電位にゲート端子が接続された前記第3、第4のnチャネル型トランジスタ、第3、第4のpチャネル型トランジスタのいずれかにより分圧され、高電位が印加される各トランジスタに印加される最大電圧を低減できる。
【0022】
例えば、前記分圧用トランジスタのうち前記第3のpチャネル型トランジスタを有し、さらに、前記第3のpチャネル型トランジスタと前記第1ノードとの間に接続された第5のpチャネル型トランジスタを有し、前記第3のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第5のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位に接続されている。
【0023】
かかる構成によれば、前記第3および第5のpチャネル型トランジスタにより多段階に分圧され、第1、第3および第5のpチャネル型トランジスタに印加される最大電圧を低減できる。
【0024】
例えば、前記分圧用トランジスタのうち前記第4のnチャネル型トランジスタを有し、さらに、前記第4のpチャネル型トランジスタと前記第2ノードとの間に接続された第6のpチャネル型トランジスタを有し、前記第4のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第6のpチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い高い第2中間電位に接続されている。
【0025】
かかる構成によれば、前記第4および第6のpチャネル型トランジスタにより多段階に分圧され、第2、第4および第6のpチャネル型トランジスタに印加される最大電圧を低減できる。
【0026】
例えば、前記分圧用トランジスタのうち前記第3のnチャネル型トランジスタを有し、さらに、前記第3のnチャネル型トランジスタと前記第1ノードとの間に接続された第5のnチャネル型トランジスタを有し、前記第3のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第5のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている。
【0027】
かかる構成によれば、前記第3および第5のnチャネル型トランジスタにより多段階に分圧され、第1、第3および第5のnチャネル型トランジスタに印加される最大電圧を低減できる。
【0028】
例えば、前記分圧用トランジスタのうち前記第4のnチャネル型トランジスタを有し、さらに、前記第4のnチャネル型トランジスタと前記第2ノードとの間に接続された第6のnチャネル型トランジスタを有し、前記第4のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置する第1中間電位に接続され、前記第6のnチャネル型トランジスタは、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている。
【0029】
かかる構成によれば、前記第4および第6のpチャネル型トランジスタにより多段階に分圧され、第2、第4および第6のpチャネル型トランジスタに印加される最大電圧を低減できる。
【0030】
例えば、前記トランジスタは、薄膜トランジスタである。このように、薄膜トランジスタを用いた場合には、分圧による耐圧の強化の必要性が大きい。
【0031】
本発明に係る半導体集積回路の駆動方法は、第1電位ノードと接続された第1ノードと、前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、前記第1のnチャネル型トランジスタのゲート端子に入力された信号が低電位レベルである場合に、前記第1ノードから高電位レベルの信号を出力する際、前記第2のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する。
【0032】
このように、前記第2のnチャネル型トランジスタに中間電位を印加することで、各ランジスタに印加される電圧を低減できる。
【0033】
例えば、前記半導体集積回路は、さらに、前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、前記高電位レベルの信号を出力する際、前記第3のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位を印加する。
【0034】
このように、前記第2および第3のnチャネル型トランジスタに多段階に順次高い中間電位を印加することで、各トランジスタに印加される最大電圧を低減できる。
【0035】
本発明に係る半導体集積回路の駆動方法は、第2電位ノードと接続された第1ノードと、前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、前記第1のpチャネル型トランジスタのゲート端子に入力された信号が高電位レベルである場合に、前記第1ノードから低電位レベルの信号を出力する際、前記第2のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する。
【0036】
このように、前記第2のpチャネル型トランジスタに中間電位を印加することで、各トランジスタに印加される電圧を低減できる。
【0037】
例えば、前記半導体集積回路は、さらに、前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、前記低電位レベルの信号を出力する際、前記第3のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位を印加する。
【0038】
このように、前記第2および第3のpチャネル型トランジスタに多段階に順次低い中間電位を印加することで、各トランジスタに印加される最大電圧を低減できる。
【0039】
本発明に係る半導体集積回路の駆動方法は、第1電位と前記第1電位より低電位である第2電位との間に、並列に接続された、第1のpチャネル型トランジスタおよび第1のnチャネル型トランジスタと、第2のpチャネル型トランジスタおよび第2のnチャネル型トランジスタよりなる4つの駆動用トランジスタであって、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、第1ノードに接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2ノードに接続され、ゲート端子は、前記第1ノードに接続され、前記第1のnチャネル型トランジスタの一端は、前記第1ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第3ノードに接続され、前記第2のnチャネル型トランジスタの一端は、前記第2ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第4ノードに接続された、4つの駆動用トランジスタと、前記第1のpチャネル型トランジスタの他端と前記第1ノードとの間に接続された第3のpチャネル型トランジスタ、前記第2のpチャネル型トランジスタの他端と前記第2ノードとの間に接続された第4のpチャネル型トランジスタ、前記第1のnチャネル型トランジスタの一端と前記第1ノードとの間に接続された第3のnチャネル型トランジスタおよび、前記第2のnチャネル型トランジスタの一端と前記第2ノードに接続の間に接続された第4のnチャネル型トランジスタの4つの分圧用トランジスタを有する半導体集積回路の駆動方法であって、前記第1のnチャネル型トランジスタに入力された信号が高電位レベルである場合に、前記第2ノードから高電位レベルの信号を出力する際、前記第3のpチャネル型トランジスタおよび第4のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する中間電位を印加する。
【0040】
このように、第4のnチャネル型トランジスタ、第3のpチャネル型トランジスタに中間電位を印加することで、各ランジスタに印加される最大電圧を低減できる。
【0041】
本発明に係る半導体集積回路の駆動方法は、第1電位と前記第1電位より低電位である第2電位との間に、並列に接続された、第1のpチャネル型トランジスタおよび第1のnチャネル型トランジスタと、第2のpチャネル型トランジスタおよび第2のnチャネル型トランジスタよりなる4つの駆動用トランジスタであって、前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、第1ノードに接続され、ゲート端子は、第2ノードに接続され、前記第2のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2ノードに接続され、ゲート端子は、前記第1ノードに接続され、前記第1のnチャネル型トランジスタの一端は、前記第1ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第3ノードに接続され、前記第2のnチャネル型トランジスタの一端は、前記第2ノードに接続され、他端は、前記第2電位ノードに接続され、ゲート端子は、第4ノードに接続された、4つの駆動用トランジスタと、前記第1のpチャネル型トランジスタの他端と前記第1ノードとの間に接続された第3のpチャネル型トランジスタ、前記第2のpチャネル型トランジスタの他端と前記第2ノードとの間に接続された第4のpチャネル型トランジスタ、前記第1のnチャネル型トランジスタの一端と前記第1ノードとの間に接続された第3のnチャネル型トランジスタおよび、前記第2のnチャネル型トランジスタの一端と前記第2ノードに接続の間に接続された第4のnチャネル型トランジスタの4つの分圧用トランジスタを有する半導体集積回路の駆動方法であって、前記第2のnチャネル型トランジスタに入力された信号が高電位レベルである場合に、前記第2ノードから低電位レベルの信号を出力する際、前記第4のpチャネル型トランジスタおよび第3のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する中間電位を印加する。
【0042】
このように、第3のnチャネル型トランジスタ、第4のpチャネル型トランジスタに中間電位を印加することで、各ランジスタに印加される最大電圧を低減できる。
【0043】
本発明に係る電子機器は、上記半導体集積回路を有する。かかる構成によれば、電子機器の特性を向上させることができる。
【0044】
本発明に係る電子機器の駆動方法は、上記半導体集積回路の駆動方法を有する。かかる構成によれば、良好な電子機器の駆動を行うことができる。
【発明を実施するための最良の形態】
【0045】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【0046】
<実施の形態1>
図1は、本実施の形態のインバータ回路(半導体集積回路)を示す回路図であり、図2は、その動作を示す図である。本実施の形態のインバータ回路は、複数の薄膜トランジスタ(TFT)により構成されている。以下、薄膜トランジスタを単に「トランジスタ」と称するものとする。なお、本明細書においては、信号線、ノードとこれらの電位を同じ符号で示すものとする。
【0047】
通常のインバータ回路は、電源電位VDDと接地電位VSSとの間に順次接続されたpチャネル型トランジスタ(PT1)と、nチャネル型トランジスタ(NT1)とを有し、これらのトランジスタのゲート端子は、入力信号線(入力信号ノード)VINと接続され、pチャネル型トランジスタ(PT1)とnチャネル型トランジスタ(NT1)との接続ノードNCが出力信号線(出力信号ノード)VOUTと接続される。以下、これらのトランジスタ(PT1、NT1)を、「駆動用トランジスタ」と言うことがある。
【0048】
しかしながら、本実施の形態においては、電源電位(電源電位ノード)VDDに接続されたpチャネル型トランジスタPT1と、接続ノードNCとの間に、直列に接続(カスケード)接続された、2つのpチャネル型トランジスタPT2、PT3を有する。
【0049】
このうち、pチャネル型トランジスタPT3のゲート端子は、電源電位VDDと接地電位(接地電位ノード)VSSとの間に位置する中間電位ノードVM1に接続されている。この中間電位ノードVM1は、固定電位でも良いし、後述する駆動時に中間電位VM1が印加されるよう構成してもよい。
【0050】
一方、pチャネル型トランジスタPT2のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。この中間電位ノードVM2も、固定電位でも良いし、後述する駆動時に中間電位VM2が印加されるよう構成してもよい。
【0051】
即ち、各電位の関係は、電源電位VDD>中間電位VM1>中間電位VM2>接地電位VSS…(1)となる。上記関係式(1)を満たす限り、これらの電位の間隔に制限はないが、ほぼ等間隔とすることにより各トランジスタに印加される電位を略等分割でき、最大印可電圧が下がり、耐圧特性を向上することができる。
【0052】
また、本実施の形態においては、接地電位VSSに接続されたnチャネル型トランジスタNT1と、接続ノードNCとの間に直列に接続された、2つのnチャネル型トランジスタNT2、NT3を有する。
【0053】
このうち、nチャネル型トランジスタNT2のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位ノードVM1に接続されている。この中間電位ノードVM1は、固定電位でも良いし、後述する駆動時に中間電位VM1が印加されるよう構成してもよい。
【0054】
一方、nチャネル型トランジスタNT3のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。この中間電位ノードVM2も、固定電位でも良いし、後述する駆動時に中間電位VM2が印加されるよう構成してもよい。
【0055】
即ち、各電位の関係は、電源電位VDD>中間電位VM1>中間電位VM2>接地電位VSS…(1)となる。上記関係式(1)を満たす限り、これらの電位の間隔に制限はないが、ほぼ等間隔とすることにより各トランジスタに印加される電位を略等分割でき、耐圧特性を向上することができる。なお、上記pチャネル型トランジスタPT2、PT3に印加される中間電位(VM1、VM2)と、上記nチャネル型トランジスタNT2、NT3に印加される中間電位(VM1、VM2)とを異なる電位としてもよい。但し、これらの電位を共通化することで、中間電位の引き回しが容易となり、回路設計を簡略化できる。以下、これらのトランジスタ(PT2、PT3、NT2、NT3)を、「分圧用トランジスタ」と言うことがある。
【0056】
図2(A)に示すように、入力信号線VINにLレベル(低電位レベル、接地電位VSS)の電位が印加されると、pチャネル型トランジスタPT1がオン状態(導通状態)となり、pチャネル型トランジスタPT2、PT3を介して、出力信号線VOUTからHレベル(高電位レベル、電源電位VDD)の信号が出力される。この際、pチャネル型トランジスタPT1〜PT3の接続ノードVDP1、VDP2は、ほぼVDD(〜VDD)となる。
【0057】
一方、カスケード接続されたnチャネル型トランジスタNT1(オフ状態)、NT2およびNT3の両端には、Hレベルの電位が印加されることとなるが、nチャネル型トランジスタNT2、NT3にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、nチャネル型トランジスタNT1〜NT3の接続ノードVDN1、VDN2は、それぞれ印加された中間電位と同じ電位(VDN1=VM1、VDN2=VM2)となる。
【0058】
したがって、各nチャネル型トランジスタNT1、NT2およびNT3に印加される電圧を分圧でき、インバータ回路の耐圧を向上させることができる。
【0059】
逆に、図2(B)に示すように、入力信号線VINにHレベルの電位が印加されると、pチャネル型トランジスタPT1がオン状態となり、nチャネル型トランジスタNT2、NT3を介して、出力信号線VOUTからLレベルの信号が出力される。この際、nチャネル型トランジスタNT1〜NT3の接続ノードVDN1、VDN2は、ほぼVSS(〜VSS)となる。
【0060】
一方、カスケード接続されたpチャネル型トランジスタPT1、PT2およびPT3の両端には、VDDの電位が印加されることとなるが、pチャネル型トランジスタPT3、PT2にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、pチャネル型トランジスタPT1〜PT3の接続ノードVDP1、VDP2は、それぞれ印加された中間電位と同じ電位(VDP1=VM2、VDP2=VM1)となる。
【0061】
したがって、各pチャネル型トランジスタPT1、PT2およびPT3に印加される電圧を分圧でき、インバータ回路の耐圧を向上させることができる。
【0062】
なお、上記図1においては、pチャネル型トランジスタPT1と、接続ノードNCとの間に2つのpチャネル型トランジスタPT2、PT3を設け、また、nチャネル型トランジスタNT1と、接続ノードNCとの間に2つのnチャネル型トランジスタNT2、NT3を設けたが、これらの間に設けるトランジスタ数は、以下に示すように1個でも良く(図3参照)、また、3個以上でもよい。トランジスタ数を多くすることで多段階の分圧が可能となり、1のトランジスタに求められる耐圧を低く設計することができる。
【0063】
図3は、本実施の形態のインバータ回路の他の構成を示す回路図、断面図および各トランジスタに印加される電位を示す図である。
【0064】
図3においては、図1の回路におけるpチャネル型トランジスタPT2およびnチャネル型トランジスタNT3を省略している。他の構成は、図1の場合と同様であるため、その詳細な説明を省略する。
【0065】
この場合、入力信号線VINにLレベルの電位が印加されると、pチャネル型トランジスタPT1がオン状態となり、pチャネル型トランジスタPT3を介して、出力信号線VOUTからHレベルの信号が出力される。
【0066】
ここで、接地電位VSS=Lレベル=0V、電源電位VDD=Hレベル=10V、中間電位VM1=5Vとすると、図3(B)に示すように、nチャネル型トランジスタNT1のゲート端子には、0Vが印加され、そのソース端の電圧(ソース電圧)は0Vとなる。さらに、nチャネル型トランジスタNT2のゲート端子には、中間電位VM1の5Vが印加され、そのドレイン端の電圧(ドレイン電圧)は10Vとなる。この際、各トランジスタNT1、NT2のソース領域、チャネル領域、ドレイン領域の電位は、図3(C)に示すように、トランジスタNT1のソース領域側から順次、階段状に上昇することが分かる。なお、図3(C)の縦軸は、電位(potential[V])を、横軸は、トランジスタNT1およびNT2の断面図においてトランジスタNT1のソース領域からの距離x[μm]を示す。
【0067】
図3(B)において、Gは、ゲート電極であり、半導体層(チャネル層)上に図示しないゲート絶縁膜を介して配置される。ゲート電極Gの両側のN++はソース又はドレイン領域を示し、N+は、LDD領域を示す。前述したように、薄膜トランジスタにおいては、半導体層(チャネル層)として用いられる層の残留欠陥密度の数倍程度まで不純物濃度を上げる必要がある。例えば、低温ポリシリコンの場合は残留欠陥密度1017/cm2以上まで不純物濃度を上げる必要があるためここでは「N+」と示してある。なお、図3(C)のシミュレーションにおいて、ゲート長(L)は、4μm、ゲート幅(W)は、1μmとした。
【0068】
このように、図3の回路において、各トランジスタ(NT1、NT2)、特に、ドレイン端において、VOUTの1/2程度の電位しか印加されていないことが分かる。言い換えれば、中間電位にゲート端子が接続されたトランジスタ(NT2)により分圧され、各トランジスタに印加される電圧を低減できる。特に、ソースおよびドレイン領域が、半導体層の下部まで延在する擬似SOI構造を有する薄膜トランジスタにおいては、ソース、ドレイン領域と半導体層(バルクトランジスタで言うところのウエル)との耐圧を考慮する必要がないため、上記ドレイン端に印加される電位の低減は、薄膜トランジスタの特性向上に大きく寄与し、本実施の形態の回路構成および回路動作は、薄膜トランジスタに用いて好適である。
【0069】
なお、図3(A)の回路において入力信号線VINにHレベルの電位が印加され、出力信号線VOUTからLレベルの信号が出力される場合も、逆階段状に分圧されることが容易に類推できる。また、図2に示すように、複数の分圧用トランジスタにより多段階に分圧する場合についてもトランジスタ数に応じた分圧が行われ「分圧用トランジスタ数+1」の階段状に分圧されることが容易に類推できる。
【0070】
これに対し、単一ゲートのトランジスタの場合や図5に示す比較例の回路の場合には、以下に示すように、高電位が印加される。
【0071】
図4は、単一ゲートのトランジスタに印加される電位を示す図であり、図5は、比較例の回路構成を示す回路図であり、図6は、比較例の回路の断面図および各トランジスタに印加される電位を示す図である。
【0072】
図4(A)に示すように、単一ゲートのnチャネル型トランジスタのソース端子に、Lレベル=0Vの電位が印加され、ドレイン端子に、電源電位VDD=Hレベル=10Vの電位が印加されている場合には、ゲート端子に印加される電位がLレベル=0Vであっても、ドレイン領域には約10Vの電位が加わる。
【0073】
さらに、図5に示すように、pチャネル型トランジスタPT3およびnチャネル型トランジスタNT2のゲート端子が、入力信号線VINに接続されている比較例においては、入力信号線VINにLレベル=0Vの電位が印加されると、nチャネル型トランジスタNT1のゲート端子には、0Vが印加され、nチャネル型トランジスタNT2のドレイン端の電圧(ドレイン電圧)は10V(VOUT)となる(図6(A))。
【0074】
この際、各トランジスタNT1、NT2のソース領域、チャネル領域、ドレイン領域の電位は、図6(B)に示すように、トランジスタNT1のソース領域側からトランジスタNT2のチャネル領域まではほぼ0Vであり、トランジスタNT2のドレイン領域に約10Vの高電位が加わることが分かる。このように、pチャネル型トランジスタPT3およびnチャネル型トランジスタNT2のゲート端子を入力信号線VINに接続した場合には、分圧の効果は生じず、高電圧が印可され、高耐圧化ができない。これに対し、本実施の形態においては、前述のとおり分圧の効果が効果的に生じる。
【0075】
さらに、上記分圧の効果は、入力信号線VINに印加される電位の大きさに関わらず生じる。
【0076】
図7は、図3に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。横軸は入力信号線VINに印加される電位[V]を示し、横軸は、各ノード(VOUT、VDP1、VDN1)の電位[V]を示す。なお、図7および後述の図8の実測結果で用いられているトランジスタのゲート長は10μm、ゲート幅は20μmとした。
【0077】
図7において、VIN=0Vの場合には、前述したとおり、VOUT=10Vの電位が出力されるが、この際、VDN1は、約5Vに分圧されることが当該図からも分かる。なお、VDP1の電位は、VOUTと同程度の10Vとなる。
【0078】
ここで、VINが2Vに上昇した場合でも、VDN1は、約3Vとなり分圧の効果が確認できる。この際、VDP1およびVOUTの電位は若干減少する。
【0079】
一方、VIN=10Vの場合には、前述したとおり、VOUT=0Vの電位が出力されるが、この際、VDP1は、約5Vに分圧されることが当該図からも分かる。なお、VDN1の電位は、VOUTと同程度の0Vとなる。
【0080】
ここで、VINが8Vに下降した場合でも、VDN1は、約7Vとなり分圧の効果が確認できる。VDP1およびVOUTの電位は、この時点でもほぼ0Vである。
【0081】
このように、VINが変化しても分圧の効果が確認できる。
【0082】
これに対し、図5に示す比較例の場合を以下に示す。図8は、図5に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。図8に示すように、いずれのVINに対しても、VDN1は、0〜1V程度の範囲でしか変位せず、VDP1も、10V〜8.5V程度の範囲でしか変位しないことが確認でき、分圧の効果がほとんどないことが分かる。
【0083】
これに対し、本実施の形態においては、前述のとおり、入力信号線VINに印加される電位が変化しても分圧の効果を奏する。
【0084】
<実施の形態2>
実施の形態1においては、インバータ回路に分圧用トランジスタを用いたが、本実施の形態においては、レベルシフタ回路を例に説明する。
【0085】
図9は、本実施の形態のレベルシフタ回路(半導体集積回路)を示す回路図である。図10は、本実施の形態のレベルシフタ回路の動作を示す図である。
【0086】
通常のレベルシフタ回路は、第2電源電位(高電源電位)VDD2と接地電位VSSとの間に並列に接続されたpチャネル型トランジスタおよびnチャネル型トランジスタの対(PT1およびNT1とPT11およびNT11との対)を有し、これらの接続ノード(NC1、NC2)が、pチャネル型トランジスタ(PT1、PT11)に交差接続される。このnチャネル型トランジスタ(NT1、NT11)のゲート端子は、相補の信号が入力される入力信号線(入力信号ノード)VIN+、VIN−にそれぞれ接続される。また、上記接続ノードNC2が出力信号線(出力信号ノード)VOUTに接続される。
【0087】
しかしながら、本実施の形態においては、第2電源電位(第2電源電位ノード)VDDに接続されたpチャネル型トランジスタPT1と、接続ノードNC1との間に直列に接続された、2つのpチャネル型トランジスタPT2、PT3を有する。
【0088】
また、電源電位VDDに接続されたpチャネル型トランジスタPT11と、接続ノードNC2との間にカスケード接続された、2つのpチャネル型トランジスタPT12、PT13を有する。
【0089】
また、接地電位VSSに接続されたnチャネル型トランジスタNT1と、接続ノードNC1との間にカスケード接続された、2つのnチャネル型トランジスタNT2、NT3を有する。
【0090】
また、接地電位VSSに接続されたnチャネル型トランジスタNT11と、接続ノードNC1との間にカスケード接続された、2つのnチャネル型トランジスタNT12、NT13を有する。
【0091】
このうち、pチャネル型トランジスタPT3およびPT13のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位ノードVM1に接続されている。この中間電位ノードVM1は、固定電位でも良いし、後述する駆動時に中間電位VM1が印加されるよう構成してもよい。
【0092】
また、pチャネル型トランジスタPT2およびPT12のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。この中間電位ノードVM2も、固定電位でも良いし、後述する駆動時に中間電位VM2が印加されるよう構成してもよい。
【0093】
また、nチャネル型トランジスタNT2およびNT12のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する上記中間電位ノードVM1に接続されている。
【0094】
また、nチャネル型トランジスタNT3およびNT13のゲート端子は、電源電位VDDと接地電位VSSとの間に位置する中間電位であって、上記中間電位VM1より高電位である中間電位ノードVM2に接続されている。
【0095】
即ち、各電位の関係は、電源電位VDD>中間電位VM1>中間電位VM2>接地電位VSS…(1)となる。上記関係式(1)を満たす限り、これらの電位の間隔に制限はないが、ほぼ等間隔とすることにより各トランジスタに印加される電位を略等分割でき、耐圧特性を向上することができる。なお、上記pチャネル型トランジスタPT2、PT3、PT12、PT13に印加される中間電位(VM1、VM2)と、上記nチャネル型トランジスタNT2、NT3、NT12、NT13に印加される中間電位(VM1、VM2)とを異なる電位としてもよい。但し、これらの電位を共通化することで、中間電位の引き回しが容易となり、回路設計を簡略化できる。
【0096】
以下に、上記レベルシフタ回路の回路動作について説明する。
【0097】
(1)第1動作
図10(A)に示すように、入力信号線VIN+にHレベル、VIN−にLレベルの電位が印加されると、nチャネル型トランジスタNT1がオン状態となり、nチャネル型トランジスタNT2、NT3を介して、接続ノードNC1はLレベルとなる。この際、接続ノードNC1はLレベルであるため、pチャネル型トランジスタPT11がオン状態となり、pチャネル型トランジスタPT12、PT13を介して、出力信号線VOUTから第2電源電位レベル(高電源電位レベル)の信号が出力される。ここでは、VIN+には、Hレベル(第1電源電位レベル)の5V程度が印加され、第2電源電位VDD2は、例えば15Vである。
【0098】
(2)第2動作
一方、逆に、図10(B)に示すように、入力信号線VIN+にLレベル、VIN−にHレベルの電位が印加されると、pチャネル型トランジスタPT11がオン状態となり、pチャネル型トランジスタPT12、PT13を介して、出力信号線VOUTからLレベルの信号が出力される。この際、接続ノードNC2(出力信号線VOUT)はLレベルであるため、pチャネル型トランジスタPT1がオン状態となり、pチャネル型トランジスタPT2、PT3を介して、接続ノードNC1は第2電源電位VDD2レベルとなる。
【0099】
上記動作により、VIN+〜VIN−の電位5V〜0Vの電位を、VOUTの15V〜0Vの電位にレベルシフトさせることができる。
【0100】
上記第1動作においては、pチャネル型トランジスタPT1、PT2およびPT3の両端には、VDD2=15Vの電位が印加されることとなるが、pチャネル型トランジスタPT3、PT2にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、pチャネル型トランジスタPT1〜PT3の接続ノードVDP1、VDP2は、それぞれ印加された中間電位と同じ電位(VDP1=VM2、VDP2=VM1)となる。また、nチャネル型トランジスタNT11、NT12およびNT13の両端にも、VDD2=15の電位が印加されることとなるが、nチャネル型トランジスタNT13、NT12にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、nチャネル型トランジスタNT11〜NT13の接続ノードVDN11、VDN12は、それぞれ印加された中間電位と同じ電位(VDN11=VM1、VDN12=VM2)となる。
【0101】
したがって、各トランジスタPT1〜PT3、NT11〜NT13に印加される電圧を分圧でき、レベルシフタ回路の耐圧を向上させることができる。
【0102】
また、第2動作においても、pチャネル型トランジスタPT11、PT12およびPT13の両端には、VDD2=15Vの電位が印加されることとなるが、pチャネル型トランジスタPT13、PT12にはそれぞれ中間電位VM1、VM2(但し、VM2>VM1)が印加されているため、pチャネル型トランジスタPT11〜PT13の接続ノードVDP1、VDP2は、それぞれ印加された中間電位と同じ電位(VDP11=VM2、VDP12=VM1)となる。また、nチャネル型トランジスタNT1、NT2およびNT3の両端にも、VDD2=15Vの電位が印加されることとなるが、nチャネル型トランジスタNT3、NT2にはそれぞれ中間電位VM2、VM1(但し、VM2>VM1)が印加されているため、nチャネル型トランジスタNT1〜NT3の接続ノードVDN1、VDN2は、それぞれ印加された中間電位と同じ電位(VDN1=VM1、VDN2=VM2)となる。
【0103】
したがって、各トランジスタPT11〜PT13、NT1〜NT3に印加される電圧を分圧でき、レベルシフタ回路の耐圧を向上させることができる。
【0104】
なお、上記図9においては、pチャネル型駆動用トランジスタPT1、PT11と、各接続ノードNC1、NC2との間に2つのpチャネル型分圧用トランジスタを設け、また、nチャネル型駆動用トランジスタNT1、NT11と、接続ノードNC1、NC2との間に2つのnチャネル型分圧用トランジスタを設けたが、これらの間に設けるトランジスタ数は、1個でも良く、また、3個以上でもよい。1個の場合、図9の回路におけるpチャネル型トランジスタPT2、PT12およびnチャネル型トランジスタNT3、NT13を省略すればよい。
<電気光学装置>
上記実施の形態の半導体集積回路の適用箇所に制限はないが、例えば、以下に示す電気光学装置の周辺回路に用いて好適である。
【0105】
図11は、電気光学装置の構成を示すブロック図である。当該装置は、表示部10および周辺回路部11を有する。この周辺回路部11には、例えば、走査ドライバ13、データドライバ14やこれらを制御する制御回路12などが設けられる。
【0106】
制御回路12、走査ドライバ13及びデータドライバ14は、例えば、表示部10の各画素を構成するトランジスタと同様TFTで構成されている。なお、これらの周辺回路のうちの一部を独立した電子部品、例えば、IC(integrated circuit)チップで構成してもよい。
【0107】
これらの周辺回路においては、上記実施の形態で詳細に説明した、インバータ回路やレベルシフタ回路などが用いられる。これらの回路を、上記TFTで構成する場合、分圧用トランジスタを組み込むことで耐圧を向上させることができ、装置特性を向上させることができる。
【0108】
なお、電気光学装置に特に限定はないが、例えば、有機EL装置、液晶装置、電気泳動装置などの各種電気光学装置に上記実施の形態の半導体集積回路を組み込むことができる。
<電子機器>
次に、図12乃至図16を参照しながら、電気光学装置100を備える電子機器の具体例について説明する。図12はテレビジョンへの適用例を示す。テレビジョン550は、上記電気光学装置100を備えている。図13はロールアップ式テレビジョンへの適用例を示す。ロールアップ式テレビジョン560は、上記電気光学装置100を備えている。図14は携帯電話への適用例を示す。携帯電話530は、アンテナ部531、音声出力部532、音声入力部533、操作部534、及び上記電気光学装置100を備えている。図15はビデオカメラへの適用例である。ビデオカメラ540は、受像部541、操作部542、音声入力部543、及び上記電気光学装置100を備えている。図16は、モバイル型パーソナルコンピュータを示す。モバイル型パーソナルコンピュータは、キーボード101を備えた本体部102と、上記電気光学装置(例えば、有機EL装置)を用いた表示ユニット103とを備えている。
【0109】
尚、電子機器は、これらに限定されず、例えば表示機能を有する各種の電子機器に適用可能である。上記の他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。
【0110】
上記電子機器によれば、器機の高耐圧化を図ることができ、また、高電圧駆動が可能となる。
【0111】
なお、以上詳細に説明した本発明は、上述した実施の形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
【図面の簡単な説明】
【0112】
【図1】実施の形態1のインバータ回路(半導体集積回路)を示す回路図、およびその動作を示す図である。
【図2】実施の形態1のインバータ回路(半導体集積回路)の動作を示す図である。
【図3】実施の形態1のインバータ回路の他の構成を示す回路図、断面図および各トランジスタに印加される電位を示す図である。
【図4】単一ゲートのトランジスタに印加される電位を示す図である。
【図5】比較例の回路構成を示す回路図である。
【図6】比較例の回路の断面図および各トランジスタに印加される電位を示す図である。
【図7】図3に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。
【図8】図5に示すインバータ回路の入力信号線VINに印加される電位に対する各ノード(VOUT、VDN1、VDP1)の電位変化を示す図である。
【図9】実施の形態2のレベルシフタ回路(半導体集積回路)を示す回路図である。
【図10】実施の形態2のレベルシフタ回路の動作を示す図である。
【図11】電気光学装置の構成を示すブロック図である。
【図12】電気光学装置を備えたテレビジョンの斜視図である。
【図13】電気光学装置を備えたロールアップ式テレにジョンの斜視図である。
【図14】電気光学装置を備えた携帯電話の斜視図である。
【図15】電気光学装置を備えたビデオカメラの斜視図である。
【図16】電気光学装置を備えたパーソナルコンピュータの斜視図である。
【符号の説明】
【0113】
10…表示部、11…周辺回路部、12…制御回路、13…走査ドライバ、14…データドライバ、G…ゲート電極、NC、NC1、NC2…接続ノード、NT1、NT2、NT11、NT12…nチャネル型トランジスタ、PT1、PT2、PT11、PT12…pチャネル型トランジスタ、VDD…電源電位、VDD2…第2電源電位、VSS…接地電位、VIN…入力信号線、VOUT…出力信号線、VM1、VM2…中間電位、VDP1、VDP2…ノード、VDN1、VDN2…ノード、VDP11、VDP12…ノード、VDN11、VDN12…ノード
【特許請求の範囲】
【請求項1】
第1電位ノードと接続された第1ノードと、
前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、
前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、
前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位ノードと前記第2電位ノードとの間に位置する第1中間電位に接続されている半導体集積回路。
【請求項2】
前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、
前記第3のnチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている請求項1記載の半導体集積回路。
【請求項3】
第2電位ノードと接続された第1ノードと、
前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、
前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、
前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第1中間電位に接続されている半導体集積回路。
【請求項4】
前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、
前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位に接続されている請求項3記載の半導体集積回路。
【請求項5】
前記第1ノードと前記第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、
前記第1のpチャネル型トランジスタの一端は、前記第1電位ノードに接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、前記第2ノードに接続され、
前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第3中間電位に接続されている請求項1又は2記載の半導体集積回路。
【請求項6】
前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し
前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第3中間電位より低い第4中間電位に接続されている請求項5記載の半導体集積回路。
【請求項7】
第1電位ノードと接続された第1ノードと、
前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、
前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、
前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、
前記第1のnチャネル型トランジスタのゲート端子に入力された信号が低電位レベルである場合に、前記第1ノードから高電位レベルの信号を出力する際、
前記第2のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する半導体集積回路の駆動方法。
【請求項8】
前記半導体集積回路は、さらに、
前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、
前記高電位レベルの信号を出力する際、前記第3のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位を印加する請求項7記載の半導体集積回路の駆動方法。
【請求項9】
第2電位ノードと接続された第1ノードと、
前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、
前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、
前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、
前記第1のpチャネル型トランジスタのゲート端子に入力された信号が高電位レベルである場合に、前記第1ノードから低電位レベルの信号を出力する際、
前記第2のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する半導体集積回路の駆動方法。
【請求項10】
前記半導体集積回路は、さらに、
前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、
前記低電位レベルの信号を出力する際、前記第3のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位を印加する請求項9記載の半導体集積回路の駆動方法。
【請求項11】
請求項1乃至6のいずれか一項記載の半導体集積回路を有することを特徴とする電子機器。
【請求項12】
請求項7乃至10のいずれか一項記載の半導体集積回路の駆動方法を有することを特徴とする電子機器の駆動方法。
【請求項1】
第1電位ノードと接続された第1ノードと、
前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、
前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、
前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位ノードと前記第2電位ノードとの間に位置する第1中間電位に接続されている半導体集積回路。
【請求項2】
前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、
前記第3のnチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位に接続されている請求項1記載の半導体集積回路。
【請求項3】
第2電位ノードと接続された第1ノードと、
前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、
前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、第2ノードに接続され、
前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第1中間電位に接続されている半導体集積回路。
【請求項4】
前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、
前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位に接続されている請求項3記載の半導体集積回路。
【請求項5】
前記第1ノードと前記第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、
前記第1のpチャネル型トランジスタの一端は、前記第1電位ノードに接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、ゲート端子は、前記第2ノードに接続され、
前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続され、ゲート端子は、前記第1電位と前記第2電位との間に位置する第3中間電位に接続されている請求項1又は2記載の半導体集積回路。
【請求項6】
前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し
前記第3のpチャネル型トランジスタのゲート端子は、前記第1電位と前記第2電位との間に位置し、前記第3中間電位より低い第4中間電位に接続されている請求項5記載の半導体集積回路。
【請求項7】
第1電位ノードと接続された第1ノードと、
前記第1ノードと前記第1電位ノードより低電位である第2電位ノードとの間に直列に接続された第1のnチャネル型トランジスタおよび第2のnチャネル型トランジスタを有し、
前記第1のnチャネル型トランジスタの一端は、前記第2電位ノードに接続され、他端は、前記第2のnチャネル型トランジスタの一端に接続され、
前記第2のnチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、
前記第1のnチャネル型トランジスタのゲート端子に入力された信号が低電位レベルである場合に、前記第1ノードから高電位レベルの信号を出力する際、
前記第2のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する半導体集積回路の駆動方法。
【請求項8】
前記半導体集積回路は、さらに、
前記第1ノードと前記第2のnチャネル型トランジスタの他端との間に接続された第3のnチャネル型トランジスタを有し、
前記高電位レベルの信号を出力する際、前記第3のnチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より高い第2中間電位を印加する請求項7記載の半導体集積回路の駆動方法。
【請求項9】
第2電位ノードと接続された第1ノードと、
前記第1ノードと前記第2電位ノードより高電位である第1電位ノードとの間に直列に接続された第1のpチャネル型トランジスタおよび第2のpチャネル型トランジスタを有し、
前記第1のpチャネル型トランジスタの一端は、前記第1電位に接続され、他端は、前記第2のpチャネル型トランジスタの一端に接続され、
前記第2のpチャネル型トランジスタの他端は、前記第1ノードに接続されている半導体集積回路の駆動方法であって、
前記第1のpチャネル型トランジスタのゲート端子に入力された信号が高電位レベルである場合に、前記第1ノードから低電位レベルの信号を出力する際、
前記第2のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置する第1中間電位を印加する半導体集積回路の駆動方法。
【請求項10】
前記半導体集積回路は、さらに、
前記第1ノードと前記第2のpチャネル型トランジスタの他端との間に接続された第3のpチャネル型トランジスタを有し、
前記低電位レベルの信号を出力する際、前記第3のpチャネル型トランジスタのゲート端子に、前記第1電位と前記第2電位との間に位置し、前記第1中間電位より低い第2中間電位を印加する請求項9記載の半導体集積回路の駆動方法。
【請求項11】
請求項1乃至6のいずれか一項記載の半導体集積回路を有することを特徴とする電子機器。
【請求項12】
請求項7乃至10のいずれか一項記載の半導体集積回路の駆動方法を有することを特徴とする電子機器の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−141496(P2010−141496A)
【公開日】平成22年6月24日(2010.6.24)
【国際特許分類】
【出願番号】特願2008−314508(P2008−314508)
【出願日】平成20年12月10日(2008.12.10)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年6月24日(2010.6.24)
【国際特許分類】
【出願日】平成20年12月10日(2008.12.10)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]