【課題】駆動用のＭＯＳトランジスタのオン抵抗が小さく、リーク電流の発生を防ぎ、しかも小型化、低消費電力化に適した昇降圧回路を提供する。
【解決手段】入力電圧ＩＮ2が入力される入力端子１０４、入力電圧ＩＮ2に基づいてＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０１、２０３、入力電圧ＩＮ2に基づいて２ＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０２、２０４、ＭＯＳトランジスタ２０１、２０２に一端が接続され、他端がＭＯＳトランジスタ２０２、２０４に接続される容量素子２０６、ソース・ドレイン端子の一方に２ＶCCが供給され、ソース・ドレイン端子の他方にＶCCが供給され、２ＶCCまたはＧＮＤがゲート端子に供給され、２ＶCCまたはＧＮＤによってオン、オフされるＭＯＳトランジスタ２０５と、によって昇圧回路を構成する。 （もっと読む）

【課題】低電圧動作を実現可能なレベルシフト回路を提供する。
【解決手段】入力電位は、ＧＮＤとＶＤＤとの間で切り替わる。電源端子には、ＶＤＤよりも高いＶＤＤＯが印加される。レベルシフト回路は、クランプ回路と接続制御回路を備える。クランプ回路は、ソースが第１ノードに接続され、ドレインがＰ側出力端子に接続され、ゲートが電源端子に接続された第１ＮＭＯＳトランジスタと、ソースが第１ノードに接続され、ドレインがＮ側出力端子に接続され、ゲートがグランド端子に接続された第１ＰＭＯＳトランジスタと、を備える。入力電位がＧＮＤとＶＤＤの一方の場合、接続制御回路は、Ｐ側出力端子にＶＤＤＯを印加し、且つ、Ｎ側出力端子とグランド端子との間の電気的接続を遮断する。入力電位がＧＮＤとＶＤＤの他方の場合、接続制御回路は、Ｎ側出力端子にＧＮＤを印加し、且つ、Ｐ側出力端子と電源端子との間の電気的接続を遮断する。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な
振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１
６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１
６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場
合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能
とする。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な
振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１
６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１
６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場
合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能
とする。 （もっと読む）

【課題】広いダイナミックレンジと良好な周波数特性を得ることができる信号出力回路を提供する。
【解決手段】実施形態の信号出力回路は、ゲート端子へ一定の電圧Ｖｇが印加され、ソース端子へ入力信号ＩＮが印加されるゲート接地型のＮＭＯＳトランジスタ１と、ゲート端子がＮＭＯＳトランジスタ１のドレイン端子に接続され、ソース端子から出力信号ＯＵＴが出力されるソースフォロワであるＮＭＯＳトランジスタ２とを備える。この信号出力回路は、バックゲートバイアス生成部３が、ＮＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のバックゲート端子へ印加する共通のバックゲートバイアス電圧Ｖｂを生成する。 （もっと読む）

【課題】低いデューティサイクル歪み及び高い電源電圧マージンの高速レベルシフティング回路を提供する。
【解決手段】レベルシフタ１００は、反転回路１０４と、クロス接続されたレベルシフティングラッチ１０２と、ＳＲロジックゲートラッチ１０３とを含み、レベルシフティングラッチ１０２の第１、第２出力は、ＳＲロジックゲートラッチ１０３のセット（Ｓ）入力ノード１２１およびリセット（Ｒ）入力ノード１２０に接続され、反転回路１０４は、レベルシフティングラッチ１０２の第１入力ノード１１２に非反転の信号を供給すると共に、第２入力ノード１１３に反転の信号を供給し、入力信号のロウからハイへの変化はＳＲロジックゲートラッチ１０３をリセットし、ハイからロウへの変化はＳＲロジックゲートラッチ１０３をセットするように構成されている。 （もっと読む）

【課題】製造プロセスの全ての受け容れられる変化及び全ての許容動作温度にわたって所与の周波数で正しい動作を保証する供給電圧を決定する。
【解決手段】集積回路は、テストに不合格となるまで、各々、より低い要求供給電圧大きさで集積回路のロジック回路のテストを繰り返すように構成された自己校正ユニットを備えている。テストに合格する最も低い要求供給電圧大きさを使用して、集積回路の要求供給電圧大きさを発生する。集積回路は、集積回路のエリアにわたって物理的に分布されたロジックゲートの直列接続体と、論理的遷移をその直列接続体へ送出し、そしてそれに対応する遷移をその直列接続体の出力において検出するように構成された測定ユニットとを備えている。送出と検出との間の時間量を使用して、集積回路の供給電圧大きさを要求する。 （もっと読む）

【課題】コンデンサの供給する電源電圧の低下により、誤動作を起こす虞がある。
【解決手段】通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、前記低消費電力モード状態時に、電源電圧レベルを検出する検出手段と、前記検出した電源電圧レベルを記憶する記憶手段と、前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する半導体集積回路。 （もっと読む）

【課題】低電圧動作及び高速動作が可能な、判定帰還型のイコライズ回路を提供すること。
【解決手段】本発明にかかる判定帰還型イコライズ回路は、ダイナミック型サンプル回路１、ラッチ回路２及びバッファ回路３を備える。ダイナミック型サンプル回路１は、入力データＩＮ及びＩＮＢ、フィードバック信号ＦＢ１〜ＦＢｎ及びＦＢＢ１〜ＦＢＢｎをサンプリングし、サンプリングした信号を加算したサンプル信号ＳＳ及びＳＳＢを出力する。ラッチ回路２は、差動サンプル信号サンプル信号ＳＳ及びＳＳＢの差電圧を増幅し、増幅した信号を保持する。なお、ラッチ回路２は、差動サンプル信号ＳＳ及びＳＳＢが過渡状態にあるときの差電圧を増幅する。バッファ回路３は、ラッチ回路２により保持された信号を出力データＯＵＴ及びＯＵＴＢとして出力する。 （もっと読む）

【課題】電源電圧が動作電圧以下でも出力が不定にならず、かつ面積の小さい出力回路を提供する。
【解決手段】インバータ回路の電源端子にスイッチ回路を設け、電源電圧が回路の動作電圧以下のとき、スイッチ回路がインバータ回路の動作を停止させる。そして、インバータ回路の出力端子に電流源を設け、インバータ回路の動作が停止したときに出力を電源電圧に固定する、ように構成した。 （もっと読む）

【課題】 ゲート−ソース逆バイアス駆動の動作原理を定量化し、ＭＯＳＴのしきい電圧と動作電圧の関係を明らかにすることにより、逆バイアス駆動の原理を活用した複数のＭＯＳＴの組み合わせを用いて、動作電圧１Ｖ以下の高速低電圧動作を可能にする。
【解決手段】 低ＶｔのＭＯＳＴを含む回路のリーク電流を、ＭＯＳＴのゲート（Ｇ）とソース（Ｓ）を逆バイアスする各種の駆動方式によって低減する。低ＶｔのＭＯＳＴに各種のＧ−Ｓ逆バイアスを加えることにより、リーク電流の少ない１Ｖ以下の高速低電圧ＣＭＯＳ論理回路、あるいはメモリ回路が実現される。 （もっと読む）

【課題】低コストで低電圧高速動作が可能なＩ／Ｏ回路を備えた半導体集積回路装置を提供する。
【解決手段】Ｉ／Ｏ回路において、Ｉ／Ｏ電圧ｖｃｃ（例えば３．３Ｖ）をｖｃｃ＿１８（例えば１．８Ｖ）へ低電圧化した場合に、速度劣化を引き起こす部分が、レベル変換部と、メインの大型バッファを駆動するためのプリバッファ部分であることに着目し、レベルアップコンバータＬＵＣとプリバッファＰＢＦの回路に高電圧（電圧ｖｃｃ）を印加することにより、低コストで低電圧高速動作が可能なＩ／Ｏ回路を実現する。 （もっと読む）

【課題】出力特性の自動調整が可能で、かつ低電力で動作できる高速デジタル出力ドライバを有する半導体装置を提供する。
【解決手段】出力用ドライバ３は、参照電流Ｉｒｅｆ２の大きさに応じて、出力特性の調整が可能なスケーラブル低電圧信号方式のドライバである。出力用ドライバレプリカ４は、出力用ドライバを複製したものであり、自身の出力と基準電圧との差に基づいて、参照電流Ｉｒｅｆ２の大きさを調整して出力用ドライバ３へ出力する。 （もっと読む）

【課題】駆動回路の低駆動電圧化に対応し、入力信号の電圧振幅が小さい場合にも十分な振幅変換能力を有するレベルシフタを提供する。
【解決手段】信号の電圧振幅の変換部分に、カレントミラー回路１５０および差動回路１６０を利用したレベルシフタを用いる。トランジスタ１０５、１０６を介して差動回路１６０に入力された信号の電位差を増幅して出力するため、入力信号の電圧振幅が小さい場合にも、トランジスタのしきい値の影響を受けることなく、正常な電圧振幅の変換を可能とする。 （もっと読む）

【課題】モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することを目的とする。
【解決手段】モジュール化されたユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、差動信号変換後の信号の電圧レベルを検出する電圧レベル検出手段１０６と、前記電圧レベル検出手段が検出した電圧レベルが所定の電圧レベルかを判断することで、異常検知を行う信号線異常検知手段１０２を備えたことを特徴とする画像形成装置。 （もっと読む）

【課題】電源電圧の低電圧化に対応可能とし高速化を実現するレベルシフタ回路の提供。
【解決手段】第１の電源と基準電源に対応した振幅の入力信号に応答してオン・オフが制御される第１のトランジスタと、入力信号の相補信号に応答してオン・オフが制御される第２のトランジスタと、縦積み接続された第３、第４、第５、第６のトランジスタと、を備え、第１及び第２のトランジスタは第１導電型で、第３乃至第６のトランジスタは第２導電型で、第１、第３、第５のトランジスタは、基準電源と、第１の電源電圧と異なる電圧の第２の電源との間に接続され、第２、第４、第６のトランジスタは、基準電源と、第２の電源との間に接続され、第１のノードは、第４トランジスタの入力端子と第５のトランジスタの入力端子に共通に接続され、第２のノードは、第３トランジスタの入力端子と第６のトランジスタの入力端子に共通に接続する。 （もっと読む）

【課題】プリエンファシス機能を有する出力回路において、デエンファシス時における差動出力信号のコモンモード電圧のプリエンファシス時のコモンモード電圧からの変動を抑制する。
【解決手段】入力信号とその相補信号とを差動入力して差動出力し、差動出力信号のうち高電位側の出力信号にデエンファシスをかける際に、当該デエンファシス電流を供給するトランジスタ（Ｎ３、Ｎ４）に流れる電流を絞る回路（Ｎ５、Ｎ６、Ｒ３）を備え、デエンファシス時の前記出力信号のハイレベルの前記出力信号のプリエンファシス時のハイレベルからの変化量を縮減させ、デエンファシス時の前記差動出力信号のコモンモード電圧をプリエンファシス時のコモンモード電圧に近づける。 （もっと読む）

【課題】消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得る。
【解決手段】本発明のレベルシフト回路は、インバータ回路ＩＮＶ２、レベルシフト素子ＭＯＳ１、第１の抵抗Ｒ１及びカレントミラー回路ＣＭ１を備える。インバータ回路ＩＮＶ２は、入力信号を反転して出力する。レベルシフト素子ＭＯＳ１は、入力信号を反転した信号をゲート信号として動作する。第１の抵抗Ｒ１の一端は、インバータ回路の出力に接続されている。カレントミラー回路ＣＭ１は、第１の抵抗Ｒ１を介してインバータ回路ＩＮＶ２の出力から入力した電流に対応する電流をレベルシフト素子ＭＯＳ１のソースから接地点に流す。 （もっと読む）

【課題】電圧調整回路を提供するための改善された技法を提供する。
【解決手段】供給電圧ノードを出力電圧ノードに接続するプルアップｐ型閾値デバイスであって、制御信号に依存してオフに切り替えられるように構成されるプルアップｐ型閾値デバイスを備える電圧調整回路が提供される。プルダウンスタックは、出力電圧ノードを基準電圧ノードに接続し、プルダウンスタックは、直列で接続されるプルダウンｐ型閾値デバイスおよびプルダウンｎ型閾値デバイスを備える。インバータは、出力電圧ノードから入力を受け取るように構成され、カットオフ信号を生成するように構成され、プルダウンｎ型閾値デバイスは、制御信号に依存してオンに切り替えられるように構成され、プルダウンｐ型閾値デバイスは、カットオフ信号に依存してオフに切り替えられるように構成される。 （もっと読む）

【課題】 温度条件が変化しても停止電圧との適切な電位差を保ち低消費電力を実現する集積回路装置等を提供する。
【解決手段】 集積回路装置１であって、第１の振幅と比べて、入力された発振信号４００の振幅の方が大きい場合に、第１の矩形波信号４０８を出力する第１の矩形波信号生成部１１と、前記第１の振幅よりも大きな第２の振幅と比べて、前記発振信号４００の振幅の方が大きい場合に、第２の矩形波信号４０２を出力する第２の矩形波信号生成部１２を含む。 （もっと読む）