画像形成装置
【課題】モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することを目的とする。
【解決手段】モジュール化されたユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、差動信号変換後の信号の電圧レベルを検出する電圧レベル検出手段１０６と、前記電圧レベル検出手段が検出した電圧レベルが所定の電圧レベルかを判断することで、異常検知を行う信号線異常検知手段１０２を備えたことを特徴とする画像形成装置。
【解決手段】モジュール化されたユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、差動信号変換後の信号の電圧レベルを検出する電圧レベル検出手段１０６と、前記電圧レベル検出手段が検出した電圧レベルが所定の電圧レベルかを判断することで、異常検知を行う信号線異常検知手段１０２を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置の構成要素間でデータを伝送する技術に関するものであり、特に差動伝送方式の通信のエラー処理に関するものである。
【背景技術】
【０００２】
近年、各部を機能別にモジュール化した画像形成装置が供給されている。モジュール化された画像形成装置は、例えば原稿の画像を読み取って画像データを生成する画像入力装置、該画像入力装置によって生成された画像データを用いて印刷を行う画像出力装置、画像形成装置各部の制御を行う制御装置などからなる。そして、これらの装置は通信手段によって接続され、互いの間で画像データや制御信号の送受信を行うように構成されている。このようなモジュール化された画像形成装置のモジュール間の通信に関して、さまざまな技術が提案されている。特に近年、画像形成装置においても小型・高性能化の流れが進み、モジュール間の通信も高速処理が必要とされているため、モジュール間の通信速度を上げる為、差動伝送方式によってシリアル通信を行う装置が増えている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９７９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記差動伝送方式の構成においてユニット間の接続にはハーネスを用いて接続をすることが多い為、ハーネスの断線や、ハーネスと筐体とのショート、コネクタ差し忘れ、紙粉やトナー粉等の付着によるコネクタの接触不良が発生する。更に、差動伝送方式特有の差動伝送経路におけるインピーダンス不整合による通信不良、ノイズ等さまざまな要因の通信不良も発生する。従来、シリアル通信不良時は、通信エラーの要因に関わらず通信エラー表示を行い装置を停止していた。しかしながら、通信エラーというだけではエラー原因の究明に時間がかかり、ダウンタイムを長引かせてしまうという問題があった。
【０００５】
本発明は、通信エラーの要因判別が可能であり、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することが可能な画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するためになされたものであり以下の構成を有する。
【０００７】
モジュール化された複数のユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、
前記複数のユニット間を接続するコネクタとハーネスを有し、
入力信号を差動信号に変換する差動信号変換手段と、
前記差動信号変換手段により変換された差動信号の正相及び負相の電圧レベルを検出する電圧レベル検出手段と、
前記電圧レベル検出手段により検出された正相及び負相の電圧レベルに基づいて複数の通信状態における異常のうちのいずれかを検知する信号線異常検知手段を備えたことを特徴とする画像形成装置。
【発明の効果】
【０００８】
本発明によれば、モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出する。その結果、通信異常の種類または原因を早期に判別することが可能となり、ユーザーにとって、ダウンタイムの低減を図ることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本実施例の画像形成装置の制御回路のブロック図
【図２】本実施例の画像形成装置の差動ドライバの構成図
【図３】本実施例の画像形成装置におけるユニット間の通信形式を示す図
【図４】本実施例の画像形成装置の差動信号の状態図
【図５】本実施例の画像形成装置の差動ドライバへの入力電圧Ｖｉｎに対応する出力電圧Ｖｏを示した図
【図６】実施例の画像形成装置のＣＰＵの制御を示すフローチャート
【図７】実施例の画像形成装置のマスターコントローラの制御を示すフローチャート
【発明を実施するための形態】
【００１０】
以下、添付図面に基づき、本発明に係る画像形成装置を実施する為の最良の形態を、実施例により、詳しく説明する。
【実施例１】
【００１１】
図１は本実施例における画像形成装置の制御回路のブロック図である。図のように、この制御回路はモジュール化された複数のユニットにより構成されている。１００はモジュール化されたユニットＡであり、該ユニットには通信の制御を司るマスターコントローラ１０１、装置全体の制御を司るＣＰＵ１０３、ＣＬＫ生成部１０４、出力バッファ１０７、出力バッファの出力を制御する出力制御部１０５を備える。また、出力バッファからの信号を差動信号に変換する差動ドライバ１０９、ユニットＢ２００からの差動信号の受信を行うレシーバ１１０、レシーバの信号を受ける入力バッファ１０８を有している。更に、差動信号の電圧を検出する電圧検知部１０６（電圧レベル検出手段）、ユニット間をハーネスにて接続するためのコネクタ１１１，１１２を備えている。更にマスターコントローラ１０１は、前記電圧検知部１０６の出力に応じ、信号の異常判断を行う信号線異常検知部１０２を備えている。ユニットＢ２００はユニットＡのマスターコントローラ１０１と通信を行う為のスレーブコントローラ２０１を備えている。更には、差動信号の受信を行うレシーバ２０９、とスレーブコントローラ２０１の送信データを差動信号に変換するドライバ２１０、ユニット間をハーネスにて接続する為のコネクタ２１１，２１２を備えている。なお、コネクタ１１１，１１２とハーネス及びコネクタ２１１，２１２とハーネスを画像形成装置本体に挿抜自在に装着されるユニットとして構成しても良い。
【００１２】
マスターコントローラ１０１はＣＰＵ１０３からの命令を受け送信するシリアルデータを生成し、スレーブコントローラ２０１からの受信シリアルデータをパラレルデータに変換する。マスターコントローラ１０１にて生成された送信シリアルデータは、スレーブコントローラ２０１に送信するために、出力バッファ１０７を通り差動ドライバ１０９にて差動信号に変換されスレーブコントローラ２０１に送信される。逆にスレーブコントローラ２０１からの差動信号はレシーバ１１０にて通常のシリアルデータに変換され入力バッファ１０８を通りマスターコントローラ１０１へ送られる。基板内の差動信号は電圧検知部１０６にて電圧レベルを検出し、マスターコントローラ１０１内の信号線異常検知部１０２に送られる。信号線異常検知部１０２では、前記電圧検知部１０６の出力から異常検知を行い、異常を検知した際には、マスターコントローラ１０１は通信を停止し、異常状態をＣＰＵ１０３に知らせる。ＣＰＵ１０３は通信異常時には、ユーザーインターフェース１２０上にエラー表示を行うものとする。
【００１３】
次に図２を用い本発明に用いる差動伝送方式のシリアル通信に使用する差動ドライバ１０９の仕組みについて説明する。図２は差動ドライバ１０９の構成図であり、入力端子５０１にＨｉが入力されるとＰｃｈ−ＦＥＴ５０４とＮｃｈ−ＦＥＴ５０５がＯＮし、電源から５０９の二点鎖線の経路５０９をたどり電流が流れる。逆に入力端子５０１にＬｏが入力されるとＰｃｈ−ＦＥＴ５０６とＮｃｈ−ＦＥＴ５０７がＯＮし、電源から点線の経路５１０をたどり電流が流れる構成になっている。また該差動ドライバ１０９は定電流制御の為、電流経路上のインピーダンスに応じて出力端子５０２，５０３の電圧が変動する。
【００１４】
次に図３にユニット間の通信のデータ形式を示す。マスターコントローラ１０１はまず初めに差動信号電圧検出の為の信号を送信する。本実施例ではハイ１ビット、ロー１ビットを差動信号電圧検知用として送信し、その時の電圧レベルを電圧検出部にて検出している。その後データ転送を開始する為のスタートビットとして、９ｂｉｔすべてハイを送信する。続いて、ライトデータかリードデータかを表すＣｏｍｍａｎｄ（例えば、ライトであれば０１１０１００１、リードであれば、１００１０１１０）、シリアルデータ（０〜７ｂｉｔ）、パリティビット、ストップビットという順序でデータが送信される。通信エラーの検知はパリティビットにて行い、１フレームごとにエラー検知を行うものとする。受信データに関しても送信データと同様の形態で、スレーブコントローラ２０１からマスターコントローラ１０１へ送信されるものとする。
【００１５】
次に通信の異常判断について説明する。図４は後述する各状態における差動信号の電圧レベルを示した図である。
【００１６】
図４（ａ）は差動ドライバ１０９への入力電圧であり、図４（ｂ）〜（ｅ）は入力電圧図４（ａ）に対応した差動信号変換後の各状態における差動信号の電圧レベルを示したものである。図４（ｂ）正常な通信状態であり、ｃｏｍｍｏｎ電圧（オフセット電圧）を基準に所定電圧の振幅内で通信が行なわれる。図４（ｃ）はハーネスの断線、コネクタ抜け時の差動信号の電圧レベルを示したものである。ハーネスの断線、コネクタ抜け時は電流の流れる経路がない為、入力電圧に対応し、差動信号の電圧が差動ドライバ１０９の最大出力電圧と０Ｖの振幅を繰り返す挙動を示す。図４（ｄ）はハーネスの筐体とのショート時の差動信号の電圧レベルを示している。ハーネスの筐体とのショート時は、ハーネスの筐体とのショートしている差動信号が０Ｖに固定される。図４（ｅ）は差動信号のインピーダンス異常時の電圧レベルを示している。インピーダンス異常時は、電圧バランスが崩れ、差動信号の電圧振幅が小さくなったり、又は大きくなったりする挙動を示す。これは前述した通り差動ドライバ１０９は定電流制御の為、経路上のインピーダンスが高い場合には電流を一定にしようとするので、出力端子間の電位差が大きくなるためである。
【００１７】
図５は差動ドライバ１０９への入力電圧Ｖｉｎに対する差動ドライバ１０９の出力電圧Ｖｏを示したものである。図５を用いて異常判断の例を説明する。
【００１８】
以下の２つの条件を満たす場合は、正常と判断する。
（１）差動ドライバ１０９への入力電圧がＨｉの時、Ｖｏ＋はｃｏｍｍｏｎ＋α以下、Ｖｏ−はｃｏｍｍｏｎ−α以上、差動ドライバ１０９への入力電圧がＬｏの時、Ｖｏ＋はｃｏｍｍｏｎ−α以上、Ｖｏ−はｃｏｍｍｏｎ＋α以下であること。
（２）入力電圧がＨｉの状態では、Ｖｏ＋＞Ｖｏ−でかつＶｏ＋とＶｏ−の電位差がγ以上（例えば３００ｍＶ以上とする）であり、入力電圧がＬｏの状態では、Ｖｏ＋＜Ｖｏ−でかつＶｏ＋とＶｏ−の電位差がγ以上（例えば３００ｍＶ以上とする）であること。
【００１９】
ここで、Ｖｏ＋は差動ドライバ１０９の＋端子出力電圧、Ｖｏ−は差動ドライバ１０９の−端子出力電圧、ｃｏｍｍｏｎは差動信号のオフセット電圧、αはｃｏｍｍｏｎ電圧基準における差動信号の電位差のリミット値である。また、γは差動信号間の電位差の下限リミット値である。
【００２０】
次に異常時の例について説明する。まず、以下の２つの条件を満たす場合は、ハーネスの断線、又はコネクタ抜けと判断する（図４（ｃ））。
（１）差動ドライバ１０９への入力電圧がＨｉの時、Ｖｏ＋はｃｏｍｍｏｎ＋α以上、Ｖｏ−はｃｏｍｍｏｎ−α以下、差動ドライバ１０９への入力電圧がＬｏの時、Ｖｏ＋はｃｏｍｍｏｎ−α以下、Ｖｏ−はｃｏｍｍｏｎ＋α以上である。
（２）差動ドライバ１０９への入力電圧がＨｉの時、Ｖｏ＋が差動ドライバ１０９の電源電圧Ｖｃｃと同等の電圧レベルであり、かつＶｏ−はグランドレベルである。更に、差動ドライバ１０９への入力電圧がＬｏの時、出力電圧Ｖｏ＋がグランドレベルであり、かつＶｏ−は差動ドライバ１０９の電源電圧Ｖｃｃと同じ電圧レベルである。
【００２１】
なお、ここでＶｏ＋とは差動ドライバ１０９により変換された正相の出力電圧であり、Ｖｏ−とは差動ドライバ１０９により変換された負相の出力電圧である。
【００２２】
差動ドライバ１０９への入力電圧がＨｉ、Ｌｏと入力したときに出力電圧Ｖｏ＋、Ｖｏ−の出力がＧＮＤレベルで変化がない場合はハーネスの筐体とのショートと判断する（図４（ｄ））。
【００２３】
上記以外の状態が発生した場合は、基板間のインピーダンス異常と判断する（図４（ｅ））。
【００２４】
図６は実施例の制御に係るＣＰＵ１０３のフローチャートを示したものである。
【００２５】
まず、装置の電源が投入されると、ＣＰＵ１０３はマスターコントローラ１０１に対しシリアル通信開始の指令信号を送信する（Ｓ３０１）。前記指令信号送信後、マスターコントローラ１０１内のエラーレジスタの定期的なポーリングを開始する（Ｓ３０２）。その後エラーレジスタにエラーフラグが立っているかどうかの判断を行い（Ｓ３０３）、エラーフラグが立っていない場合は、引き続きエラーレジスタのポーリングを行う。エラーフラグが立っている場合は、エラーレジスタのどのｂｉｔにエラーフラグが立っているかに応じて操作部上にエラーコード（結果）を表示する（Ｓ３０４）。
【００２６】
図７は実施例の制御に係るマスターコントローラ１０１のフローチャートを示したものである。
【００２７】
まず電源が投入されるとシリアル通信開始の指令信号がきたかの判断を行う（Ｓ４０１）。指令が無ければ指令を待ち、指令がきた場合には後段の差動ドライバ１０９に対し、Ｈｉを入力する（Ｓ４０２）。前記状態で電圧検知部１０６が検知した電圧をマスターコントローラ１０１内の信号異常検知部に格納する（Ｓ４０３）。次にマスターコントローラ１０１は後段の差動ドライバ１０９に対し、Ｌｏを入力する（Ｓ４０４）。前記状態で電圧検知部１０６が検知した電圧をマスターコントローラ１０１内の信号異常検知部に格納する（Ｓ４０５）。次にマスターコントローラ１０１内の信号異常検知部は、前記２つの格納されたデータを比較することでエラー判断を行う。まず、入力信号Ｈｉ時はＶｏ＋≦ｃｏｍｍｏｎ＋αかつＶｏ−≧ｃｏｍｍｏｎ−αかつＶｏ＋＞Ｖｏ−かつ｜（Ｖｏ＋）−（Ｖｏ−）｜≧γであるかの判断を行う。また、入力信号Ｌｏ時はＶｏ＋≧ｃｏｍｍｏｎ−αかつＶｏ−≦ｃｏｍｍｏｎ＋αかつＶｏ＋＜Ｖｏ−かつ｜（Ｖｏ＋）−（Ｖｏ−）｜≧γであるかの判断を行う（Ｓ４０６）。上記判断において正しいと判断した場合は、前記判断を受けマスターコントローラ１０１は１フレーム分のデータ通信を開始する（Ｓ４０７）。データ通信開始後は１フレーム分のデータ通信が終了したかどうかの判断を行う（Ｓ４０８）。データ通信が終了していない場合はＳ４０８のデータ通信を継続する。データ通信が終了した場合は、１フレーム内で通信エラーが発生したかどうかの判断を行う（Ｓ４０９）。通信エラーの発生がない場合には、Ｓ４０２に戻る。逆に１フレーム内で通信エラーが発生した場合は通信停止処理（Ｓ４１０）を行いエラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１１）。
【００２８】
Ｓ４０６にて誤りと判断した場合は入力信号Ｈｉ時にＶｏ＋≧ｃｏｍｍｏｎ＋αかつＶｏ−≦ｃｏｍｍｏｎ−αかつＶｏ＋≒ＶｃｃかつＶｏ−≒ＧＮＤかどうかの判断が行われる。更に、入力信号Ｌｏ時にＶｏ＋≦ｃｏｍｍｏｎ−αかつＶｏ−≧ｃｏｍｍｏｎ＋αかつＶｏ＋≒ＧＮＤかつＶｏ−≒Ｖｃｃかどうかの判断が行われる（Ｓ４１２）。ここで正しいと判断した場合は通信ラインのコネクタ抜け、又はハーネスの断線とし（Ｓ４１３）、エラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１４）。Ｓ４１２にて誤りと判断した場合は、（入力信号Ｈｉ時にＶｏ＋≒ＧＮＤかつ入力信号Ｌｏ時Ｖｏ＋≒ＧＮＤ）または（入力信号Ｈｉ時にＶｏ−≒ＧＮＤかつ入力信号Ｌｏ時にＶｏ−≒ＧＮＤ）かの判断を行う（Ｓ４１５）。Ｓ４１５の判断において正しいと判断した場合はハーネスの筐体との短絡とし（Ｓ４１６）、エラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１７）。逆に誤りと判断した場合は通信ラインのインピーダンス異常とし（Ｓ４１８）、エラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１９）。
【００２９】
前述した通り、ＣＰＵ１０３はマスターコントローラ１０１のエラーレジスタのエラーフラグの立っているｂｉｔに応じてエラーコードを操作部上に表示するものとする。
【００３０】
以上のように差動伝送のシリアル通信において差動信号の電圧を検出し、その検出値から通信エラーの要因を早期に判断することができ、ユーザーにとってダウンタイムの低減を図ることが可能となる。
【符号の説明】
【００３１】
１００ ユニットＡ
１０１ マスターコントローラ
１０２ 信号線異常検知部（信号線異常検出手段に対応）
１０３ ＣＰＵ
１０６ 電圧検出部（電圧レベル検出手段に対応）
１０９ 差動ドライバ
１１０ 差動レシーバ
１２０ 操作部
【技術分野】
【０００１】
本発明は、画像形成装置の構成要素間でデータを伝送する技術に関するものであり、特に差動伝送方式の通信のエラー処理に関するものである。
【背景技術】
【０００２】
近年、各部を機能別にモジュール化した画像形成装置が供給されている。モジュール化された画像形成装置は、例えば原稿の画像を読み取って画像データを生成する画像入力装置、該画像入力装置によって生成された画像データを用いて印刷を行う画像出力装置、画像形成装置各部の制御を行う制御装置などからなる。そして、これらの装置は通信手段によって接続され、互いの間で画像データや制御信号の送受信を行うように構成されている。このようなモジュール化された画像形成装置のモジュール間の通信に関して、さまざまな技術が提案されている。特に近年、画像形成装置においても小型・高性能化の流れが進み、モジュール間の通信も高速処理が必要とされているため、モジュール間の通信速度を上げる為、差動伝送方式によってシリアル通信を行う装置が増えている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９７９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記差動伝送方式の構成においてユニット間の接続にはハーネスを用いて接続をすることが多い為、ハーネスの断線や、ハーネスと筐体とのショート、コネクタ差し忘れ、紙粉やトナー粉等の付着によるコネクタの接触不良が発生する。更に、差動伝送方式特有の差動伝送経路におけるインピーダンス不整合による通信不良、ノイズ等さまざまな要因の通信不良も発生する。従来、シリアル通信不良時は、通信エラーの要因に関わらず通信エラー表示を行い装置を停止していた。しかしながら、通信エラーというだけではエラー原因の究明に時間がかかり、ダウンタイムを長引かせてしまうという問題があった。
【０００５】
本発明は、通信エラーの要因判別が可能であり、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出することが可能な画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するためになされたものであり以下の構成を有する。
【０００７】
モジュール化された複数のユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、
前記複数のユニット間を接続するコネクタとハーネスを有し、
入力信号を差動信号に変換する差動信号変換手段と、
前記差動信号変換手段により変換された差動信号の正相及び負相の電圧レベルを検出する電圧レベル検出手段と、
前記電圧レベル検出手段により検出された正相及び負相の電圧レベルに基づいて複数の通信状態における異常のうちのいずれかを検知する信号線異常検知手段を備えたことを特徴とする画像形成装置。
【発明の効果】
【０００８】
本発明によれば、モジュール化された画像形成装置における装置間の差動通信部の電圧レベルを検出することで、通信エラーの要因判別を可能にし、更に、差動伝送特有のインピーダンスのアンバランスにおける電圧レベルを検出する。その結果、通信異常の種類または原因を早期に判別することが可能となり、ユーザーにとって、ダウンタイムの低減を図ることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本実施例の画像形成装置の制御回路のブロック図
【図２】本実施例の画像形成装置の差動ドライバの構成図
【図３】本実施例の画像形成装置におけるユニット間の通信形式を示す図
【図４】本実施例の画像形成装置の差動信号の状態図
【図５】本実施例の画像形成装置の差動ドライバへの入力電圧Ｖｉｎに対応する出力電圧Ｖｏを示した図
【図６】実施例の画像形成装置のＣＰＵの制御を示すフローチャート
【図７】実施例の画像形成装置のマスターコントローラの制御を示すフローチャート
【発明を実施するための形態】
【００１０】
以下、添付図面に基づき、本発明に係る画像形成装置を実施する為の最良の形態を、実施例により、詳しく説明する。
【実施例１】
【００１１】
図１は本実施例における画像形成装置の制御回路のブロック図である。図のように、この制御回路はモジュール化された複数のユニットにより構成されている。１００はモジュール化されたユニットＡであり、該ユニットには通信の制御を司るマスターコントローラ１０１、装置全体の制御を司るＣＰＵ１０３、ＣＬＫ生成部１０４、出力バッファ１０７、出力バッファの出力を制御する出力制御部１０５を備える。また、出力バッファからの信号を差動信号に変換する差動ドライバ１０９、ユニットＢ２００からの差動信号の受信を行うレシーバ１１０、レシーバの信号を受ける入力バッファ１０８を有している。更に、差動信号の電圧を検出する電圧検知部１０６（電圧レベル検出手段）、ユニット間をハーネスにて接続するためのコネクタ１１１，１１２を備えている。更にマスターコントローラ１０１は、前記電圧検知部１０６の出力に応じ、信号の異常判断を行う信号線異常検知部１０２を備えている。ユニットＢ２００はユニットＡのマスターコントローラ１０１と通信を行う為のスレーブコントローラ２０１を備えている。更には、差動信号の受信を行うレシーバ２０９、とスレーブコントローラ２０１の送信データを差動信号に変換するドライバ２１０、ユニット間をハーネスにて接続する為のコネクタ２１１，２１２を備えている。なお、コネクタ１１１，１１２とハーネス及びコネクタ２１１，２１２とハーネスを画像形成装置本体に挿抜自在に装着されるユニットとして構成しても良い。
【００１２】
マスターコントローラ１０１はＣＰＵ１０３からの命令を受け送信するシリアルデータを生成し、スレーブコントローラ２０１からの受信シリアルデータをパラレルデータに変換する。マスターコントローラ１０１にて生成された送信シリアルデータは、スレーブコントローラ２０１に送信するために、出力バッファ１０７を通り差動ドライバ１０９にて差動信号に変換されスレーブコントローラ２０１に送信される。逆にスレーブコントローラ２０１からの差動信号はレシーバ１１０にて通常のシリアルデータに変換され入力バッファ１０８を通りマスターコントローラ１０１へ送られる。基板内の差動信号は電圧検知部１０６にて電圧レベルを検出し、マスターコントローラ１０１内の信号線異常検知部１０２に送られる。信号線異常検知部１０２では、前記電圧検知部１０６の出力から異常検知を行い、異常を検知した際には、マスターコントローラ１０１は通信を停止し、異常状態をＣＰＵ１０３に知らせる。ＣＰＵ１０３は通信異常時には、ユーザーインターフェース１２０上にエラー表示を行うものとする。
【００１３】
次に図２を用い本発明に用いる差動伝送方式のシリアル通信に使用する差動ドライバ１０９の仕組みについて説明する。図２は差動ドライバ１０９の構成図であり、入力端子５０１にＨｉが入力されるとＰｃｈ−ＦＥＴ５０４とＮｃｈ−ＦＥＴ５０５がＯＮし、電源から５０９の二点鎖線の経路５０９をたどり電流が流れる。逆に入力端子５０１にＬｏが入力されるとＰｃｈ−ＦＥＴ５０６とＮｃｈ−ＦＥＴ５０７がＯＮし、電源から点線の経路５１０をたどり電流が流れる構成になっている。また該差動ドライバ１０９は定電流制御の為、電流経路上のインピーダンスに応じて出力端子５０２，５０３の電圧が変動する。
【００１４】
次に図３にユニット間の通信のデータ形式を示す。マスターコントローラ１０１はまず初めに差動信号電圧検出の為の信号を送信する。本実施例ではハイ１ビット、ロー１ビットを差動信号電圧検知用として送信し、その時の電圧レベルを電圧検出部にて検出している。その後データ転送を開始する為のスタートビットとして、９ｂｉｔすべてハイを送信する。続いて、ライトデータかリードデータかを表すＣｏｍｍａｎｄ（例えば、ライトであれば０１１０１００１、リードであれば、１００１０１１０）、シリアルデータ（０〜７ｂｉｔ）、パリティビット、ストップビットという順序でデータが送信される。通信エラーの検知はパリティビットにて行い、１フレームごとにエラー検知を行うものとする。受信データに関しても送信データと同様の形態で、スレーブコントローラ２０１からマスターコントローラ１０１へ送信されるものとする。
【００１５】
次に通信の異常判断について説明する。図４は後述する各状態における差動信号の電圧レベルを示した図である。
【００１６】
図４（ａ）は差動ドライバ１０９への入力電圧であり、図４（ｂ）〜（ｅ）は入力電圧図４（ａ）に対応した差動信号変換後の各状態における差動信号の電圧レベルを示したものである。図４（ｂ）正常な通信状態であり、ｃｏｍｍｏｎ電圧（オフセット電圧）を基準に所定電圧の振幅内で通信が行なわれる。図４（ｃ）はハーネスの断線、コネクタ抜け時の差動信号の電圧レベルを示したものである。ハーネスの断線、コネクタ抜け時は電流の流れる経路がない為、入力電圧に対応し、差動信号の電圧が差動ドライバ１０９の最大出力電圧と０Ｖの振幅を繰り返す挙動を示す。図４（ｄ）はハーネスの筐体とのショート時の差動信号の電圧レベルを示している。ハーネスの筐体とのショート時は、ハーネスの筐体とのショートしている差動信号が０Ｖに固定される。図４（ｅ）は差動信号のインピーダンス異常時の電圧レベルを示している。インピーダンス異常時は、電圧バランスが崩れ、差動信号の電圧振幅が小さくなったり、又は大きくなったりする挙動を示す。これは前述した通り差動ドライバ１０９は定電流制御の為、経路上のインピーダンスが高い場合には電流を一定にしようとするので、出力端子間の電位差が大きくなるためである。
【００１７】
図５は差動ドライバ１０９への入力電圧Ｖｉｎに対する差動ドライバ１０９の出力電圧Ｖｏを示したものである。図５を用いて異常判断の例を説明する。
【００１８】
以下の２つの条件を満たす場合は、正常と判断する。
（１）差動ドライバ１０９への入力電圧がＨｉの時、Ｖｏ＋はｃｏｍｍｏｎ＋α以下、Ｖｏ−はｃｏｍｍｏｎ−α以上、差動ドライバ１０９への入力電圧がＬｏの時、Ｖｏ＋はｃｏｍｍｏｎ−α以上、Ｖｏ−はｃｏｍｍｏｎ＋α以下であること。
（２）入力電圧がＨｉの状態では、Ｖｏ＋＞Ｖｏ−でかつＶｏ＋とＶｏ−の電位差がγ以上（例えば３００ｍＶ以上とする）であり、入力電圧がＬｏの状態では、Ｖｏ＋＜Ｖｏ−でかつＶｏ＋とＶｏ−の電位差がγ以上（例えば３００ｍＶ以上とする）であること。
【００１９】
ここで、Ｖｏ＋は差動ドライバ１０９の＋端子出力電圧、Ｖｏ−は差動ドライバ１０９の−端子出力電圧、ｃｏｍｍｏｎは差動信号のオフセット電圧、αはｃｏｍｍｏｎ電圧基準における差動信号の電位差のリミット値である。また、γは差動信号間の電位差の下限リミット値である。
【００２０】
次に異常時の例について説明する。まず、以下の２つの条件を満たす場合は、ハーネスの断線、又はコネクタ抜けと判断する（図４（ｃ））。
（１）差動ドライバ１０９への入力電圧がＨｉの時、Ｖｏ＋はｃｏｍｍｏｎ＋α以上、Ｖｏ−はｃｏｍｍｏｎ−α以下、差動ドライバ１０９への入力電圧がＬｏの時、Ｖｏ＋はｃｏｍｍｏｎ−α以下、Ｖｏ−はｃｏｍｍｏｎ＋α以上である。
（２）差動ドライバ１０９への入力電圧がＨｉの時、Ｖｏ＋が差動ドライバ１０９の電源電圧Ｖｃｃと同等の電圧レベルであり、かつＶｏ−はグランドレベルである。更に、差動ドライバ１０９への入力電圧がＬｏの時、出力電圧Ｖｏ＋がグランドレベルであり、かつＶｏ−は差動ドライバ１０９の電源電圧Ｖｃｃと同じ電圧レベルである。
【００２１】
なお、ここでＶｏ＋とは差動ドライバ１０９により変換された正相の出力電圧であり、Ｖｏ−とは差動ドライバ１０９により変換された負相の出力電圧である。
【００２２】
差動ドライバ１０９への入力電圧がＨｉ、Ｌｏと入力したときに出力電圧Ｖｏ＋、Ｖｏ−の出力がＧＮＤレベルで変化がない場合はハーネスの筐体とのショートと判断する（図４（ｄ））。
【００２３】
上記以外の状態が発生した場合は、基板間のインピーダンス異常と判断する（図４（ｅ））。
【００２４】
図６は実施例の制御に係るＣＰＵ１０３のフローチャートを示したものである。
【００２５】
まず、装置の電源が投入されると、ＣＰＵ１０３はマスターコントローラ１０１に対しシリアル通信開始の指令信号を送信する（Ｓ３０１）。前記指令信号送信後、マスターコントローラ１０１内のエラーレジスタの定期的なポーリングを開始する（Ｓ３０２）。その後エラーレジスタにエラーフラグが立っているかどうかの判断を行い（Ｓ３０３）、エラーフラグが立っていない場合は、引き続きエラーレジスタのポーリングを行う。エラーフラグが立っている場合は、エラーレジスタのどのｂｉｔにエラーフラグが立っているかに応じて操作部上にエラーコード（結果）を表示する（Ｓ３０４）。
【００２６】
図７は実施例の制御に係るマスターコントローラ１０１のフローチャートを示したものである。
【００２７】
まず電源が投入されるとシリアル通信開始の指令信号がきたかの判断を行う（Ｓ４０１）。指令が無ければ指令を待ち、指令がきた場合には後段の差動ドライバ１０９に対し、Ｈｉを入力する（Ｓ４０２）。前記状態で電圧検知部１０６が検知した電圧をマスターコントローラ１０１内の信号異常検知部に格納する（Ｓ４０３）。次にマスターコントローラ１０１は後段の差動ドライバ１０９に対し、Ｌｏを入力する（Ｓ４０４）。前記状態で電圧検知部１０６が検知した電圧をマスターコントローラ１０１内の信号異常検知部に格納する（Ｓ４０５）。次にマスターコントローラ１０１内の信号異常検知部は、前記２つの格納されたデータを比較することでエラー判断を行う。まず、入力信号Ｈｉ時はＶｏ＋≦ｃｏｍｍｏｎ＋αかつＶｏ−≧ｃｏｍｍｏｎ−αかつＶｏ＋＞Ｖｏ−かつ｜（Ｖｏ＋）−（Ｖｏ−）｜≧γであるかの判断を行う。また、入力信号Ｌｏ時はＶｏ＋≧ｃｏｍｍｏｎ−αかつＶｏ−≦ｃｏｍｍｏｎ＋αかつＶｏ＋＜Ｖｏ−かつ｜（Ｖｏ＋）−（Ｖｏ−）｜≧γであるかの判断を行う（Ｓ４０６）。上記判断において正しいと判断した場合は、前記判断を受けマスターコントローラ１０１は１フレーム分のデータ通信を開始する（Ｓ４０７）。データ通信開始後は１フレーム分のデータ通信が終了したかどうかの判断を行う（Ｓ４０８）。データ通信が終了していない場合はＳ４０８のデータ通信を継続する。データ通信が終了した場合は、１フレーム内で通信エラーが発生したかどうかの判断を行う（Ｓ４０９）。通信エラーの発生がない場合には、Ｓ４０２に戻る。逆に１フレーム内で通信エラーが発生した場合は通信停止処理（Ｓ４１０）を行いエラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１１）。
【００２８】
Ｓ４０６にて誤りと判断した場合は入力信号Ｈｉ時にＶｏ＋≧ｃｏｍｍｏｎ＋αかつＶｏ−≦ｃｏｍｍｏｎ−αかつＶｏ＋≒ＶｃｃかつＶｏ−≒ＧＮＤかどうかの判断が行われる。更に、入力信号Ｌｏ時にＶｏ＋≦ｃｏｍｍｏｎ−αかつＶｏ−≧ｃｏｍｍｏｎ＋αかつＶｏ＋≒ＧＮＤかつＶｏ−≒Ｖｃｃかどうかの判断が行われる（Ｓ４１２）。ここで正しいと判断した場合は通信ラインのコネクタ抜け、又はハーネスの断線とし（Ｓ４１３）、エラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１４）。Ｓ４１２にて誤りと判断した場合は、（入力信号Ｈｉ時にＶｏ＋≒ＧＮＤかつ入力信号Ｌｏ時Ｖｏ＋≒ＧＮＤ）または（入力信号Ｈｉ時にＶｏ−≒ＧＮＤかつ入力信号Ｌｏ時にＶｏ−≒ＧＮＤ）かの判断を行う（Ｓ４１５）。Ｓ４１５の判断において正しいと判断した場合はハーネスの筐体との短絡とし（Ｓ４１６）、エラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１７）。逆に誤りと判断した場合は通信ラインのインピーダンス異常とし（Ｓ４１８）、エラーレジスタの所定ｂｉｔにエラーフラグを立てる（Ｓ４１９）。
【００２９】
前述した通り、ＣＰＵ１０３はマスターコントローラ１０１のエラーレジスタのエラーフラグの立っているｂｉｔに応じてエラーコードを操作部上に表示するものとする。
【００３０】
以上のように差動伝送のシリアル通信において差動信号の電圧を検出し、その検出値から通信エラーの要因を早期に判断することができ、ユーザーにとってダウンタイムの低減を図ることが可能となる。
【符号の説明】
【００３１】
１００ ユニットＡ
１０１ マスターコントローラ
１０２ 信号線異常検知部（信号線異常検出手段に対応）
１０３ ＣＰＵ
１０６ 電圧検出部（電圧レベル検出手段に対応）
１０９ 差動ドライバ
１１０ 差動レシーバ
１２０ 操作部
【特許請求の範囲】
【請求項１】
モジュール化された複数のユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、
前記複数のユニット間を接続するコネクタとハーネスを有し、
入力信号を差動信号に変換する差動信号変換手段と、
前記差動信号変換手段により変換された差動信号の正相及び負相の電圧レベルを検出する電圧レベル検出手段と、
前記電圧レベル検出手段により検出された正相及び負相の電圧レベルに基づいて複数の通信状態における異常のうちのいずれかを検知する信号線異常検知手段を備えたことを特徴とする画像形成装置。
【請求項２】
前記差動信号変換手段に、ハイの前記入力信号が入力された場合において、
前記正相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を加えた電圧よりも大きく、前記負相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を減じた電圧よりも小さく、前記正相の差動信号の電圧が前記差動信号変換手段の電源電圧に等しく、前記負相の差動信号の電圧がグランドレベルに等しい場合、または、
前記差動信号変換手段に、ローの前記入力信号が入力された場合において、
前記正相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を減じた電圧よりも小さく、前記負相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を加えた電圧よりも大きく、前記正相の差動信号の電圧がグランドレベルに等しく、前記負相の差動信号の電圧が前記に差動信号変換手段の電源電圧に等しい場合には、
前記信号線異常検知手段は、前記コネクタの抜けまたは前記ハーネスの断線による異常と検知することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記差動信号変換手段に、ハイまたはローの前記入力信号が入力された場合において、前記正相の差動信号の電圧レベルが常にグランドレベルである場合、または前記負相の差動信号の電圧レベルが常にグランドレベルである場合には、
前記信号線異常検知手段は、前記ハーネスと画像形成装置の筐体との短絡による異常と検知することを特徴とする請求項１または２記載の画像形成装置。
【請求項４】
前記信号線異常検知手段が、請求項２記載の前記コネクタの抜けまたは前記ハーネスの断線による異常と検知せず、かつ請求項３記載の前記ハーネスと画像形成装置の筐体との短絡による異常と検知しない場合には、
前記信号線異常検知手段は、前記シリアル通信の通信ラインのインピーダンスの異常と検知することを特徴とする請求項１記載の画像形成装置。
【請求項５】
前記信号線異常検知手段の検知の結果をユーザーに知らせる表示手段を備えたことを特徴とする請求項１乃至４いずれか１項に記載の画像形成装置。
【請求項１】
モジュール化された複数のユニットにより構成され、前記モジュール化されたユニット間で差動伝送方式のシリアル通信を行う通信手段を備えた画像形成装置において、
前記複数のユニット間を接続するコネクタとハーネスを有し、
入力信号を差動信号に変換する差動信号変換手段と、
前記差動信号変換手段により変換された差動信号の正相及び負相の電圧レベルを検出する電圧レベル検出手段と、
前記電圧レベル検出手段により検出された正相及び負相の電圧レベルに基づいて複数の通信状態における異常のうちのいずれかを検知する信号線異常検知手段を備えたことを特徴とする画像形成装置。
【請求項２】
前記差動信号変換手段に、ハイの前記入力信号が入力された場合において、
前記正相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を加えた電圧よりも大きく、前記負相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を減じた電圧よりも小さく、前記正相の差動信号の電圧が前記差動信号変換手段の電源電圧に等しく、前記負相の差動信号の電圧がグランドレベルに等しい場合、または、
前記差動信号変換手段に、ローの前記入力信号が入力された場合において、
前記正相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を減じた電圧よりも小さく、前記負相の差動信号の電圧レベルが、所定のオフセット電圧に所定のリミット値を加えた電圧よりも大きく、前記正相の差動信号の電圧がグランドレベルに等しく、前記負相の差動信号の電圧が前記に差動信号変換手段の電源電圧に等しい場合には、
前記信号線異常検知手段は、前記コネクタの抜けまたは前記ハーネスの断線による異常と検知することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記差動信号変換手段に、ハイまたはローの前記入力信号が入力された場合において、前記正相の差動信号の電圧レベルが常にグランドレベルである場合、または前記負相の差動信号の電圧レベルが常にグランドレベルである場合には、
前記信号線異常検知手段は、前記ハーネスと画像形成装置の筐体との短絡による異常と検知することを特徴とする請求項１または２記載の画像形成装置。
【請求項４】
前記信号線異常検知手段が、請求項２記載の前記コネクタの抜けまたは前記ハーネスの断線による異常と検知せず、かつ請求項３記載の前記ハーネスと画像形成装置の筐体との短絡による異常と検知しない場合には、
前記信号線異常検知手段は、前記シリアル通信の通信ラインのインピーダンスの異常と検知することを特徴とする請求項１記載の画像形成装置。
【請求項５】
前記信号線異常検知手段の検知の結果をユーザーに知らせる表示手段を備えたことを特徴とする請求項１乃至４いずれか１項に記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２０６９４８（Ｐ２０１１−２０６９４８Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７４７３４（Ｐ２０１０−７４７３４）
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]