【課題】駆動用のＭＯＳトランジスタのオン抵抗が小さく、リーク電流の発生を防ぎ、しかも小型化、低消費電力化に適した昇降圧回路を提供する。
【解決手段】入力電圧ＩＮ2が入力される入力端子１０４、入力電圧ＩＮ2に基づいてＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０１、２０３、入力電圧ＩＮ2に基づいて２ＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０２、２０４、ＭＯＳトランジスタ２０１、２０２に一端が接続され、他端がＭＯＳトランジスタ２０２、２０４に接続される容量素子２０６、ソース・ドレイン端子の一方に２ＶCCが供給され、ソース・ドレイン端子の他方にＶCCが供給され、２ＶCCまたはＧＮＤがゲート端子に供給され、２ＶCCまたはＧＮＤによってオン、オフされるＭＯＳトランジスタ２０５と、によって昇圧回路を構成する。 （もっと読む）

【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】低電圧で動作可能なリセット回路を提供する。
【解決手段】リセット回路５０Ａは、Ｐチャネルの第１トランジスタ１１を備え、第１電流ｉ１が第１の値を超えると第１信号Ｄ１をアクティブとする第１回路１０Ａと、Ｎチャネルの第２トランジスタ２１を備え、第２電流ｉ２が第２の値を超えると第２信号Ｄ２をアクティブとする第２回路２０Ａと、電源電圧Ｖｄｄの供給開始から、所定時間が経過した後に第３信号Ｄ３をアクティブとする第３回路３０Ａと、第１信号Ｄ１、第２信号Ｄ２、及び第３信号Ｄ３の全てがアクティブになるとリセット解除を指示するリセット信号ＲＥＳを生成する論理回路４０とを備える。 （もっと読む）

【課題】プリエンファシス機能を有する出力回路において、デエンファシス時における差動出力信号のコモンモード電圧のプリエンファシス時のコモンモード電圧からの変動を抑制する。
【解決手段】入力信号とその相補信号とを差動入力して差動出力し、差動出力信号のうち高電位側の出力信号にデエンファシスをかける際に、当該デエンファシス電流を供給するトランジスタ（Ｎ３、Ｎ４）に流れる電流を絞る回路（Ｎ５、Ｎ６、Ｒ３）を備え、デエンファシス時の前記出力信号のハイレベルの前記出力信号のプリエンファシス時のハイレベルからの変化量を縮減させ、デエンファシス時の前記差動出力信号のコモンモード電圧をプリエンファシス時のコモンモード電圧に近づける。 （もっと読む）

【課題】電源回路等を追加することなく、第１の電源電圧が低下してもダイナミックＶＴによる高速化の効果の低減を抑制できる半導体装置を提供する。
【解決手段】第１の回路は、第１の電源電圧を供給する第１の電源ラインと第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源ライン間に接続された、トランジスタを備える。制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 （もっと読む）

【課題】電流加算型Ｄ／Ａコンバータに用いられる電流スイッチ回路において、低電源電圧時にしきい値電圧の低いトランジスタを用いた際に課題となるダイナミックレンジの低下を改善し、出力電圧範囲を大きく取る。
【解決手段】電流スイッチ回路１は、差動スイッチ１２を構成する第１及び第２のトランジスタＴｒ１２１、Ｔｒ１２２を有する。しきい値電圧制御回路５は、その出力端子Ｖｂｏｕｔから前記差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子に出力するサブストレート電圧を制御して、前記差動スイッチの２個のトランジスタのしきい値電圧を制御する。従って、電流スイッチ回路１の電源電圧を低減させても、特性劣化を生じることなく、差動スイッチ１２内の２個のトランジスタのしきい値に依存する電流スイッチ回路１の出力電圧範囲を大きく取ることができる。 （もっと読む）

【課題】低電圧動作が可能でありながら、中間電源電圧の供給の有無に関わらず動作可能である表示パネルドライバを提供する。
【解決手段】データ線ドライバ３が、出力アンプ回路１４と出力端子１６Ａ、１６Ｂとを具備する。出力アンプ回路１４は、電源電圧ＶＤＤと電圧ＶＭＬとの供給を受けて、正の駆動電圧を出力する正専用出力段２４Ａと、電源電圧と接地電圧の間の駆動電圧を出力可能な正負共用出力段２８とを備えている。正専用出力段２４Ａのプルダウン出力トランジスタは、ディプレッション型であり、正負共用出力段２８のプルダウン出力トランジスタは、エンハンスメント型である。電圧ＶＭＬがＶＤＤ／２に設定されたときは、正専用出力段２４Ａが正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。電圧ＶＭＬが接地電圧ＶＳＳに設定されたときは、正負共用出力段２８が正の駆動電圧を出力端子１６Ａ又は１６Ｂに出力する。 （もっと読む）

【課題】低い電源電圧で動作する半導体装置に適したパワーオンリセット回路を提供する。
【解決手段】リセット信号を出力した後、電源電圧ＶＤＤが第一出力回路反転しきい値電圧Ｖｚよりも高くなると、第一制御回路５１はリセット信号が出力されないよう動作する。この第一出力回路反転しきい値電圧Ｖｚが低く適宜回路設計されることにより、低い電源電圧ＶＤＤにおいてリセット信号の出力と停止が可能となる。 （もっと読む）

【課題】電子回路において、最低動作電源電圧の低電圧化を図り、電源電圧を効率的に利用することができる電源電圧監視回路を提供する。
【解決手段】本発明の電源電圧監視回路５０は、電源電圧の増加に対して飽和特性を示す信号電圧Ｖｓｉｇを出力する信号出力回路１と、電源電圧ＶＤＤと信号電圧Ｖｓｉｇとを比較し、所定の電圧差が発生した場合に、信号電圧Ｖｓｉｇが正常であることを示す信号Ｖｏｕｔを出力する信号電圧監視回路４と、を有して構成される。これにより、電子回路における最低動作電源電圧の低電圧化を図り、電源電圧を効率的に利用することができる。 （もっと読む）

【課題】高耐圧化可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路は、第１電位ノード〔VDD〕と接続された第１ノード〔VOUT〕と、第１ノード〔VOUT〕と第１電位ノードより低電位である第２電位ノード〔VSS〕との間に直列に接続された第１のｎチャネル型トランジスタ〔NT1〕および第２のｎチャネル型トランジスタ〔NT2〕を有し、第１のｎチャネル型トランジスタ〔NT1〕の一端は、第２電位ノード〔VSS〕に接続され、他端は、第２のｎチャネル型トランジスタの一端に接続され、ゲート端子は、第２ノード〔VIN〕に接続され、第２のｎチャネル型トランジスタ〔NT2〕の他端は、第１ノード〔VOUT〕に接続され、ゲート端子は、第１電位ノード〔VDD〕と第２電位ノード〔VSS〕との間に位置する第１中間電位〔VM1〕に接続されている。第２のｎチャネル型トランジスタにより分圧され、各トランジスタに印加される電圧を低減できる。 （もっと読む）

【課題】基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供する。
【解決手段】ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。 （もっと読む）

【課題】負荷に対する電力供給の駆動動作が駆動信号に追従するとともに、電源電圧の低下に対応することができる負荷駆動回路を提供する。
【解決手段】負荷駆動回路は、電流制限抵抗を介して負荷に接続されるとともに、定電圧電源に接続される第１の駆動回路と、第１の駆動回路と並列に負荷に接続されるとともに、定電圧電源に接続される第２の駆動回路と、電流制限抵抗の電流値を検出する抵抗電流値検出回路と、駆動信号が入力されると第１の駆動回路を制御して負荷に対して定電圧電源から電力を供給し、定電圧電源の電圧を検出して電圧が所定の値を下回り、抵抗電流値検出回路において検出される電流値が所定の値を超えないとき、第２の駆動回路を制御して負荷に対して定電圧電源から電力を供給する制御部とを有する。 （もっと読む）

【課題】ソースフォロワ構成の出力トランジスタのゲートと負荷が接続される出力端子との間に設けられたデプレーション型トランジスタは、出力トランジスタがオン状態のときはオフ状態となるべきところ、オン状態となってしまう。
【解決手段】ソースフォロワ構成の出力トランジスタのゲートと負荷が接続される出力端子との間に設けられたデプレーション型トランジスタに対するオン、オフ制御電圧を、当該トランジスタの制御端子（ゲート）と基板端子（バックゲート）との両方に供給する。 （もっと読む）

【課題】バスで消費される電力を低減する。
【解決手段】半導体集積回路装置５０には、複数の駆動回路と、複数のバスと、複数の受信回路とが設けられる。駆動回路１には、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ ＭＯＳトランジスタＰＭＴ２、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１、及びコンデンサＣ_１が設けられる。バス２は駆動回路１から出力される出力信号Ｓｏｕｔを受信回路３に伝送する。バス２には低電位側電源（接地電位）Ｖｓｓとの間に負荷容量としてのバス容量Ｃ_０が形成される。受信回路３はバス２から伝送される駆動回路１の出力信号Ｓｏｕｔを入力する。出力信号ＳｏｕｔはコンデンサＣ_１の容量とバス容量Ｃ_０により振幅が小さくなり、バス２で消費される電力が削減される。 （もっと読む）

【課題】従来の駆動用回路では、電圧出力回路のトランジスタがＰＭＯＳの場合は、電流負荷特性が電源電位に依存し、電源電位が低くなるほど電流負荷抵抗が大きくなってしまいまた、電圧出力回路のトランジスタがＮＭＯＳの場合は、電源電位より出力電位が低下してしまう場合があった。
【解決手段】半導体装置は、第１の電源電位と第２の電源電位との間の振幅を有する入力信号を前記第１の電源電位と第３の電源電位との間の振幅を有する信号に変換するレベルシフト回路と、前記レベルシフト回路の出力に基づいて、前記第３の電源電位から生成した電圧を出力端子へ出力する、ＮＭＯＳトランジスタを含む第１の出力部と、前記レベルシフト回路の出力に基づいて、前記第３の電源電位から生成した電圧を前記出力端子へ出力する、ＰＭＯＳトランジスタからなる第２の出力部とを有する。 （もっと読む）

【課題】大抵の臨界回路を信頼性をもって動作させるのに必要な最低電力レベルを検出する集積回路のパワーオンリセット回路（ＰＯＲ）を提供する。
【解決手段】この回路は、カスタム化されたＰＯＲに実施され、温度変化やプロセス変動によって主回路要素と同様に影響される模倣相手部品を使うカスタムＩＣ中で、臨界回路トランジスタをまねる。模倣相手部品は、電流の引きが少ないが、それでも主動作回路要素の特性をまねるために、より小さいサイズを有することができる。主回路の各臨界サブ回路は、模倣ＰＯＲを持ち、複数のＰＯＲは、論理によって結合された出力を持つので、適切な故障失敗モードがＰＯＲ中でモデル化される。ＰＯＲは、予期されない結果又は検知されない破局的でない故障の危険性を低減する一方で、主回路の動作を、最低可能電圧レベルで継続させる。ＰＯＲは、又、主回路の動作に対する安全マージンで実施し、プロセス感度を追跡する。 （もっと読む）

【課題】 単一の低い電圧で動作が可能なスイッチ回路を提供する。
【解決手段】 第１の端子Ｔ1が、コンデンサＣ11を通じて、バックゲートが分離されたＭＯＳ−ＦＥＴ（Ｑ11）のドレイン（あるいはソース）に接続される。ＭＯＳ−ＦＥＴ（Ｑ11）のソース（あるいはドレイン）が第２の端子Ｔ2に接続される。バックゲートがソース（あるいはドレイン）に接続される。ＭＯＳ−ＦＥＴ（Ｑ11）のゲートに制御電圧ＶGが供給されるとともに、この制御電圧ＶGの極性を反転した電圧が抵抗素子Ｒ12を通じてドレインに供給される。 （もっと読む）

【課題】電力消費を低減する方法を、特に低電圧および／または低電力のデータサンプラを提供する。
【解決手段】第１段階処理部および第２段階処理部を含み、上記第１段階処理部は、各差動信号を受信し、上記各差動信号に基づいて、第１出力信号における第１エッジレートと、第２出力信号における第２エッジレートとを供給するように構成されている。上記第２段階処理部は、上記第１出力信号と上記第２出力信号との間の差を増幅し、各再生出力信号を供給するように構成されている。上記第２段階処理部は、上記第１エッジレートおよび上記第２エッジレートに基づき、第１内部信号における第３エッジレートを供給し、かつ、第２内部信号における第４エッジレートを供給する。 （もっと読む）

【課題】パワーオン回路の提供。
【解決手段】Ｉ／Ｏ電圧の印加によって、該Ｉ／Ｏ電圧が検出電圧以下である場合に低電位のＩ／Ｏ電圧検出信号を出力し、前記Ｉ／Ｏ電圧が検出電圧以上である場合に高電位のＩ／Ｏ電圧検出信号を出力するＩ／Ｏ電圧検出部２１０と、コア電圧の印加によってコア電圧検出信号を出力するコア電圧検出部２２０と、前記Ｉ／Ｏ電圧が検出電圧以下である場合にＩ／Ｏグラウンド電位のパワーオン信号を出力し、前記Ｉ／Ｏ電圧が検出電圧以上である場合にＩ／Ｏ電圧レベルのパワーオン信号を出力し、前記コア電圧（ＶＤＤ）が検出電圧以上になると、高電位のＩ／Ｏ電圧検出信号を用いてＩ／Ｏグラウンド電位のパワーオン信号を出力するパワーオン信号発生部２３０と、を備える構成とした。 （もっと読む）