【課題】消費電力を小さくでき、トランジスタ数が少ない半導体装置を提供する。
【解決手段】ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース及びドレインの一方が第１の配線と電気的に接続され、ゲートが第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、一方の電極が第３の配線と電気的に接続され、他方の電極が第２のトランジスタのソース及びドレインの他方と電気的に接続された容量素子と、を有する。 （もっと読む）

【課題】動作を不安定にすることなく、各トランジスタの特性劣化を抑制することが可能
な半導体装置を提供することを課題とする。
【解決手段】非選択期間において、トランジスタが一定時間毎にオンすることで、シフト
レジスタ回路の出力端子に電源電位を供給する。そしてシフトレジスタ回路の出力端子は
、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において
常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また
、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供
給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制で
きる。 （もっと読む）

【課題】外乱ノイズが侵入した場合でも、通信線の信号レベルの変動をより確実に防止できる通信ドライバ回路を提供する。
【解決手段】通信ドライバ部１１は、信号バス１７にノイズが印加されると、信号レベル変化阻止回路１４が、出力段がオープンコレクタタイプで構成される反転増幅回路１３の出力信号がローレベル側に変化することを阻止するように動作する。 （もっと読む）

【課題】より簡単な構成で、正弦波と同様に緩やかに変化する波形でスイッチング素子を制御できる信号出力回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ８Ｔは、ゲートに与えられるＰＷＭ信号のレベル変化に応じてカレントミラー回路７の動作を制御し、カレントミラー回路７が動作すると電流源６が発生した電流がミラー電流として流れ、ＮチャネルＭＯＳＦＥＴ１のゲートを介してゲート−ソース間の容量成分に充電されている電荷を放電させる電流が流れる。カレントミラー回路７の動作が停止すると、カレントミラー回路５より電流源６を介して流れる電流が、ＮチャネルＭＯＳＦＥＴ１のゲートに充電電流として供給される。 （もっと読む）

【課題】単電源駆動の構成において常に所望のバイアス条件が得られると共に、生産性の向上、コストの低減を図ることができるようにする。
【解決手段】Ｎ−ｃｈディプレッション型ＦＥＴ１を単一の正電源３で駆動する構成において、ＦＥＴ１のソースと接地との間に、ソース電圧を制御するための第１（ＮＰＮ）トランジスタＱ1 が接続され、この第１トランジスタＱ1 のベースには、このベースにＦＥＴ１のドレイン電流の大きさに応じた調整用電流を供給するための第２（ＰＮＰ）トランジスタＱ2 が接続される。また、ＦＥＴ１のドレインと正電源３との間に、ドレイン電流検出用の抵抗Ｒ_３が接続され、上記第１トランジスタＱ1 によりＦＥＴ１のソース電圧を制御することで、ＦＥＴ１のドレイン電流が常に一定となるように自動調整を行う。 （もっと読む）

【課題】回生により消費電力を抑制する回路装置、電子機器及び電源供給方法等を提供すること。
【解決手段】回路装置は、第１の電源電圧ＶＰと第２の電源電圧ＶＭを供給する電源回路１００と、第１の電源電圧ＶＰと第２の電源電圧ＶＭが供給されることで断熱的回路動作を行う論理回路２００と、を含む。電源回路１００が供給する第１の電源電圧ＶＰは、第１の基準電圧を基準電圧として周期的に変化する。電源回路１００が供給する第２の電源電圧ＶＭは、第２の基準電圧を基準電圧として周期的に変化する。電源回路１００は、第１の電源電圧ＶＰと第２の電源電圧ＶＭの電圧差が小さくなっていく第１の期間と大きくなっていく第２の期間を繰り返す第１の電源電圧ＶＰと第２の電源電圧ＶＭを共振により供給する。 （もっと読む）

【課題】データ通信回路において電圧緩和トランジスタの耐圧破壊を抑制する。
【解決手段】ドライバ(101)は、供給ノード(N101)を介してデータ信号を供給する。電圧緩和トランジスタ(102)は、ドライバの供給ノード(N101)に接続されたソースと、信号線に接続される信号ノード(N1)に接続されたドレインと、信号ノード(N1)の電圧(V1)が与えられるゲートとを有する。 （もっと読む）

【課題】消費電流を低減することができ、信号伝達に必要な電源電圧を低減することができ、電源電圧が揺れても正確に信号を伝達することができるレベルシフト回路を得る。
【解決手段】本発明のレベルシフト回路は、インバータ回路ＩＮＶ２、レベルシフト素子ＭＯＳ１、第１の抵抗Ｒ１及びカレントミラー回路ＣＭ１を備える。インバータ回路ＩＮＶ２は、入力信号を反転して出力する。レベルシフト素子ＭＯＳ１は、インバータ回路ＩＮＶ２の出力信号をゲート信号として動作する。第１の抵抗Ｒ１の一端は、インバータ回路の出力に接続されている。カレントミラー回路ＣＭ１は、第１の抵抗Ｒ１を介してインバータ回路ＩＮＶ２の出力から入力した電流に対応する電流をレベルシフト素子ＭＯＳ１のソースから接地点に流す。 （もっと読む）

【課題】電源起動時のリーク電流によるトランジスタの誤作動を防止することが可能な半導体集積回路を提供すること。
【解決手段】発明にかかる半導体集積回路は、第１の制御信号を駆動回路１２０を介して出力する論理回路２０９と、コレクタが高電位側の電源電圧ＶＣＣに接続され、エミッタが出力端子ＶＯＵＴに接続され、ベースに入力される第１の制御信号に応じてオンオフが制御されるＮＰＮ型バイポーラトランジスタ２０１をそなえる。また、一方の端子がベースと駆動回路２１０との間のノードに接続され、他方の端子が電源電圧及び接地電圧のいずれか一方に接続されたトランジスタスイッチ２０３と、第１のトランジスタスイッチに並列に接続された抵抗素子２０５とを備える。このような回路構成により、電源起動時のリーク電流によるトランジスタの誤作動を防止することができる。 （もっと読む）

【課題】２次側回路のＧＮＤの電位の立上りタイミングと１次側回路から２次側回路へ信号を送るタイミングとが重なっても、トランスを介して１次側回路から２次側回路へ信号を正しく伝達することが可能な信号伝達回路を提供することを目的とする。
【解決手段】電源部５４、５５のｎｐｎバイポーラトランジスタ６０のＯＮ抵抗を小さくしてＣ点又はＤ点の電位と基準電圧Ｖ３とをコンパレータ２で比較しＣ点又はＤ点の電位が基準電圧Ｖ３よりも大きくなったらＯＮ抵抗が十分に小さいＮチャネルのＭＯＳＦＥＴ３を立下り遅延回路４により設定される一定時間オンさせることによって、２次側回路のＧＮＤの電位の立上りタイミングに流れるトランス５３の結合静電容量を充電する電流をＭＯＳＦＥＴ３を介して１次側回路５１のＧＮＤに流す。 （もっと読む）

【課題】 単極性のトランジスタを用いたデジタル回路であっても、出力信号の振幅が小さくなってしまうことを防ぎ、正常に動作する手段を有する半導体装置を提供する。
【解決手段】 ダイオード接続されたトランジスタ１０１がオフすることによって、トランジスタ１０２のゲートが、フローティング状態となる。そのとき、トランジスタ１０２は、オン状態にあり、そのゲート・ソース間には電位差が生じている。
トランジスタ１０２がオン状態にあるため、トランジスタ１０２のソースの電位は上昇するが、トランジスタ１０２のゲート・ソース間の容量によって、ゲート・ソース間の電位が保持されており、かつトランジスタ１０２のゲートはフローティングとなっているため、容量結合効果によってトランジスタ１０２のゲートの電位も上昇する。その結果、出力信号の振幅が小さくなることを防ぐことが出来る。 （もっと読む）

【課題】電流の逆流防止用のショットキ・ダイオードを無くし、一般的なプロセスを用いて制御部とバス用出力回路を一体化してＩＣ化できるようにする。
【解決手段】電流制御回路（３）は、参照電圧と出力ノード（６）の電圧を比較し、半導体スイッチング素子（２）を制御する。半導体スイッチング素子（２）は、出力ノード（６）の電圧が参照電圧より低いとき電流源（１）を出力ノード（６）に接続し、出力ノード（６）の電圧が参照電圧より高いとき電流源（１）と出力ノード（６）の接続を切り離す。電流制御回路（３）と半導体スイッチング素子（２）によって、ショットキ・ダイオードと等価な機能を実現する。 （もっと読む）

【課題】外部の測定装置を必要とすることなく、差動信号の振幅を自動的に調整することが可能な差動信号振幅の自動調整回路を提供する。
【解決手段】差動信号振幅の自動調整回路１００は、差動信号を送信する差動信号トランシーバ１と、差動信号の振幅を設定するための複数の設定値が格納された振幅設定レジスタ２と、差動信号の振幅を制御する振幅コントロール回路３と、テスト用パターンを出力するパターン生成回路４と、マルチプレックサ５と、スケルチ判定レシーバ６と、テスト用ループバック回路７と、スケルチ信号の変化の期待値を格納するスケルチ変化検出期待値メモリ８と、スケルチ信号の変化をカウントするスケルチ変化検出カウンタ９と、期待値とカウント値とを比較し、その差分値を出力する比較回路１０と、この差分値を格納する比較結果メモリ１１と、コントローラ１２と、を備える。 （もっと読む）

【課題】チップ面積の増大がなく低消費電力でありながら高速動作が可能なレベル変換回路を提供する。
【解決手段】駆動電流増加のためのトランジスタとＨＩＧＨレベルからＬＯＷレベルへの遷移時間を短縮するためのＧＮＤ端子へ接続された抵抗と蓄積された電荷を放電させるためのＧＮＤに接続された抵抗とＨＩＧＨレベルからＬＯＷレベルへの遷移時に微分的に蓄積電荷を放電させる容量からなる構成によりチップ面積の増大がなく低消費電力でありながら高速動作が可能となる。 （もっと読む）

【課題】動作時に機能ブロックの一部をきめ細かく電源遮断し、リーク電流を削減する半導体集積回路技術を提供する。
【解決手段】クロックツリー、組み合わせ回路、フリップフロップ７，８、電源スイッチ９を有する機能ブロック１において、フリップフロップ７，８のクロックが停止する際にフリップフロップ７，８の内容を失うことなく、組み合わせ回路の一部領域１１とフリップフロップ７，８の一部回路の電源遮断を行う。クロックツリーの上位側の制御信号を加工した信号を電源スイッチ９の制御信号に用いることで、電源制御のない場合に比べ、タイミング悪化を押さえつつ、広範囲の組み合わせ回路とフリップフロップ７，８の電源制御が可能となる。フリップフロップ７，８のクロックが再開されると、組み合わせ回路とフリップフロップ７，８の一部回路の電源が供給され、動作が再開される。 （もっと読む）

【課題】動作電圧が異なる半導体装置同士を接続する入出力回路装置を高電圧で且つ十分なホットキャリア耐性を持たせられるようにする。
【解決手段】入出力回路装置１０は、半導体基板１０１に形成されており、ゲート１０５が入力信号を受け、ソース拡散層１０６が接地され、ドレイン拡散層１０７が内部ノードＶｃと接続されたプルダウントランジスタＱ１と、ゲート１１５が電源電圧ＶＤＤを受け、ソースドレイン拡散層１１６の一方が入出力ノードＶ０と接続され、ソースドレイン拡散層１１６の他方が内部ノードＶｃと接続されたカスケードトランジスタＱ２とを有している。カスケードトランジスタＱ２の基板電位は、電気的にフローティング状態にされている。 （もっと読む）

【課題】
配線層抵抗およびトランジスタのオン抵抗の抵抗値のばらつきに対し、所望の終端抵抗値になるように調整する。
【解決手段】
入力回路１８を接続する入力端子３０と第１のノードとの間に配線層抵抗１０を、第１のノードと接地との間にトランジスタ群１２を、第１のノードと第２のノードとの間に配線層抵抗１１を、第２のノードと接地との間にトランジスタ群１３を、接続する。さらに、入力端子３０と第３のノードとの間に配線層抵抗１４を、第３のノードと電源ＶＤＤとの間にトランジスタ群１６を、第３のノードと第４のノードとの間に配線層抵抗１５を、第４のノードと電源ＶＤＤとの間にトランジスタ群１７をさらに接続する。トランジスタ群１２、１３、１６、１７は、それぞれ制御信号ＢＮ１〜４、ＢＮ５〜８、ＢＰ１〜４、ＢＰ５〜８によってオンオフされる１または複数のトランジスタから構成される。 （もっと読む）